JP5263952B2 - 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム - Google Patents

電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム Download PDF

Info

Publication number
JP5263952B2
JP5263952B2 JP2008289789A JP2008289789A JP5263952B2 JP 5263952 B2 JP5263952 B2 JP 5263952B2 JP 2008289789 A JP2008289789 A JP 2008289789A JP 2008289789 A JP2008289789 A JP 2008289789A JP 5263952 B2 JP5263952 B2 JP 5263952B2
Authority
JP
Japan
Prior art keywords
power supply
time
capacitor
time control
start time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008289789A
Other languages
English (en)
Other versions
JP2010117834A (ja
Inventor
憲史 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2008289789A priority Critical patent/JP5263952B2/ja
Publication of JP2010117834A publication Critical patent/JP2010117834A/ja
Application granted granted Critical
Publication of JP5263952B2 publication Critical patent/JP5263952B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Description

本発明は、一又は二以上の基板が搭載された電源起動時間制御装置、この電源起動時間制御装置を搭載した情報処理装置、基板に供給される電源の起動時間を制御する電源起動時間制御方法、及び、この電源起動時間制御方法を実行するための電源起動時間制御プログラムに関し、特に、各基板に供給される電源をソフトスタートで起動する電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムに関する。
近年、情報処理装置は、性能や機能の多角化が進められている。
例えば、大規模シミュレーションなどの膨大な計算処理を行なうことを目的としてスーパーコンピュータが開発されている。また、高機能、高性能なスペックを搭載したハイエンドサーバが市販されている。
これらスーパーコンピュータやハイエンドサーバなどの大規模システムは、ローエンド機やエントリー機に比べて、搭載される基板構成が多岐にわたっている。
それらのうち、スーパーコンピュータは、一般に、図6に示すような構成を備えている。
同図に示すように、一つのチップ110には、複数(例えば、二つ)のプロセッサ111とキャッシュメモリ(図示せず)が搭載されている。このチップ110を複数個と、メモリ(図示せず)が、コンピュートカード(カード)120に搭載されている。
また、複数枚(例えば、16枚)のカード120が、ノードボード130に搭載されている。さらに、複数枚(例えば、32枚)のノードボード130がキャビネット140に収納されている。
そして、複数台(例えば、64台)のキャビネット140によりシステム150が構成される。
ここで、キャビネット140には、カード120などの構成各部に電源を供給するための電源ユニット(電源手段)141が搭載されている。
ところが、電源電圧をカード120に供給する際に、急激に電源電圧を印加すると、カード120に搭載されたコンデンサに突入電流が流れ、コンデンサが破損することがある。
これを阻止するために、電源手段141には、ソフトスタート回路を設けることが多い。
ソフトスタート回路は、電源電圧を0Vから所定電圧(例えば、+12V)に起動するときの時間を制御する回路である。その起動時間を長くすることで、コンデンサへの突入電流を抑えることができる。
なお、ソフトスタート回路に関する技術が、開示されている(例えば、特許文献1参照。)。
特開2004−023948号公報
しかしながら、上述した特許文献1に記載の技術においては、次のような問題があった。
一般に、カードには、通常、電源電圧の変動を抑えるためのコンデンサが搭載されている。そして、電源を起動する際に、カードに搭載されているコンデンサへの突入電流が増大してしまう対策として、電圧が0Vから規定の電圧まで上昇するまでの起動時間を遅らせるソフトスタート制御を行い、突入電流の低減を行なっている。
ところが、カード構成により、カード枚数が少なくなると、搭載しているコンデンサ容量が減り、起動時間を長くとる必要のない場合でも、ソフトスタート制御を実施することになる。このため、起動時間が必要以上にかかってしまい、システムの立ち上げが遅くなってしまっていた。
本発明は、上記の問題を解決すべくなされたものであり、コンデンサへの突入電流を低減するとともに、電源の起動時間が必要以上に長くなるのを抑え、かつ、システム立ち上げにかかる時間の最適化を可能とする電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの提供を目的とする。
この目的を達成するため、本発明の電源起動時間制御装置は、電子部品を搭載した一又は二以上の基板と、これら基板に電源電圧を供給する電源手段と、各基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この設定した起動時間を電源手段へ送る管理手段とを備え、電源手段が、基板にスタンバイ電源を供給するスタンバイ電源部を有し、基板が、コンデンサの容量を記憶する記憶手段と、電源手段からスタンバイ電源を受けると、コンデンサの容量を示す情報を管理手段へ送る基板制御部とを有し、管理手段が、基板から送られてきた情報の示すコンデンサの容量にもとづいて各基板に搭載されたコンデンサの総容量を算出し、この算出したコンデンサの総容量にもとづいて電源電圧の起動時間を設定し、電源手段が、管理手段にて設定された起動時間にもとづいて、電源電圧を起動する構成としてある。
また、本発明の情報処理装置は、電子部品が搭載された一又は二以上の基板と、これら基板に電源電圧を供給する電源手段と、各基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、この設定した起動時間を電源手段へ送る管理手段とを備え、電源手段が、基板にスタンバイ電源を供給するスタンバイ電源部を有し、基板が、コンデンサの容量を記憶する記憶手段と、電源手段からスタンバイ電源を受けると、コンデンサの容量を示す情報を管理手段へ送る基板制御部とを有し、管理手段が、基板から送られてきた情報の示すコンデンサの容量にもとづいて各基板に搭載されたコンデンサの総容量を算出し、この算出したコンデンサの総容量にもとづいて電源電圧の起動時間を設定し、電源手段が、管理手段にて設定された起動時間にもとづいて、電源電圧を起動する構成としてある。
また、本発明の電源起動時間制御方法は、電子部品を搭載した一又は二以上の基板が、当該基板に搭載されたコンデンサの容量を記憶し、電源手段が、基板にスタンバイ電源を供給し、基板が、電源手段からスタンバイ電源を受けると、コンデンサの容量を示す情報を管理手段へ送り、管理手段が、一又は二以上の基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、電源手段が、管理手段にて設定された起動時間にもとづいて、電源電圧を起動する方法としてある。
また、本発明の電源起動時間制御プログラムは、電子部品を搭載した基板に搭載されたコンデンサの容量を記憶する処理を、一又は二以上の基板に実行させ、基板にスタンバイ電源を供給する処理を、電源手段に実行させ、電源手段からスタンバイ電源を受けると、コンデンサの容量を示す情報を管理手段へ送る処理を、基板に実行させ、一又は二以上の基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定する処理を、管理手段に実行させ、管理手段にて設定された起動時間にもとづいて、電源電圧を起動する処理を電源手段に実行させる構成としてある。
本発明の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムによれば、カードに搭載されているコンデンサの総容量に応じて、電源の起動時間を最適化することができる。
これにより、コンデンサへの突入電流を低減できるとともに、余計なシステム立ち上げ時間を削減できる。
以下、本発明に係る電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの好ましい実施形態について、図面を参照して説明する。
[実施形態]
まず、本発明の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの実施形態について、図1、図2を参照して説明する。
図1は、本実施形態の情報処理装置に搭載される電源起動時間制御装置の構成を示すブロック図である。図2は、図1に示した情報処理装置のうち電源手段とカードの詳細構成を示すブロック図である。
(電源起動時間制御装置、情報処理装置)
電源起動時間制御装置は、プログラム制御により動作するコンピュータであって、図1、図2に示すように、カード10(10−1〜10−n)と、上位装置20と、電源手段30とを備えている。
カード(コンピュートカード、基板)10は、例えばノードボード130のスロット(図示せず)に挿脱可能となっており、システム構成により枚数を増減できるようになっている。
このカード10は、図2に示すように、コンデンサ11(11−1〜11−n)と、カード記憶部12(12−1〜12−n)と、カード制御部13(13−1〜13−n)とを有している。
コンデンサ11は、メイン電源の+12V電圧の変動を抑える。
カード記憶部(記憶手段)12は、カード10に関する情報を記憶する。カードに関する情報には、例えば、コンデンサ11の静電容量が含まれる。このカードに関する情報は、カード10や電源起動時間制御装置1の製造業者により、予めカード記憶部12に記憶される。
カード制御部(基板制御部)13は、電源手段30からスタンバイ電源が供給されると、カード10に関する情報をカード記憶部12から取り出して上位装置20へ送る。
なお、カード10には、これらコンデンサ11等の他に、プロセッサ(CPU(Central Processing Unit):中央処理装置)や、メインメモリ素子(DIMM(Dual Inline Memory Module))などの電子部品(図示せず)を搭載することができる。
上位装置(管理手段)20は、例えばキャビネット140に備えることができ、システム制御を行なう。
この上位装置20は、図3に示すように、バス通信部21と、記憶部22と、判定部23と、送信部24とを有している。
バス通信部21は、データ通信バス40を介して、各カード10との間で所定の情報の送受信を行なう。これにより、上位装置20は、各カード10から、それぞれのカードに関する情報を取得することができる。
記憶部22は、各カード10から送信されてきた情報を記憶する。また、記憶部22は、メイン電源の起動時間を設定するためのテーブル(起動時間設定テーブル)を記憶する。
起動時間設定テーブルは、図4に示すように、コンデンサ11の総容量と電源電圧の起動時間とを関連付けたテーブルである。
この起動時間設定テーブルでは、コンデンサ11の総容量が所定量よりも多いときは、起動時間を長くしてある。また、コンデンサ11の総容量が所定量よりも少ないときは、起動時間を短くしてある。
例えば、同図に示すように、コンデンサ11の総容量が所定量1000μFよりも多いときは、起動時間を0.2sのように長くし、一方、1000μFよりも少ないときは、起動時間を0.1sのように短くしてある。
判定部23は、記憶部22に記憶されたカードに関する情報の中から、コンデンサ11の容量を示す情報を選び出し、すべてのカード10について、そのコンデンサ11の容量を示す情報を取り出す。次いで、判定部23は、それらコンデンサ11の容量を示す情報を用いて、各カード10ごとに搭載されたコンデンサ11の各容量の総合計を算出する。続いて、判定部23は、起動時間設定テーブルを参照して、コンデンサ11の総容量に対応する起動時間を選び出し、これをメイン電源の起動時間として設定する。
送信部24は、判定部23で設定された起動時間を起動時間設定信号として電源手段30へ送信する。
電源手段30は、図2に示すように、スタンバイ電源部31と、メイン電源部32と、電源制御部33と、ソフトスタート回路部34とを有している。
スタンバイ電源部31は、各カード10内のカード制御部13及び上位装置20に対して、スタンバイ電源(+5VS電圧)を供給する。
メイン電源部32は、カード10へメイン電源(+12V電圧)を供給する。このとき、メイン電源部32は、ソフトスタート回路部34により、メイン電源の起動時間の制御を受ける。
電源制御部33は、上位装置20からの起動時間設定信号を受信し、この起動時間設定信号により送信されてきた起動時間を設定起動時間としてソフトスタート回路部34へ送る。
ソフトスタート回路部34は、設定起動時間にしたがって、メイン電源部32から供給されるメイン電源(+12V電圧)の起動時間を制御する。
なお、この電源起動時間制御装置1の各構成要素は、情報処理装置Aに備えることができる。
(電源起動時間制御方法)
次に、電源起動時間制御装置の動作(電源起動時間制御方法)について、図5を参照して説明する。
同図は、電源起動時間制御方法の動作手順を示す図である。
上位装置20の記憶部22には、予めコンデンサ容量に応じた起動時間設定情報が定義されている(起動時間設定テーブルの記憶)。
システムを起動する際に、まず、電源手段30のスタンバイ電源部31は、上位装置20及び各カード10上のカード制御部13に、+5VS電圧のスタンバイ電源を供給する(同図(1))。これにより、システム全体が制御可能となる。
各カード10のカード制御部13は、カード記憶部12からカード10に関する情報(カード構成情報)を取り出し、データ通信バス40を介して上位装置20へ送る(同図(2))。これにより、上位装置20は、各カード10のカード構成情報の読み取りをデータ通信バス経由で実施することができる。このカード構成情報には、カード10に搭載されているコンデンサ11の容量を示す情報も含まれている。このカード構成情報は、上位装置20のバス通信部21で受信されると、記憶部22へ送られて記憶される。
次いで、上位装置20の判定部23は、記憶部22からカード構成情報を取り出すとともに、電源起動時間制御装置1に搭載されている各カード10に搭載されたコンデンサ11の容量の総合計を算出する。そして、記憶部22に記憶されている起動時間設定テーブルを参照し、そのコンデンサ11の総容量に対応する起動時間をメイン電源の起動時間として設定する(同図(3))。
続いて、上位装置20の送信部24は、判定部23で設定された設定起動時間を起動時間設定信号として電源手段30へ送る(同図(4))。
電源手段30の電源制御部33は、起動時間設定信号を受信すると、設定起動時間をソフトスタート回路部34へ送る。
ソフトスタート回路部34は、設定起動時間にしたがって、メイン電源部32内のスイッチングパルスの制御を切り替えることにより、0Vから規定値(+12V)まで電圧が上昇する時間を任意に設定する(起動させる)(同図(5))。
メイン電源部32は、ソフトスタート回路部34の制御により、起動時間が設定起動時間と一致するようにメイン電源を起動し、そのメイン電源をカード10へ供給する(同図(6))。
(起動時間の設定)
次に、起動時間の設定について、説明する。
上位装置20の判定部23は、起動時間を設定する。このとき、起動時間設定テーブルを参照し、各カード10に搭載されたコンデンサ11の総容量に対応する起動時間を設定する。
ここで、カード10の構成が大きい場合(カード10の枚数が多い場合)には、搭載されているコンデンサ11の総容量が多くなるため、起動時間を長くとる。これにより、コンデンサ11への突入電流を低減することができる。
一方、カード10の構成が小さい場合(カード10の枚数が少ない場合)には、搭載されているコンデンサ11の総容量が少なくなるため、起動時間を短くする。これにより、コンデンサ11への突入電流を小さくできる。
しかも、カードの構成が小さい場合に起動時間を短くすることで、システム立ち上げ時間を短縮することができ、システムの立ち上げ時間の最適化が可能となる。
(電源起動時間制御プログラム)
次に、電源起動時間制御プログラムについて説明する。
上記の実施形態におけるコンピュータ(情報処理装置、電源手段、カード、上位装置)の電源起動時間制御機能(電源起動時間制御方法を実行するための機能)は、記憶手段(例えば、ROM(Read only memory)やハードディスクなど)に記憶された電源起動時間制御プログラムにより実現される。
電源起動時間制御プログラムは、コンピュータの制御手段(CPUなど)に読み込まれることにより、コンピュータの構成各部に指令を送り、所定の処理、たとえば、電源手段の電源供給処理、ソフトスタート制御、カードのカード構成情報送信処理、上位装置の起動時間設定処理などを行わせる。
これによって、電源起動時間制御機能は、ソフトウエアである電源起動時間制御プログラムとハードウエア資源であるコンピュータ(情報処理装置、電源手段、カード、上位装置)の各構成手段とが協働することにより実現される。
なお、電源起動時間制御機能を実現するための電源起動時間制御プログラムは、コンピュータのROMやハードディスクなどに記憶される他、コンピュータ読み取り可能な記録媒体、たとえば、外部記憶装置及び可搬記録媒体等に格納することができる。
外部記憶装置とは、CD−ROM(Compact disk−Read only memory)等の記憶媒体を内蔵し、電源起動時間制御装置に外部接続されるメモリ増設装置をいう。一方、可搬記録媒体とは、記録媒体駆動装置(ドライブ装置)に装着でき、かつ、持ち運び可能な記録媒体であって、たとえば、フレキシブルディスク,メモリカード,光磁気ディスク等をいう。
そして、記録媒体に記録されたプログラムは、コンピュータのRAM(Random access memory)等にロードされて、CPU(制御手段)により実行される。この実行により、上述した実施形態の電源起動時間制御装置の機能が実現される。
さらに、コンピュータで電源起動時間制御プログラムをロードする場合、他のコンピュータで保有された電源起動時間制御プログラムを、通信回線を利用して自己の有するRAMや外部記憶装置にダウンロードすることもできる。このダウンロードされた電源起動時間制御プログラムも、CPUにより実行され、上記実施形態の電源起動時間制御装置の電源起動時間制御機能を実現する。
以上説明したように、本実施形態の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムによれば、システムに搭載されているカードの構成を事前に認識し、カードに搭載されているコンデンサの総容量に応じて、電源内部の起動回路にソフトスタート制御を実施するように設定し、この設定された起動時間にしたがってメイン電源を起動することができる。
これにより、電源が0Vから規定の電圧まで起動するまでの時間について、最適化を図ることが可能になり、システムの電源起動時に、コンデンサへの突入電流を低減できる。しかも、電源起動時間が必要以上に長くなることがなく、システム立ち上げにかかる時間を最適化することが可能になる。
例えば、カードの枚数が多いシステムの場合には、各カードに+12V電圧を印加する際に、+12Vラインに変動抑制用のコンデンサが多量に接続されることになる。
この状態で、+12V電圧が0Vから規定値(+12V)まで急峻な傾きで立ち上がってしまうと、コンデンサへの突入電流が流れ、さらに、メイン電源部内の回路素子に大電流が流れてしまい、回路素子に対しストレスを加えてしまう。しかも、電源のシャットダウン機能がはたらき、電源が起動できない問題が発生してしまう。
そこで、電源の機能としてソフトスタート回路を設け、コンデンサの総容量に応じた電源起動時間を設定することで、0Vから規定値(+12V)まで急峻な傾きで立ち上がることを防止できる。
また、カードの構成が少ない場合には、+12V電圧ラインに接続されるコンデンサ容量も少ないため、起動時間を長くする必要がない。ところが、電源起動時間が一定の場合では、システムの立ち上げに時間がかかってしまうことになる。
そこで、カード構成の変更によりカード枚数が少なくなった場合でも、それらカードに搭載されているコンデンサの総容量に応じて電源の起動時間をコントロールすることにより、電源起動時間の最適化を図ることができる。
以上、本発明の電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムの好ましい実施形態について説明したが、本発明に係る電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラムは上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態では、一台の情報処理装置における電源起動時間の制御方法を示したが、一つの電源手段から複数の装置に電源供給を行なう場合には、それら装置に供給される電源の起動時間の制御を、本発明を適用して実施することもできる。
また、上述した実施形態では、情報処理装置に搭載された複数枚のカードのすべてからカード構成情報(コンデンサ容量)を収集し、これらコンデンサの総容量にもとづいて電源起動時間を設定していたが、すべてのカードに限るものではなく、個々のコンデンサ容量の違いやカードの使用頻度に応じて、一部のカードからカード構成情報を収集し電源起動時間を設定することもできる。
本発明は、情報処理装置における電源起動時間の制御に関する発明であるため、電源の起動時間を制御する装置や機器に利用可能である。
本発明の実施形態における電源起動時間制御装置の構成を示すブロック図である。 電源手段及びカードの詳細構成を示すブロック図である。 上位装置の構成を示すブロック図である。 起動時間設定テーブルの構成を示す図表である。 本発明の実施形態における情報処理装置の動作を示す図である。 スーパーコンピュータの構成を示す外観斜視図である。
符号の説明
A 情報処理装置
1 電源起動時間制御装置
10 カード
11 コンデンサ
12 カード記憶部
13 カード制御部
20 上位装置(管理手段)
22 記憶部
23 判定部
30 電源手段
31 スタンバイ電源部
32 メイン電源部
33 電源制御部
34 ソフトスタート回路部

Claims (11)

  1. 電子部品を搭載した一又は二以上の基板と、
    これら基板に電源電圧を供給する電源手段と、
    各前記基板に搭載されたコンデンサの総容量にもとづいて、前記電源電圧の起動時間を設定し、この設定した起動時間を前記電源手段へ送る管理手段とを備え、
    前記電源手段が、前記基板にスタンバイ電源を供給するスタンバイ電源部を有し、
    前記基板が、
    前記コンデンサの容量を記憶する記憶手段と、
    前記電源手段からスタンバイ電源を受けると、前記コンデンサの容量を示す情報を前記管理手段へ送る基板制御部とを有し、
    前記管理手段が、前記基板から送られてきた前記情報の示す前記コンデンサの容量にもとづいて各前記基板に搭載されたコンデンサの総容量を算出し、この算出したコンデンサの総容量にもとづいて前記電源電圧の起動時間を設定し、
    前記電源手段が、前記管理手段にて設定された前記起動時間にもとづいて、前記電源電圧を起動する
    ことを特徴とする電源起動時間制御装置。
  2. 前記管理手段は、
    前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
    前記所定量よりも少ないときは、前記起動時間を短く設定する
    ことを特徴とする請求項1記載の電源起動時間制御装置。
  3. 前記電源手段が、
    前記電源電圧を起動して前記基板に供給するメイン電源部と、
    前記管理手段から前記起動時間を受ける電源制御部と、
    前記起動時間にもとづいて、前記メイン電源部で実行される前記電源電圧の起動を制御するソフトスタート回路部とを有した
    ことを特徴とする請求項1又は2記載の電源起動時間制御装置。
  4. 前記基板が、中央処理装置を搭載したプロセッサカードを含む
    ことを特徴とする請求項1〜3のいずれかに記載の電源起動時間制御装置。
  5. 前記基板と前記管理手段との間が、データ通信バスで接続された
    ことを特徴とする請求項1〜4のいずれかに記載の電源起動時間制御装置。
  6. 電子部品が搭載された一又は二以上の基板と、
    これら基板に電源電圧を供給する電源手段と、
    各前記基板に搭載されたコンデンサの総容量にもとづいて、前記電源電圧の起動時間を設定し、この設定した起動時間を前記電源手段へ送る管理手段とを備え、
    前記電源手段が、前記基板にスタンバイ電源を供給するスタンバイ電源部を有し、
    前記基板が、
    前記コンデンサの容量を記憶する記憶手段と、
    前記電源手段からスタンバイ電源を受けると、前記コンデンサの容量を示す情報を前記管理手段へ送る基板制御部とを有し、
    前記管理手段が、前記基板から送られてきた前記情報の示す前記コンデンサの容量にもとづいて各前記基板に搭載されたコンデンサの総容量を算出し、この算出したコンデンサの総容量にもとづいて前記電源電圧の起動時間を設定し、
    前記電源手段が、前記管理手段にて設定された前記起動時間にもとづいて、前記電源電圧を起動する
    ことを特徴とする情報処理装置。
  7. 前記管理手段は、
    前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
    前記所定量よりも少ないときは、前記起動時間を短く設定する
    ことを特徴とする請求項6記載の情報処理装置。
  8. 電子部品を搭載した一又は二以上の基板が、当該基板に搭載されたコンデンサの容量を記憶し、
    電源手段が、前記基板にスタンバイ電源を供給し、
    前記基板が、前記電源手段から前記スタンバイ電源を受けると、前記コンデンサの容量を示す情報を管理手段へ送り、
    前記管理手段が、一又は二以上の前記基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定し、
    前記電源手段が、前記管理手段にて設定された前記起動時間にもとづいて、前記電源電圧を起動する
    ことを特徴とする電源起動時間制御方法。
  9. 前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
    前記所定量よりも少ないときは、前記起動時間を短く設定する
    ことを特徴とする請求項8記載の電源起動時間制御方法。
  10. 電子部品を搭載した基板に搭載されたコンデンサの容量を記憶する処理を、一又は二以上の前記基板に実行させ、
    前記基板にスタンバイ電源を供給する処理を、電源手段に実行させ、
    前記電源手段から前記スタンバイ電源を受けると、前記コンデンサの容量を示す情報を管理手段へ送る処理を、前記基板に実行させ、
    一又は二以上の前記基板に搭載されたコンデンサの総容量にもとづいて、電源電圧の起動時間を設定する処理を、前記管理手段に実行させ、
    前記管理手段にて設定された前記起動時間にもとづいて、前記電源電圧を起動する処理を前記電源手段に実行させる
    ことを特徴とする電源起動時間制御プログラム。
  11. 前記コンデンサの総容量が所定量よりも多いときは、前記起動時間を長く設定し、
    前記所定量よりも少ないときは、前記起動時間を短く設定する
    処理を前記管理手段に実行させる
    ことを特徴とする請求項10記載の電源起動時間制御プログラム。
JP2008289789A 2008-11-12 2008-11-12 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム Expired - Fee Related JP5263952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008289789A JP5263952B2 (ja) 2008-11-12 2008-11-12 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008289789A JP5263952B2 (ja) 2008-11-12 2008-11-12 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム

Publications (2)

Publication Number Publication Date
JP2010117834A JP2010117834A (ja) 2010-05-27
JP5263952B2 true JP5263952B2 (ja) 2013-08-14

Family

ID=42305485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008289789A Expired - Fee Related JP5263952B2 (ja) 2008-11-12 2008-11-12 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム

Country Status (1)

Country Link
JP (1) JP5263952B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045849A (ko) * 2020-10-06 2022-04-13 주식회사 엘지에너지솔루션 배터리 팩, 배터리 시스템 및 프리차지 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095586B2 (ja) * 1993-08-27 2000-10-03 株式会社東芝 電源容量報知装置
JP3848205B2 (ja) * 2002-04-26 2006-11-22 シャープ株式会社 電源供給装置
JP4026422B2 (ja) * 2002-06-19 2007-12-26 富士電機デバイステクノロジー株式会社 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路
JP2004088964A (ja) * 2002-08-28 2004-03-18 Nec Micro Systems Ltd スイッチング電源装置

Also Published As

Publication number Publication date
JP2010117834A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
US9225343B2 (en) Electronics device capable of efficient communication between components with asyncronous clocks
US8370547B2 (en) System and apparatus with a memory controller configured to control access to randomly accessible non-volatile memory
US8230145B2 (en) Memory expansion blade for multiple architectures
US7761626B2 (en) Methods for main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
CN103324495A (zh) 数据中心服务器开机管理方法及系统
US8381003B2 (en) Memory relocation in computer for power saving
CN102375699A (zh) 一种存储器系统
EP2133770A2 (en) Motherboard with additional voltage regulator module slot area and associated electronic module
US20040107310A1 (en) Method and related apparatus for maintaining data stored in a dynamic random access memory
US20090132798A1 (en) Electronic device and method for resuming from suspend-to-memory state thereof
JP2001184257A (ja) エンタテインメント装置、情報処理装置、及び、可搬型記録装置
CN113849431A (zh) 一种系统拓扑结构切换方法、装置及介质
US10503231B2 (en) Load line regulation via clamping voltage
JP2010108411A (ja) ディスクアレイコントロール装置および情報処理装置
CN106293805A (zh) 程序加载的方法及装置
JP5263952B2 (ja) 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
CN108196617B (zh) Bmc时间设置方法、装置、系统及可读存储介质
CN116643640A (zh) 服务器系统的分步上电方法、装置、设备及存储介质
US9436536B2 (en) Memory dump method, information processing apparatus, and non-transitory computer-readable storage medium
JP2007249808A (ja) 機能拡張システム及び機能拡張機器
US20150049571A1 (en) Memory control device, control method of memory control device, information processing apparatus
CN113835513B (zh) 一种掉电信息传输方法、主控板、子卡、设备及存储介质
US7525861B2 (en) Memory power delivery noise suppression
CN103049420A (zh) 内存复用方法及便携终端

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees