CN210725503U - 高速信号的pcb组件及包含该组件的电子设备 - Google Patents
高速信号的pcb组件及包含该组件的电子设备 Download PDFInfo
- Publication number
- CN210725503U CN210725503U CN201921317882.9U CN201921317882U CN210725503U CN 210725503 U CN210725503 U CN 210725503U CN 201921317882 U CN201921317882 U CN 201921317882U CN 210725503 U CN210725503 U CN 210725503U
- Authority
- CN
- China
- Prior art keywords
- connector
- speed
- speed signal
- transmitting
- pcb assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本实用新型涉及高速信号的PCB组件及包含该组件的电子设备,其中,PCB组件包括背板、若干子板以及连接器,连接器设置在背板上,每个子板通过一个连接器,与背板连接;子板通过连接器,接收和发送高速信号;连接器至少包括发送端和接收端;发送端,用于发送高速信号,设置在连接器的一侧;接收端,用于接收高速信号,设置在连接器的相对的另一侧;每个连接器的发送端与相邻的连接器的接收端相对设置且相互连接,所有连接器通过所述背板上的高速信号线路,相互连接形成一环状电路结构。减少了背板上高速信号线路的数量以及距离,可以集中设置在一层或者两层中,降低了布线设计难度,有效保障信号的完整性。
Description
技术领域
本实用新型涉及PCB电路板领域,特别是涉及一种高速信号的PCB组件及包含该组件的电子设备。
背景技术
随着技术的发展,电子设备需要处理的数据量级急剧增加。为了能够应对数据量的增大,需要提高PCB电路板上线路的传输带宽。而传输带宽的提高,一般采用增加数据位宽和提高时钟频率等方式。这些数据量级较大的数据,在PCB电路板上,就形成了高速信号。与此相对的,PCB电路板上还存在其他信号,比如控制信号、电源等常规信号。如此,PCB电路板上同时存在高速信号和常规信号,一般需要很多层数的PCB层,设计难度非常大。而且,在多层PCB层中,尤其是当有多个模块需要处理高速信号时,为了实现芯片间的高速信号传输,高速信号传输布线,经常需要在多个PCB层之间来回跨越,导致高速信号很容易受到噪声的影响,信号完整性不能得到有效保障。
实用新型内容
基于此,有必要针对现有传输高速信号的PCB电路板,存在设计难度大、信号完整性不能得到有效保障的问题,提出一种高速信号的PCB组件及包含该组件的电子设备。
本实用新型一实施例提供了一种高速信号的PCB组件,包括背板、若干子板以及连接器,所述连接器设置在所述背板上,每个所述子板通过一个所述连接器,与所述背板连接;所述子板通过所述连接器,接收和发送高速信号;
所述连接器至少包括发送端和接收端;所述发送端,用于发送高速信号,设置在所述连接器的一侧;所述接收端,用于接收高速信号,设置在所述连接器的相对的另一侧;
每个连接器的发送端与相邻的连接器的接收端相对设置且相互连接,所有连接器通过所述背板上的高速信号线路,相互连接形成一环状电路结构。
在一些实施例中,所述连接器还包括电源端,所述子板通过所述连接器,从所述背板上获取电源信号。
在一些实施例中,所述背板还包括滤波电容单元,所述连接器上的电源端,通过所述滤波电容单元接地。
在一些实施例中,所述连接器采用差分信号的方式传输高速信号,所述连接器的发送端和接收端分别包括若干对差分信号线。
在一些实施例中,所述连接器采用SerDes方式传输高速信号,所述连接器还包括通信控制信号端,所述通信控制信号端采用差分信号的方式进行传输。
在一些实施例中,所述通信控制信号端设置在所述发送端和接收端之间。
在一些实施例中,所述连接器为FCI高速信号连接器。
在一些实施例中,所述连接器的接收端包括4对接收差分信号线,所述发送端包括4对发送差分信号线,所述通信控制信号端包括2对通信差分信号线。
本实用新型另一实施例提供了一种电子设备,包括电源模块和高速信号板,所述电源模块用于接收外部电源信号,给所述高速信号板供电;所述高速信号板,用于处理高速信号,所述高速信号板为前述任一项所述的高速信号的PCB组件。
在一些实施例中,所述电子设备为LED控制器。
通过将连接器上的发送端TX和接收端RX分别设置在相对的两侧,让连接器的发送端TX与相邻连接器的接收端RX相对,相邻连接器30之间的高速信号线路,可以并排直连设计,不需要使用过孔,降低了高速信号线路的长度;同时,让所有连接器30首尾相接,环形连接形成环路,高速信号线路主要设置在相邻的两个连接器之间,极大地减少从连接器处出来的高速信号线路数量。如此,可以将高速信号线路集中设置在一层或者两层中,大大降低了背板上的高速信号线路设计难度;并且,高速信号线路的线宽及间距也可以得到有效保障,减少了过孔的使用,抗干扰能力更好,能有效保障高速信号传输的完整性。
附图说明
图1为本实用新型一实施例的高速信号的PCB组件的结构示意图;
图2为本实用新型一实施例中相邻连接器之间的结构示意图;
图3为本实用新型一实施例中连接器的电源端的示意图。
具体实施方式
为了能够更清楚地理解本实用新型的上述目的、特征和优点,下面结合附图和具体实施方式对本实用新型进行详细描述。需要说明的是,在不冲突的情况下,本申请的实施方式及实施方式中的特征可以相互组合。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本实用新型。
如图1所示,本实用新型一实施例提供了一种高速信号的PCB组件,包括背板10、若干子板20以及连接器30,连接器30设置在背板10上,每个子板20通过一个连接器30,与背板10连接;子板20通过连接器30,接收和发送高速信号;
连接器30至少包括发送端TX和接收端RX;发送端TX,用于发送高速信号,设置在连接器30的一侧;接收端RX,用于接收高速信号,设置在连接器30的相对的另一侧;
每个连接器30的发送端TX与相邻的连接器30的接收端RX相对设置且相互连接,所有连接器30通过背板10上的高速信号线路,相互连接形成一环状电路结构。
子板20可以对高速信号进行处理,并输出结果。子板20,通过一个连接器30,与背板10建立数据连接,接收和发送高速信号。
在背板10上,可以设置多个连接器30,示例的,如图1所示,可以有N个连接器30——连接器J1、J2…JX…JN,N为大于2的整数。
连接器30至少包括发送端TX和接收端RX,分别分布在相对的两侧上。每个连接器30的发送端TX与相邻的连接器30的接收端RX相对设置。示例,如图1所示,连接器JX的发送端TX与连接器JX+1的接收端RX相对,二者之间可以通过背板10上并排的、直连的高速信号线路连接。如此,所有连接器30通过背板10上的高速信号线路,首尾相连,形成环状电路结构。
通过将连接器30上的发送端TX和接收端RX分别设置在相对的两侧,让连接器30的发送端TX与相邻连接器的接收端RX相对,相邻连接器30之间的高速信号线路,可以并排直连设计,不需要使用过孔,降低了高速信号线路的长度;同时,让所有连接器30首尾相接,环形连接形成环路,高速信号线路主要设置在相邻的两个连接器30之间,极大地减少从连接器30处出来的高速信号线路数量。如此,可以将高速信号线路集中设置在一层或者两层中,大大降低了背板10上的高速信号线路设计难度;并且,高速信号线路的线宽及间距也可以得到有效保障,减少了过孔的使用,抗干扰能力更好,能有效保障高速信号传输的完整性。
在一些实施例中,背板10上还包括有高速信号处理模块,高速信号处理模块可以与一个或几个连接器30连接,并对高速信号进行处理,处理后的数据可以输出给连接器30。高速信号处理模块可以设置在环状电路结构的环路上——即高速信号处理模块、连接器30相互连接,共同形成环状电路结构;也可以是环路之外的支路。
除了高速信号以外,子板20,也可以通过连接器30,接收电源信号。相应的,连接器30中可以设置电源端VCC。电源端VCC可以连接背板10上的电源信号,然后传输给子板20。
为了保障传输到子板上的电源信号的稳定可靠,背板10上还包括有滤波电容单元19,每个连接器30的电源端VCC,通过滤波电容单元19接地。在图3示出的例子中,滤波电容单元19,可以为两个并联的电容。可以理解的是,滤波电容单元19还可以包括更多并联的电容。并联的电容数量、电容值,可以根据实际需要进行确定。
为了保障高速信号对传输带宽的要求,保障高速信号的完整性,提高抗干扰能力,连接器30采用差分信号的方式进行高速信号的传输。连接器30的发送端TX和接收端RX分别包括若干对差分信号线。其中,每对差分信号线,分别包括正相差分信号线和反相差分信号。示例的,如图2所示,连接器30的发送端TX,可以具体包括4对发送差分信号线,比如,第一对发送差分信号线包括正相发送差分信号线Tx1+和反相发送差分信号Tx1-,第二对发送差分信号线包括正相发送差分信号线Tx2+和反相发送差分信号Tx2-。相对应的,连接器30的接收端RX,也可以包括4对接收差分信号线,比如,第一对接收差分信号线包括正相接收差分信号线Rx1+和反相接收差分信号Rx1-。可以理解的是,连接器30的发送端TX和接收端RX中,差分信号线的对数,可以根据实际情况确定。
在一些实施例中,连接器30采用SerDes方式传输高速信号。除了发送端TX和接收端RX以外,连接器30还包括通信控制信号端LVDS。通信控制信号LVDS也采用差分信号的方式。在图2示出的例子中,连接器30中的通信控制信号LVDS包括2对通信差分信号线。可以理解的是,通信控制信号LVDS中通信差分信号线的对数,可以根据实际情况确定。
为了避免其他线路对高速信号线路布线的影响,连接器30中,通信控制信号LVDS、电源端VCC等非高速信号设置在发送端TX和接收端RX之间的位置。中间的通信控制信号LVDS、电源端VCC,可以使用过孔,或者其他信号线路进行工作,不会对两侧的发送端TX和接收端RX的高速信号线路产生影响。
在一些实施例中,连接器30可以为FCI高速信号连接器。可以理解的是,连接器30也可以是其他类型的高速信号连接器。
本实用新型另一实施例提供了一种电子设备,包括电源模块和高速信号板,电源模块用于接收外部电源信号,给高速信号板供电;高速信号板,用于处理高速信号,高速信号板可以是前面实施例中任一项所述的高速信号的PCB组件。
电子设备,可以具体为LED控制器。
高速信号板上,将连接器的发送端TX和接收端RX分别设置在相对的两侧,让连接器的发送端TX与相邻连接器的接收端RX相对,相邻连接器30之间的高速信号线路,可以并排直连设计,不需要使用过孔,降低了高速信号线路的长度;同时,让所有连接器30首尾相接,环形连接形成环路,高速信号线路主要设置在相邻的两个连接器之间,极大地减少从连接器处出来的高速信号线路数量。如此,可以将高速信号线路集中设置在一层或者两层中,大大降低了高速信号板上高速信号线路的设计难度;并且,高速信号线路的线宽及间距也可以得到有效保障,减少了过孔的使用,抗干扰能力更好,能有效保障高速信号传输的完整性。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种高速信号的PCB组件,包括背板、若干子板以及连接器,所述连接器设置在所述背板上,每个所述子板通过一个所述连接器,与所述背板连接;所述子板通过所述连接器,接收和发送高速信号;其特征在于,
所述连接器至少包括发送端和接收端;所述发送端,用于发送高速信号,设置在所述连接器的一侧;所述接收端,用于接收高速信号,设置在所述连接器的相对的另一侧;
每个连接器的发送端与相邻的连接器的接收端相对设置且相互连接,所有连接器通过所述背板上的高速信号线路,相互连接形成一环状电路结构。
2.根据权利要求1所述的高速信号的PCB组件,其特征在于,所述连接器还包括电源端,所述子板通过所述连接器,从所述背板上获取电源信号。
3.根据权利要求2所述的高速信号的PCB组件,其特征在于,所述背板还包括滤波电容单元,所述连接器上的电源端,通过所述滤波电容单元接地。
4.根据权利要求1-3任一项所述的高速信号的PCB组件,其特征在于,所述连接器采用差分信号的方式传输高速信号,所述连接器的发送端和接收端分别包括若干对差分信号线。
5.根据权利要求4所述的高速信号的PCB组件,其特征在于,所述连接器采用SerDes方式传输高速信号,所述连接器还包括通信控制信号端,所述通信控制信号端采用差分信号的方式进行传输。
6.根据权利要求5所述的高速信号的PCB组件,其特征在于,所述通信控制信号端设置在所述发送端和接收端之间。
7.根据权利要求5所述的高速信号的PCB组件,其特征在于,所述连接器为FCI高速信号连接器。
8.根据权利要求5所述的高速信号的PCB组件,其特征在于,所述连接器的接收端包括4对接收差分信号线,所述发送端包括4对发送差分信号线,所述通信控制信号端包括2对通信差分信号线。
9.一种电子设备,包括电源模块和高速信号板,所述电源模块用于接收外部电源信号,给所述高速信号板供电;所述高速信号板,用于处理高速信号,其特征在于,所述高速信号板为权利要求1-8任一项所述的高速信号的PCB组件。
10.根据权利要求9所述的电子设备,其特征在于,所述电子设备为LED控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921317882.9U CN210725503U (zh) | 2019-08-14 | 2019-08-14 | 高速信号的pcb组件及包含该组件的电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921317882.9U CN210725503U (zh) | 2019-08-14 | 2019-08-14 | 高速信号的pcb组件及包含该组件的电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210725503U true CN210725503U (zh) | 2020-06-09 |
Family
ID=70925555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921317882.9U Active CN210725503U (zh) | 2019-08-14 | 2019-08-14 | 高速信号的pcb组件及包含该组件的电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210725503U (zh) |
-
2019
- 2019-08-14 CN CN201921317882.9U patent/CN210725503U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8234416B2 (en) | Apparatus interoperable with backward compatible optical USB device | |
CN102289422B (zh) | 基于背板总线与高速串行通讯的多级扩展控制系统 | |
US11829678B2 (en) | Receiving card and display control card component | |
US20100135620A1 (en) | Small form-factor pluggable transceiver module | |
US10901934B2 (en) | USB integrated circuit | |
US20070233927A1 (en) | Backplane interconnection system and method | |
CN210725503U (zh) | 高速信号的pcb组件及包含该组件的电子设备 | |
US9330044B2 (en) | High-speed data transmission interface circuit and design method of the same | |
CN101667991B (zh) | 一种设置预加重和/或均衡参数的方法及装置 | |
EP2528421B1 (en) | Serial link interconnection arrangement for backplane with embedded waveguide | |
EP3637270A1 (en) | External electrical connector and computer system | |
Zhang et al. | Application of a new power distribution scheme for complex printed circuit boards for high-speed signaling | |
CN112583401B (zh) | 一种基于数字隔离器的隔离单线双向传输电路 | |
CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
CN111131087B (zh) | 一种以太网物理层信号的传输系统及信号传输方法 | |
US10420219B1 (en) | Printed circuit board adaptable for multiple interconnection slots | |
CN210325154U (zh) | 接收卡和显示控制卡组件 | |
US9338879B2 (en) | Through-hole layout structure including first and second pairs of differential signal through-holes disposed between three ground through-holes | |
EP2892179B1 (en) | Connecting apparatus and system | |
CN114374124A (zh) | 双向信号传输连接线 | |
US8456457B2 (en) | Printed circuit board | |
KR102676408B1 (ko) | Usb 필터 장치 | |
US6912595B2 (en) | Noise suppresion for network transceivers | |
CN217060971U (zh) | Usb接口共用装置及终端设备 | |
CN113595841B (zh) | 一种peci总线扩展方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |