CN115587057A - 一种服务器系统中高速信号等长设计方法及系统 - Google Patents

Abstract

本申请公开了一种服务器系统中高速信号等长设计方法及系统，该方法包括：根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑；根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值；利用所述延时差值计算得出高速信号在线缆上的长度差；根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。该系统包括：信号传输拓扑确定模块、线缆延时差值确定模块、线缆等长确定模块和PCB等长确定模块四部分。通过本申请，能够有效提高高速信号等长设计的准确性，提高设计效率。

Description

一种服务器系统中高速信号等长设计方法及系统

技术领域

本申请涉及服务器高速信号链路设计技术领域，特别是涉及一种服务器系统中高速信号等长设计方法及系统。

背景技术

在传统的数字系统设计中，由于高速互联现象对服务器系统的性能影响很微弱，通常忽略不计。但是，随着服务器技术和信号传输技术的发展，在众多决定系统性能的因素中，高速互联现象正起着主导作用，这就极大地增加了服务器系统设计的复杂度。尤其是服务器系统中高速信号链路设计过程中时钟信号线的等长设计，对于保证各芯片间正常通信、提高系统稳定性的影响非常大，因此，如何对服务器系统中高速信号进行等长设计，是个重要的技术问题。

目前对服务器系统中的高速信号进行等长设计的方法，通常是：采用绕线的方法满足信号线等长的设计要求。具体地，主要针对PCB(Printed Circuit Board，印刷电路板)板的等长要求进行设计，在主板设计时，制定信号等长规则，在子卡设计时也制定等长规则，从而确保整个高速信号链路等长，进而确保信号时延等长。

然而，目前对服务器系统的高速信号进行等长设计的方法中，由于主要针对PCB板的等长要求进行设计，只能实现PCB上组内信号等长，并不考虑线缆传输的过程，因此，这种设计方法使得高速信号等长设计准确性较差，不容易达标，影响系统稳定性，尤其是经由线缆进行多板互联的情况，对高速信号等长设计准确性更差，设计效率更低，进而导致服务器系统稳定性较差。

发明内容

本申请提供了一种服务器系统中高速信号等长设计方法及系统，以解决现有技术中的高速信号等长设计方法准确性较差、设计效率较低的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种服务器系统中高速信号等长设计方法，所述方法包括：

根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑，所述高速信号经由线缆在多个PCB板卡间传输，所述PCB板卡上设置有芯片；

根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值；

利用所述延时差值计算得出高速信号在线缆上的长度差；

根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。

可选地，根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值的方法为：

基于实际线缆测试数据，确定高速信号在线缆上的延时差值。

可选地，根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值的方法为：

采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，所述高速信号包括：第一信号和第二信号。

可选地，所述采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，包括：

分别在线缆一端对所述第一信号和第二信号输入阶跃信号；

对所述线缆S参数进行仿真后，在线缆另一端计算所述阶跃信号的时间差。

可选地，利用所述延时差值计算得出高速信号在线缆上的长度差的方法，具体为：

利用所述延时差值与高速信号在所述线缆上的传输速率的乘积，作为高速信号在线缆上的长度差。

可选地，根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量的方法，包括：

对设定的高速信号等长总裕量和所述高速信号在线缆上的长度差作差，计算得出高速信号在多个PCB板卡上的总长度差裕量；

根据多个PCB板卡上走线的长度比例，对所述总长度差裕量进行分配，计算得出高速信号在每个PCB板卡上的长度差裕量。

一种服务器系统中高速信号等长设计系统，所述系统包括：

信号传输拓扑确定模块，用于根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑，所述高速信号经由线缆在多个PCB板卡间传输，所述PCB板卡上设置有芯片；

线缆延时差值确定模块，用于根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值；

线缆等长确定模块，用于利用所述延时差值计算得出高速信号在线缆上的长度差；

PCB等长确定模块，用于根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。

可选地，所述线缆延时差值确定模块，用于基于实际线缆测试数据，确定高速信号在线缆上的延时差值，或者，采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，所述高速信号包括：第一信号和第二信号。

可选地，所述线缆等长确定模块，利用所述延时差值与高速信号在所述线缆上的传输速率的乘积，作为高速信号在线缆上的长度差。

可选地，所述PCB等长确定模块包括：

第一长度差裕量计算单元，用于对设定的高速信号等长总裕量和所述高速信号在线缆上的长度差作差，计算得出高速信号在多个PCB板卡上的总长度差裕量；

第二长度差裕量计算单元，用于根据多个PCB板卡上走线的长度比例，对所述总长度差裕量进行分配，计算得出高速信号在每个PCB板卡上的长度差裕量。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请提供一种服务器系统中高速信号等长设计方法，该方法首先根据高速信号传输过程中的芯片布局和服务器系统架构确定信号传输拓扑，然后根据信号传输拓扑中所采用的线缆信息确定高速信号在线缆上的延时差值，并利用延时差值计算出高速信号在线缆上的长度差，最后根据设定的高速信号等长总裕量、高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。本实施例中高速信号等长设计方法，能够同时考虑到高速信号在PCB板上的等长控制要求和线缆部分的等长控制要求，相比于现有技术中仅考虑PCB板上的等长控制要求，对整个高速信号链路的等长设计更加准确，有利于提高设计效率。而且本实施例中在分配PCB板等长控制要求和线缆上的等长要求时，先确定线缆部分的长度差，再根据线缆部分的长度差和设定的高速信号等长总裕量确定PCB板上的等长控制要求，这种等长设计方法更便于实施，有利于进一步提高设计效率。

本申请还提供一种服务器系统中高速信号等长设计系统，该系统主要包括：信号传输拓扑确定模块、线缆延时差值确定模块、线缆等长确定模块和PCB等长确定模块四部分。通过线缆延时差值确定模块、线缆等长确定模块和PCB等长确定模块的设置，本实施例在进行高速信号等长设计时，能够同时考虑到PCB走线和线缆对高速信号的传输影响，同时考虑到高速信号在PCB板上的等长控制要求和线缆部分的等长控制要求，相比于现有技术中仅考虑PCB板上的等长控制要求，对整个高速信号链路的等长设计更加准确，有利于提高设计效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种服务器系统中高速信号等长设计方法的流程示意图；

图2为NCSI(Network Controller Sideband Interface，网络控制器边带接口，是一个由分布式管理任务组定义的用于支持服务器带外管理的边带接口网络控制器的工业标准)信号的信号传输拓扑结构示意图；

图3为基于NCSI线缆S参数进行阶跃仿真的示意图；

图4为本申请实施例所提供的一种服务器系统中高速信号等长设计系统的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。

实施例一

参见图1，图1为本申请实施例所提供的一种服务器系统中高速信号等长设计方法的流程示意图。由图1可知，本实施例的服务器系统中高速信号等长设计方法，主要包括如下过程：

S1：根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑，高速信号经由线缆在多个PCB板卡间传输，PCB板卡上设置有芯片。

本实施例中的设计方法主要应用于高速信号经由线缆在多个PCB板卡间传输的情形。如果高速信号仅在同一个板卡间传输，就不需要考虑高速信号在线缆上传输时的线缆等长控制要求，只考虑PCB走线的等长控制要求即可。

本实施例的高速信号以NCSI信号为例。由步骤S1可知，首先根据芯片布局和服务器系统架构，确定NCSI数据信号的信号传输拓扑，具体确定信号传输拓扑的方法属于现有技术，在此不再赘述。

本实施例中NCSI信号传输拓扑的结构示意图可以参见图2所示。由图2可知，该NCSI信号拓扑中包括两个PCB板卡：主板和子卡。图2中，主板上NCSI数据信号经发送端芯片发出后，经PCB走线到达线缆连接器，信号经线缆到子卡上，再经子卡上的PCB走线到达接收端芯片。该NCSI信号包括D1和D2两根信号线，为了更清晰表述本方案，假设D1和D2信号在发送芯片和接收芯片内部延时相同。D1信号在主板上走线长度为D1_L1,D1信号在线缆上走线长度为D1_L2，D1信号在子卡上走线长度为D1_L3，同理，D2信号各部分的走线长度分别为D2_L1、D2_L2、D2_L3。

继续参见图1可知，根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑之后，执行步骤S2：根据信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值。

根据线缆信息确定高速信号在线缆上的延时差值的方法主要有两种，一种是采用线缆实测数据，也就是：基于实际线缆测试数据，确定高速信号在线缆上的延时差值。另一种是采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值。也就是对高速信号传输的线缆的S参数进行时域仿真，模拟高速信号在线缆上的延时。本实施例中的高速信号包括第一信号D1和第二信号D2。

具体地，采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，包括：

S21：分别在线缆一端对第一信号和第二信号输入阶跃信号；

S22：对线缆S参数进行仿真后，在线缆另一端计算阶跃信号的时间差，也就是第一信号和第二信号传输的延时差值。

基于NCSI线缆S参数进行阶跃仿真的方法可以参见图3。由图3可知，本实施例以NCSI信号为例，取设定的高速信号等长总裕量为400mil，即D1和D2信号总的长度差需管控在400mil以内。通过S参数进行仿真，分别在线缆一端D1和D2端口输入阶跃信号，在线缆另一端计算阶跃信号的时间差，从而推算出NCSI组内D1和D2信号在线缆部分的延时差异。

继续参见图1可知，根据信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值之后，执行步骤S3：利用延时差值计算得出高速信号在线缆上的长度差。

具体地，利用延时差值与高速信号在所述线缆上的传输速率的乘积，作为高速信号在线缆上的长度差。

当高速信号在多个PCB板卡传输时，通常会经由多条线缆，此时根据本实施例中的方法，需要分别确定高速信号在每一段线缆上的延时差值，并利用该延时差值计算得出高速信号在当前线缆上的长度差，然后将所有线缆上的长度差求和，计算得出高速信号在线缆上的总的长度差。

继续参见图1可知，利用延时差值计算得出高速信号在线缆上的长度差之后，执行步骤S4：根据设定的高速信号等长总裕量、高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。

具体地，步骤S4包括如下过程：

S41：对设定的高速信号等长总裕量和高速信号在线缆上的长度差作差，计算得出高速信号在多个PCB板卡上的总长度差裕量。

S42：根据多个PCB板卡上走线的长度比例，对总长度差裕量进行分配，计算得出高速信号在每个PCB板卡上的长度差裕量。

由以上步骤S41和S42可知，本实施例先确定所有PCB板卡上总的长度差裕量，然后再根据具体的走线长度比例，对总长度差裕量进行分配，确定每个PCB板卡上的长度差裕量。这种设计方法，使得对高速信号的等长控制更加准确、精确、且便于实现，有利于大大提高高速信号等长设计的效率，提高信号传输稳定性和传输效率，进而提高服务器运行的稳定性。

根据以上步骤S2-S4结合图3对本实施例中的高速信号等长设计方法进行说明如下：

从图3中看出，信号D1和D2在线缆部分的传输时延为设0.03ns，对比两个信号幅值到达0.5V时的时间可得,根据线缆传输速率约为7.519inch/ns，则信号D1和D2在线缆部分的长度差为226mil。以设定的高速信号等长总裕量取400mil为例，留给PCB的等长设计裕量为400-226＝174mil。在PCB板卡管控分配规则上，根据各板卡上的长度比例进行等长规则分配，即主板上设置等长规则为174*D1_L1/(D1_L1+D1_L3),子卡上设置等长规则为174*D1_L3/(D1_L1+D1_L3)。

假设主板和子卡上走线长度比例为2:1，则主板上等长规则为174*2/3＝116mil,子卡上等长规则为174*1/3＝58mil,这种分配方法，能够保证D1_L1+D1_L2+D1_L3和D2_L1+D2_L2+D2_L3的长度差控制在400mil以内，以长度差值控制在400mil以内判定为信号等长，从而能够控制高速信号传输的时延，使得高速信号从发送端芯片发出以后，尽可能同时到达接收端芯片，便于信号处理，提高信号传输的稳定性。

实施例二

在图1-图3所示实施例的基础上参见图4，图4为本申请实施例所提供的一种服务器系统中高速信号等长设计系统的结构示意图。

由图4可知，本实施例服务器系统中高速信号等长设计系统，主要包括：信号传输拓扑确定模块、线缆延时差值确定模块、线缆等长确定模块和PCB等长确定模块四部分。其中，信号传输拓扑确定模块，用于根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑，高速信号经由线缆在多个PCB板卡间传输，PCB板卡上设置有芯片；线缆延时差值确定模块，用于根据信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值；线缆等长确定模块，用于利用延时差值计算得出高速信号在线缆上的长度差；PCB等长确定模块，用于根据设定的高速信号等长总裕量、高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。

进一步地，线缆延时差值确定模块，用于基于实际线缆测试数据，确定高速信号在线缆上的延时差值，或者，采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，高速信号包括：第一信号和第二信号。

线缆等长确定模块，利用延时差值与高速信号在线缆上的传输速率的乘积，作为高速信号在线缆上的长度差。

PCB等长确定模块包括：第一长度差裕量计算单元和第二长度差裕量计算单元。其中，第一长度差裕量计算单元，用于对设定的高速信号等长总裕量和高速信号在线缆上的长度差作差，计算得出高速信号在多个PCB板卡上的总长度差裕量；第二长度差裕量计算单元，用于根据多个PCB板卡上走线的长度比例，对总长度差裕量进行分配，计算得出高速信号在每个PCB板卡上的长度差裕量。

该实施例的服务器系统中高速信号等长设计系统的工作原理和工作方法，在图1-图3所示的实施例中已经详细阐述，两个实施例之间可以互相参照，在此不再赘述。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种服务器系统中高速信号等长设计方法，其特征在于，所述方法包括：

根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑，所述高速信号经由线缆在多个PCB板卡间传输，所述PCB板卡上设置有芯片；

根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值；

利用所述延时差值计算得出高速信号在线缆上的长度差；

根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。

2.根据权利要求1所述的一种服务器系统中高速信号等长设计方法，其特征在于，根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值的方法为：

基于实际线缆测试数据，确定高速信号在线缆上的延时差值。

3.根据权利要求1所述的一种服务器系统中高速信号等长设计方法，其特征在于，根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值的方法为：

采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，所述高速信号包括：第一信号和第二信号。

4.根据权利要求3所述的一种服务器系统中高速信号等长设计方法，其特征在于，所述采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，包括：

分别在线缆一端对所述第一信号和第二信号输入阶跃信号；

对所述线缆S参数进行仿真后，在线缆另一端计算所述阶跃信号的时间差。

5.根据权利要求1所述的一种服务器系统中高速信号等长设计方法，其特征在于，利用所述延时差值计算得出高速信号在线缆上的长度差的方法，具体为：

利用所述延时差值与高速信号在所述线缆上的传输速率的乘积，作为高速信号在线缆上的长度差。

6.根据权利要求1所述的一种服务器系统中高速信号等长设计方法，其特征在于，根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量的方法，包括：

对设定的高速信号等长总裕量和所述高速信号在线缆上的长度差作差，计算得出高速信号在多个PCB板卡上的总长度差裕量；

根据多个PCB板卡上走线的长度比例，对所述总长度差裕量进行分配，计算得出高速信号在每个PCB板卡上的长度差裕量。

7.一种服务器系统中高速信号等长设计系统，其特征在于，所述系统包括：

信号传输拓扑确定模块，用于根据高速信号传输过程中的芯片布局和服务器系统架构，确定高速信号的信号传输拓扑，所述高速信号经由线缆在多个PCB板卡间传输，所述PCB板卡上设置有芯片；

线缆延时差值确定模块，用于根据所述信号传输拓扑中所采用的线缆信息，确定高速信号在线缆上的延时差值；

线缆等长确定模块，用于利用所述延时差值计算得出高速信号在线缆上的长度差；

PCB等长确定模块，用于根据设定的高速信号等长总裕量、所述高速信号在线缆上的长度差以及多个PCB板卡上走线的长度比例，确定高速信号在每个PCB板卡上的长度差裕量。

8.根据权利要求7所述的一种服务器系统中高速信号等长设计系统，其特征在于，所述线缆延时差值确定模块，用于基于实际线缆测试数据，确定高速信号在线缆上的延时差值，或者，采用线缆S参数时域仿真的方法，确定高速信号在线缆上的延时差值，所述高速信号包括：第一信号和第二信号。

9.根据权利要求7所述的一种服务器系统中高速信号等长设计系统，其特征在于，所述线缆等长确定模块，利用所述延时差值与高速信号在所述线缆上的传输速率的乘积，作为高速信号在线缆上的长度差。

10.根据权利要求7所述的一种服务器系统中高速信号等长设计系统，其特征在于，所述PCB等长确定模块包括：

第一长度差裕量计算单元，用于对设定的高速信号等长总裕量和所述高速信号在线缆上的长度差作差，计算得出高速信号在多个PCB板卡上的总长度差裕量；

第二长度差裕量计算单元，用于根据多个PCB板卡上走线的长度比例，对所述总长度差裕量进行分配，计算得出高速信号在每个PCB板卡上的长度差裕量。

Images