CN110532654B - 一种印刷电路板pcb板上参数确定的方法和装置 - Google Patents
一种印刷电路板pcb板上参数确定的方法和装置 Download PDFInfo
- Publication number
- CN110532654B CN110532654B CN201910758851.5A CN201910758851A CN110532654B CN 110532654 B CN110532654 B CN 110532654B CN 201910758851 A CN201910758851 A CN 201910758851A CN 110532654 B CN110532654 B CN 110532654B
- Authority
- CN
- China
- Prior art keywords
- link
- value
- pcb
- impedance
- output value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004088 simulation Methods 0.000 claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 49
- 238000013461 design Methods 0.000 claims abstract description 19
- 230000008054 signal transmission Effects 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000010835 comparative analysis Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000013433 optimization analysis Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012954 risk control Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种印刷电路板PCB板上参数确定的方法和装置，所述方法包括：导入PCB板上信号传输链路的高速信号；根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；对所获得的模拟数值和所述输出值进行比较；当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。通过本发明的方案，根据PCB板上的传输链路的通道参数变量的影响，确定PCB板上通道参数变量。
Description
技术领域
本发明涉及服务器领域，尤指一种印刷电路板PCB板上参数确定的方法和装置。
背景技术
在目前高速服务器主板设计中，随着高速信号传输速率的提升，对复杂长距离通道信号传输质量带来影响，因而，为降低高速信号设计风险，在前期项目研发设计阶段，会导入模拟整链路信号仿真质量的方法进行风险预估及优化工作，以此控制设计链路的风险。而对于信号模拟仿真来说，通常设计链路和Intel PDG(Platform Design guide，平台设计指导书)对应链路进行CQC(Channel Quality Comparison，通道质量对比)仿真对比，CQC仿真对比方法操作简单，仿真时间花费较小，在项目快速开发及方案需求多变性下，CQC方法的应用性较好，但所存在的缺点是因仅考虑对PCB板上信号传输链路通道采用单一的中值阻抗变量进行仿真对比，未考虑到PCB板加工时传输链路通道阻抗高低变化的差异，因此，会降低对链路信号模拟精度。
本发明提出一种改进的CQC对比方法，考虑到PCB板上的信号传输链路通道阻抗高低变化对信号传输的影响，提升了信号传输链路通道评估的准确性。
发明内容
为了解决上述技术问题，本发明提供了一种印刷电路板PCB板上参数确定的方法和装置，能够根据PCB板上的传输链路的通道参数变量的影响，确定PCB板上通道参数变量。
为了达到本发明目的，本发明提供了一种印刷电路板PCB板上参数确定的方法，所述方法包括：
导入PCB板上信号传输链路的高速信号；
根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；
根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；
对所获得的模拟数值和所述输出值进行比较；
当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。
一种示例性的实施例中，所述对所获得的模拟数值和所述输出值进行比较后，方法还包括：
当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
一种示例性的实施例中，所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值之前，还包括：
根据所述传输链路多段走线中采用的通道参数变量，获得所述链路的通道参数变量的组合，所述组合是指所述传输链路的多段走线各自的通道参数变量的组合；
其中，所述通道参数变量包括：高阻抗、中值阻抗和低阻抗；所述高阻抗为比目标值高预定比例的阻抗，所述中值阻抗为目标值阻抗，所述低阻抗为比目标值低预定比例的阻抗。
一种示例性的实施例中，所述所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值，包括：
根据所导入的高速信号和所述链路的通道参数变量的组合，针对每个组合分别获得所述当前链路的模拟数值；
根据所导入的高速信号获得所述PDG链路对应的仿真程序的输出值。
一种示例性的实施例中，所述对所获得的模拟数值和所述输出值进行比较，包括：
选择所有组合中所述当前链路最差的模拟数值作为仿真输出结果；
对该仿真输出结果和所述PDG对应拓扑链路模型的输出值进行比较。
为了解决上述问题，本发明还提供了一种印刷电路板PCB板上参数确定的装置，包括：存储器和处理器；
所述存储器，用于保存用于印刷电路板PCB板上参数确定的程序；
所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，执行如下操作：
导入PCB板上信号传输链路的高速信号；
根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；
根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；
对所获得的模拟数值和所述输出值进行比较；
当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。
一种示例性的实施例中，所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，还执行如下操作：
所述对所获得的模拟数值和所述输出值进行比较后，当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
一种示例性的实施例中，所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，还执行如下操作：
所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值之前，根据所述传输链路多段走线中采用的通道参数变量，获得所述链路的通道参数变量的组合，所述组合是指所述传输链路的多段走线各自的通道参数变量的组合；
其中，所述通道参数变量包括：高阻抗、中值阻抗和低阻抗；所述高阻抗为比目标值高预定比例的阻抗，所述中值阻抗为目标值阻抗，所述低阻抗为比目标值低预定比例的阻抗。
一种示例性的实施例中，所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值，包括：
根据所导入的高速信号和所述链路的通道参数变量的组合，针对每个组合分别获得所述当前链路的模拟数值；
根据所导入的高速信号获得所述PDG链路对应的仿真程序的输出值。
一种示例性的实施例中，所述对所获得的模拟数值和所述输出值进行比较，包括：
选择所有组合中所述当前链路最差的模拟数值作为仿真输出结果；
对该仿真输出结果和所述PDG对应拓扑链路模型的输出值进行比较。
与现有技术相比，本发明提供一种印刷电路板PCB板上参数确定的方法，所述方法包括：导入PCB板上信号传输链路的高速信号；根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；对所获得的模拟数值和所述输出值进行比较；当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。通过本发明的方案，根据PCB板上的传输链路的通道参数变量的影响，确定较优的通道参数变量。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为现有技术中高速信号模拟仿真CQC的流程图；
图2是本发明实施例的印刷电路板PCB板上参数确定的方法流程图；
图3是本发明实施例的改进CQC和CQC仿真方案中参数变量示意图；
图4是本发明实施例中通道参数变量与仿真Case数量对比示意图；
图5是本发明实施例的仿真结果示意图；
图6是本发明实施例中高速链路示意图；
图7是本发明实施例中采用改进CQC对OOG链路的仿真结果示意图；
图8是本发明实施例的印刷电路板PCB板上参数确定的装置示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是现有技术中高速信号模拟仿真CQC的流程图，根据流程图，针对当前服务器主板设计开发，由于高速信号传输速率的提升，为保证高速信号在长距离传输链路上的传输质量，采用CQC仿真方法进行评估PCB板上传输链路的风险等级。
现有的CQC仿真方法执行流程如下：导入高速信号模拟仿真评估，采用中值阻抗Typical变量进行当前链路设计和获取平台设计指导书PDG对应的链路仿真程序；对所获得的链路的模拟数值和平台设计指导书PDG对应的链路仿真程序输出值进行比较；当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数；当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
通过上述链路参数的优选和对比分析，可以判断评估PCB板上信号传输链路的风险等级，以降低风险。
如图2所示印刷电路板PCB板上参数确定的方法流程图；图2所示的印刷电路板PCB板上参数确定的方法即一种高速信号模拟仿真改进的CQC方法。
步骤201.导入PCB板上信号传输链路的高速信号。
在本实施例中，该PCB板上信号传输链路的高速信号可以是任何一种可以传输的高速信号。例如：PCIE4.0信号16.0Gbps和SAS4.0信号24.0Gbps。
步骤202.根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序。
在本实施例中，根据传输链路的通道参数变量可以采用信号仿真软件来搭建当前传输链路模型。该传输链路的通道参数变量包括：高阻抗、中值阻抗和低阻抗；其中，高阻抗为比目标值高预定比例的阻抗，中值阻抗为目标值阻抗，低阻抗为比目标值低预定比例的阻抗。对于每个PCB板上的传输链路的阻抗，可以以目标值+/-10％设置阻抗，比如：当目标值为85ohm时，以85ohm+/-10％设置阻抗,高阻抗值为93.5ohm,中值阻抗为85ohm，低阻抗值为76.5ohm。
可以通过现有可实现的技术获取平台设计指导书PDG该传输链路对应的仿真程序。
在本实施例中，对于如何采用信号仿真软件来搭建当前传输链路模型和如何创建平台设计指导书PDG链路对应的仿真程序，对此并不进行限定。
步骤203.根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值。
在本实施例中，根据所导入的高速信号和所搭建的链路模型获得所述链路模型的模拟数值；根据所导入的高速信号、所搭建的链路模型和仿真程序获得所述仿真程序的输出值。
一种示例性的实施例中，根据所导入的高速信号和所搭建的链路模型和仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值之前，还包括：
根据所述传输链路多段走线中采用的通道参数变量，获得所述链路的通道参数变量的组合，所述组合是指传输链路的多段走线各自的通道参数变量的组合；其中，所述通道参数变量包括：高阻抗(H)、中值阻抗(TYP)和低阻抗(L)；所述高阻抗为比目标值高预定比例的阻抗，所述中值阻抗为目标值阻抗，所述低阻抗为比目标值低预定比例的阻抗。比如，链路有MB1和MB2两段PCB板的传输链路的走线段，MB1和MB2两段PCB板走线段的通道参数变量组合可以为9种：H-H,H-L,H-TYP,L-L,L-TYP,L-H，TYP-H,TYP-TYP,TYP-L组合进行。
如图3所示，PCB板上传输链路通道的相关变量使用说明。PCB板上传输链路通道的主要参数变量包括TX(buffer/Package)Corner和Channel Corners。TX(buffer/Package)Corner表示发送和接收芯片内的buffer发送器和Package封装所引起的阻抗变化情况，该阻抗包括了High/Typ/Low三种阻抗值，但由于TX和RX这两种芯片设计保密性较高，一般情况下设置为Typ中值阻抗值。
Channel Corners表示PCB板上信号传输链路的阻抗变化参数，由于PCB板生产加工会产生High/Typ/Low三种阻抗值。
在本实施例中，在进行信号链路仿真时，利用TX和RX芯片模型来搭建平台设计指导书PDG链路对应的仿真程序，考虑TX和RX芯片内部的变量参数因保密性等原因获取较困难，且TX和RX芯片内部的变量参数对于整体的仿真精度影响不大，因此，仅仅考虑到PCB板上信号传输链路的阻抗值的变化参数搭建链路模型。
如图4所示，PCB板上传输链路的通道参数变量与仿真案例Case数量对比示意图。
在现有技术中的CQC方法中，
当实际的PCB板上传输链路的通道参数为1个时，仿真Case为1；
当实际的PCB板上传输链路的通道参数为3个时，仿真Case为1(由于在CQC方法将PCB板上传输链路的通道参数设置为TYP)。
在本实施例中，PCB板上传输链路的通道参数变量，该通道参数变量包括：高阻抗(H)、中值阻抗(TYP)和低阻抗(L)；如图4所述，在改进的CQC方法中，
当实际的PCB板上传输链路的通道参数为1个时，仿真Case为1；
当实际的PCB板上传输链路的通道参数为2个时，仿真Case为9。比如，链路有MB1和MB2两段PCB板的传输链路的走线段，MB1和MB2两段PCB板走线段的通道参数变量组合可以为9种：H-H,H-L,H-TYP,L-L,L-TYP,L-H，TYP-H,TYP-TYP,TYP-L组合；相应的每种组合对应一个仿真Case，即当实际的PCB板上传输链路的通道参数为2个时，执行9个仿真Case。
一种示例性的实施例中，根据所导入的高速信号和链路的通道参数变量的组合，针对每个组合分别获得所述当前链路的模拟数值；根据所导入的高速信号获得所述PDG链路对应的仿真程序的输出值。
如图5所示，当PCB板上传输链路的通道参数为2个时，执行9个仿真Case。针对每一个通道参数变量组合获得相应的Case的EH和EW数值。根据所导入的高速信号和PCB板上传输链路的通道参数获得所述PDG链路对应的仿真程序的输出的EH/EW数值。
步骤204.对所获得的模拟数值和所述输出值进行比较。
在本实施例中，将获得当前链路的模拟数值即EH和EW数值，将EH和EW数值做比值，与所述PDG链路对应的仿真程序输出的EH/EW数值进行比较。
一种示例性的实施例中，选择所有组合中所述当前链路最差的模拟数值作为仿真输出结果；对该仿真输出结果和所述PDG对应拓扑链路模型的输出值进行比较。如图5所示，当PCB板上传输链路的通道参数为2个时，执行9个仿真Case。针对每一个通道参数变量组合获得相应的Case的EH和EW数值；选择所有组合中所述当前链路最差的模拟数值即EH/EW中最小的数值作为仿真输出结果。
步骤205.当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。
在本实施例中，步骤204中输出的仿真结果与PDG链路对应的仿真程序输出的EH/EW数值进行比较，当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。
一种示例性的实施例中，当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
如图6所示，印刷电路板PCB板上高速链路两主板是通过中间Riser板卡进行互连接通。Intel PDG定义了该链路可支持的通道总长度为20inch。而由于结构需求，此中间的Riser板卡走线长度要由原来Intel PDG中定义的2inch变成4inch，因此，最后整链路可支持的Trace总长度为24inch。针对上述情况，本案预计采用对Riser板卡采用Low loss板材设计，以此降低PCB板上trace单位损耗来补偿走线长度的增大带来的风险影响。
如图7所示，在采用改进的CQC方案，选择最优的通道链路参数进行模拟对比，所获得的模拟数值小于所述输出值，风险偏高；如果将Riser板卡更换成Low loss板材时，所获得的模拟数值大于Intel PDG输出数值，显示风险可控。因此，通过调整板材以此降低高速链路信号传输风险等级，可以使原来的高风险变为风险可控。
本实施例中，通过采用改进CQC仿真方法，通过结合导入PCB板上通道参数变量阻抗高低变化的影响，提高高速复杂链路评估的精度。
另外，本申请提供了一种印刷电路板PCB板上参数确定的装置的一个实施例，该装置实施例与图2所示的方法实施例对应，该装置具体可以应用于各种电子设备中。
为了解决上述问题，如图8所示，本发明还提供了一种印刷电路板PCB板上参数确定的装置，包括：存储器和处理器；
所述存储器，用于保存用于印刷电路板PCB板上参数确定的程序；
所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，执行如下操作：
导入PCB板上信号传输链路的高速信号；
根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；
根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；
对所获得的模拟数值和所述输出值进行比较；
当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数。
一种示例性的实施例中，所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，还执行如下操作：
所述对所获得的模拟数值和所述输出值进行比较后，当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
一种示例性的实施例中，所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，还执行如下操作：
所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值之前，根据所述传输链路多段走线中采用的通道参数变量，获得所述链路的通道参数变量的组合，所述组合是指所述传输链路的多段走线各自的通道参数变量的组合；
其中，所述通道参数变量包括：高阻抗、中值阻抗和低阻抗；所述高阻抗为比目标值高预定比例的阻抗，所述中值阻抗为目标值阻抗，所述低阻抗为比目标值低预定比例的阻抗。
一种示例性的实施例中，所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值，包括：
根据所导入的高速信号和所述链路的通道参数变量的组合，针对每个组合分别获得所述当前链路的模拟数值；
根据所导入的高速信号获得所述PDG链路对应的仿真程序的输出值。
一种示例性的实施例中，所述对所获得的模拟数值和所述输出值进行比较，包括：
选择所有组合中所述当前链路最差的模拟数值作为仿真输出结果；
对该仿真输出结果和所述PDG对应拓扑链路模型的输出值进行比较。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (8)
1.一种印刷电路板PCB板上参数确定的方法，其特征在于，所述方法包括：
导入PCB板上信号传输链路的高速信号；
根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；
根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；
对所获得的模拟数值和所述输出值进行比较；
当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数；
所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值之前，还包括：
根据所述传输链路多段走线中采用的通道参数变量，获得所述链路的通道参数变量的组合，所述组合是指所述传输链路的多段走线各自的通道参数变量的组合；
其中，所述通道参数变量包括：高阻抗、中值阻抗和低阻抗；所述高阻抗为比目标值高预定比例的阻抗，所述中值阻抗为目标值阻抗，所述低阻抗为比目标值低预定比例的阻抗。
2.根据权利要求1所述的印刷电路板PCB板上参数确定的方法，其特征在于，所述对所获得的模拟数值和所述输出值进行比较后，方法还包括：
当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
3.根据权利要求1所述的印刷电路板PCB板上参数确定的方法，其特征在于，所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值，包括：
根据所导入的高速信号和所述链路的通道参数变量的组合，针对每个组合分别获得所述当前链路的模拟数值；
根据所导入的高速信号获得所述PDG链路对应的仿真程序的输出值。
4.根据权利要求3所述的印刷电路板PCB板上参数确定的方法，其特征在于，所述对所获得的模拟数值和所述输出值进行比较，包括：
选择所有组合中所述当前链路最差的模拟数值作为仿真输出结果；
对该仿真输出结果和所述PDG对应拓扑链路模型的输出值进行比较。
5.一种印刷电路板PCB板上参数确定的装置，包括：存储器和处理器；其特征在于：
所述存储器，用于保存用于印刷电路板PCB板上参数确定的程序；
所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，执行如下操作：
导入PCB板上信号传输链路的高速信号；
根据传输链路的通道参数变量搭建链路模型，并获取平台设计指导书PDG链路对应的仿真程序；
根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值；
对所获得的模拟数值和所述输出值进行比较；
当所获得的模拟数值大于或等于所述输出值时，确认使用当前链路的参数；
所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值之前，根据所述传输链路多段走线中采用的通道参数变量，获得所述链路的通道参数变量的组合，所述组合是指所述传输链路的多段走线各自的通道参数变量的组合；
其中，所述通道参数变量包括：高阻抗、中值阻抗和低阻抗；所述高阻抗为比目标值高预定比例的阻抗，所述中值阻抗为目标值阻抗，所述低阻抗为比目标值低预定比例的阻抗。
6.根据权利要求5所述的印刷电路板PCB板上参数确定的装置，其特征在于，所述处理器，用于读取执行所述用于印刷电路板PCB板上参数确定的程序，还执行如下操作：
所述对所获得的模拟数值和所述输出值进行比较后，当所获得的模拟数值小于所述输出值时，调整链路模型的走线长度或更换PCB板。
7.根据权利要求5所述的印刷电路板PCB板上参数确定的装置，其特征在于，所述根据所导入的高速信号和所搭建的链路模型和所述仿真程序，分别获得所述链路模型的模拟数值和所述仿真程序的输出值，包括：
根据所导入的高速信号和所述链路的通道参数变量的组合，针对每个组合分别获得所述当前链路的模拟数值；
根据所导入的高速信号获得所述PDG链路对应的仿真程序的输出值。
8.根据权利要求7所述的印刷电路板PCB板上参数确定的装置，其特征在于，所述对所获得的模拟数值和所述输出值进行比较，包括：
选择所有组合中所述当前链路最差的模拟数值作为仿真输出结果；
对该仿真输出结果和所述PDG对应拓扑链路模型的输出值进行比较。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910758851.5A CN110532654B (zh) | 2019-08-16 | 2019-08-16 | 一种印刷电路板pcb板上参数确定的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910758851.5A CN110532654B (zh) | 2019-08-16 | 2019-08-16 | 一种印刷电路板pcb板上参数确定的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110532654A CN110532654A (zh) | 2019-12-03 |
| CN110532654B true CN110532654B (zh) | 2022-09-20 |
Family
ID=68663442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910758851.5A Active CN110532654B (zh) | 2019-08-16 | 2019-08-16 | 一种印刷电路板pcb板上参数确定的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110532654B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112069751B (zh) * | 2020-08-20 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 一种pcie链路设计用等概率doe极限仿真方法、程序及介质 |
| CN115541443B (zh) * | 2022-11-30 | 2023-03-03 | 苏州浪潮智能科技有限公司 | 印刷电路板的检测方法、其检测装置及电路板的印刷设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776184A (zh) * | 2016-12-26 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种高速链路质量验证方法及装置 |
| CN108763717A (zh) * | 2018-05-22 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种高速链路信号完整性快速评估方法与系统 |
-
2019
- 2019-08-16 CN CN201910758851.5A patent/CN110532654B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776184A (zh) * | 2016-12-26 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种高速链路质量验证方法及装置 |
| CN108763717A (zh) * | 2018-05-22 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种高速链路信号完整性快速评估方法与系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110532654A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110532654B (zh) | 一种印刷电路板pcb板上参数确定的方法和装置 | |
| CN102338854B (zh) | 电路板测试用例生成系统及方法 | |
| CN108763734B (zh) | 一种参考时钟线的高速信号优化方法与系统 | |
| CN111475355B (zh) | 高速链路信号完整性评估方法、系统、终端及存储介质 | |
| CN113176866B (zh) | 喷墨打印机数据处理方法、装置、设备、及存储介质 | |
| US10402354B2 (en) | Method, apparatus, communication equipment and storage media for determining link delay | |
| CN102130729A (zh) | 眼图优化方法、装置及网络设备 | |
| CN101527662B (zh) | 高速通道的优化方法和装置 | |
| CN110377539B (zh) | 一种基于高速信号切换芯片的数据传输方法、装置及介质 | |
| CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
| US10223320B2 (en) | Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus | |
| CN111245530B (zh) | 一种高速链路系统的测试装置及方法 | |
| US7581200B2 (en) | System and method for analyzing length differences in differential signal paths | |
| US20100251192A1 (en) | Circuit description generating apparatus and function verification method | |
| US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
| US7284216B2 (en) | System and method for verifying signal propagation delays of circuit traces of a PCB layout | |
| CN114677211A (zh) | 信贷参数的更新方法、装置、电子设备、介质和程序产品 | |
| CN112183016B (zh) | 快速建立pinpair等长约束的方法、装置、设备和存储介质 | |
| CN101976219A (zh) | 调试自动化测试脚本的方法和系统及代理装置 | |
| CN111525965A (zh) | 发射机的功率和evm的修正方法、性能对比方法、装置、设备及可读存储介质 | |
| CN110765725B (zh) | 一种pcb板材的分区域配置方法及系统 | |
| CN113204511B (zh) | 一种基于端口处补偿的校正usb的方法、系统、设备及介质 | |
| CN115209433B (zh) | 基站高频信号仿真方法、装置、终端设备和可读存储介质 | |
| CN113111029B (zh) | 一种确定数据传输路径的方法、芯片和存储介质 | |
| CN116225809A (zh) | Pcie链路信号测试方法、系统、终端及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |