CN110377539B - 一种基于高速信号切换芯片的数据传输方法、装置及介质 - Google Patents

一种基于高速信号切换芯片的数据传输方法、装置及介质 Download PDF

Info

Publication number
CN110377539B
CN110377539B CN201910555892.4A CN201910555892A CN110377539B CN 110377539 B CN110377539 B CN 110377539B CN 201910555892 A CN201910555892 A CN 201910555892A CN 110377539 B CN110377539 B CN 110377539B
Authority
CN
China
Prior art keywords
speed signal
signal switching
switching chip
chip
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910555892.4A
Other languages
English (en)
Other versions
CN110377539A (zh
Inventor
吕孟桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201910555892.4A priority Critical patent/CN110377539B/zh
Publication of CN110377539A publication Critical patent/CN110377539A/zh
Application granted granted Critical
Publication of CN110377539B publication Critical patent/CN110377539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

本申请公开了一种基于高速信号切换芯片的数据传输方法、装置及存储介质，包括：控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；设置第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；当待传输数据满足传输路径的传输要求时，控制待传输数据通过传输路径进行传输。本方法增加了第一高速信号切换芯片和第二高速信号切换芯片之间的传输路径，并通过将满足该传输路径的传输要求的待传输数据，实现了数据传输的分流，因此能够不仅能够降低CPU的传输压力，并且能够提高传输效率，提高不同处理端中的GPU之间的数据传输效率。

Description

一种基于高速信号切换芯片的数据传输方法、装置及介质
技术领域
本发明涉及数据传输领域，特别涉及一种基于高速信号切换芯片的数据传输方法、装置及计算机可读存储介质。
背景技术
近年来，HPC(High performance computing，高性能计算)在服务器中的应用越来越广泛。如图1为现有技术提出的一种HPC的结构示意图，在搭配NVIDIA的CUDA(computeunified Device Architecture，统一计算设备架构)中，同一处理端中的GPU通过高速信号切换芯片SW与CPU做信息交换，不同的处理端中的GPU通过不同处理端中的CPU之间的CPU传输链路做信息交换，如，GPU1～GPU4与GPU5～GPU8间的信息交换，则需要通过CPU0与CPU1之间的CPU传输链路实现数据传输。随着计算机技术的快速发展，对服务器的效能要求越来越高，现有技术中的数据传输方式已逐渐不能满足日益增长的数据传输需求。
因此，如何提高不同处理端中的GPU的数据传输效率，是本领域技术人员目前需要解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种基于高速信号切换芯片的数据传输方法，能够提高不同处理端中的GPU的数据传输效率；本发明的另一目的是提供一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
为解决上述技术问题，本发明提供一种基于高速信号切换芯片的数据传输方法，包括：
控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；
设置所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；
当待传输数据满足所述传输路径的传输要求时，控制所述待传输数据通过所述传输路径进行传输。
优选地，在所述控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口之前，进一步包括：
按照预设划分规则分别将所述第一高速信号切换芯片和所述第二高速信号切换芯片划分为预设数量的多个资源子区块，各所述资源子区块分别设置有对应的子区块接口；
对应的，所述控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口具体为：
控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的子区块接口；
对应的，所述利用所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口设置通信连接关系，得到传输路径具体为：
根据所述第一高速信号切换芯片的各第一子区块接口和所述第二高速信号切换芯片的各第二子区块接口设置对应的通信连接关系，得到多条所述传输路径。
优选地，所述第一高速信号切换芯片和所述第二高速信号切换芯片中的资源子区块的数量均为2个。
优选地，进一步包括：
记录预设时间内利用各所述传输路径传输所述待传输数据的次数。
优选地，所述当待传输数据满足所述传输路径的传输要求时，控制所述待传输数据通过所述传输路径进行传输的过程，具体为：
当所述待传输数据的数据类型与所述传输路径对应的数据类型相同时，控制所述待传输数据通过所述传输路径进行传输。
为解决上述技术问题，本发明还提供一种基于高速信号切换芯片的数据传输装置，包括：
接口获取模块，用于控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；
路径设置模块，用于设置所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；
数据传输模块，用于当待传输数据满足所述传输路径的传输要求时，控制所述待传输数据通过所述传输路径进行传输。
为解决上述技术问题，本发明还提供一种基于高速信号切换芯片的数据传输装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任一种基于高速信号切换芯片的数据传输方法的步骤。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种基于高速信号切换芯片的数据传输方法的步骤。
本发明提供的一种基于高速信号切换芯片的数据传输方法，通过控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；并利用第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口设置通信连接关系，得到传输路径；因此，当待传输数据满足传输路径的传输要求时，控制待传输数据通过传输路径进行传输。相较于现有技术，本方法增加了第一高速信号切换芯片和第二高速信号切换芯片之间的传输路径，并通过将满足该传输路径的传输要求的待传输数据，实现了数据传输的分流，因此能够不仅能够降低CPU的传输压力，并且能够提高传输效率，提高不同处理端中的GPU之间的数据传输效率。
为解决上述技术问题，本发明还提供了一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中HPC的结构示意图；
图2为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的流程图；
图3为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的示意图；
图4为本发明实施例提供的一种基于高速信号切换芯片的数据传输装置的结构图；
图5为本发明实施例提供的另一种基于高速信号切换芯片的数据传输装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例的核心是提供一种基于高速信号切换芯片的数据传输方法，能够提高不同处理端中的GPU的数据传输效率；本发明的另一核心是提供一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
为了使本领域技术人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
图2为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的流程图；图3为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的示意图。如图2和图3所示，一种基于高速信号切换芯片的数据传输方法包括：
S10：控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；
首先需要说明的是，本实施例中的第一高速信号切换芯片、第二高速信号切换芯片均为高速信号切换芯片(SW，switch)，是为了便于区分各不同的高速信号切换芯片的表述方式，并不是作为具体的限定。具体的，预先设置第一高速信号切换芯片和第二高速信号切换芯片物理连接关系，例如通过板层线路的方式使第一切芯片与第二高速信号切换芯片相连。然后分别控制第一高速信号切换芯片和第二高速信号切换芯片通过检测物理连接接口的方式获取对方的芯片接口，具体为第一高速信号切换芯片获取第二高速信号切换芯片的第二芯片接口，第二高速信号切换芯片获取第一高速信号切换芯片的第一芯片接口。需要说明的是，在实际操作中，还可以设置多个切换芯片两两之间互联，每两个切换芯片之间分别获取对方的芯片接口。
S20：设置第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；
S30：当待传输数据满足传输路径的传输要求时，控制待传输数据通过传输路径进行传输。
具体的，在控制第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口之后，则设置第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口通信连接关系，得到对应的传输路径。可以理解的是，通过设置第一芯片接口和第二芯片接口的通信连接关系，使得与第一高速信号切换芯片相连的GPU能够将待传输数据传输直接通过第二高速信号切换芯片传输给与第二高速信号切换芯片相连的GPU。结合图3所示，在原来的传输路径GPU(1～4)-SW0-CPU0-CPU1-SW1-GPU(5～8)的基础上，新增的传输路径为：GPU(1～4)-SW0-SW1-GPU(5～8)。
需要说明的是，由于在利用第一高速信号切换芯片和第二高速信号切换芯片直接传输待传输数据的过程中，待传输数据是不需要经过CPU的，因此，在利用该传输路径进行传输之前，需要先判断待传输数据是否满足该传输路径的传输要求，只有在满足该传输要求的情况下，才能利用该传输路径传输对应的待传输数据。
具体的，判断待传输数据是否满足传输路径的传输要求的具体方式，可以是判断待传输数据的数据类型是否与传输路径要求的数据类型相同，或者可以判断待传输数据的传输时间、传输速率等要求是否满足传输路径的要求，本实施例对此不做具体的限定。
本实施例提供的一种基于高速信号切换芯片的数据传输方法，通过控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；并利用第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口设置通信连接关系，得到传输路径；因此，当待传输数据满足传输路径的传输要求时，控制待传输数据通过传输路径进行传输。相较于现有技术，本方法增加了第一高速信号切换芯片和第二高速信号切换芯片之间的传输路径，并通过将满足该传输路径的传输要求的待传输数据，实现了数据传输的分流，因此能够不仅能够降低CPU的传输压力，并且能够提高传输效率，提高不同处理端中的GPU之间的数据传输效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，在控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口之前，进一步包括：
按照预设划分规则分别将第一高速信号切换芯片和第二高速信号切换芯片划分为预设数量的多个资源子区块，各资源子区块分别设置有对应的子区块接口；
对应的，控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口具体为：
控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的子区块接口；
对应的，利用第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口设置通信连接关系，得到传输路径具体为：
根据第一高速信号切换芯片的各第一子区块接口和第二高速信号切换芯片的各第二子区块接口设置对应的通信连接关系，得到多条传输路径。
在本实施例中，是先按照预设划分规则分别将第一高速信号切换芯片和第二高速信号切换芯片划分为预设数量的多个资源子区块，本实施例对划分资源子区块的方式不做限定，例如可以划分为多个相等的资源子区块或者不相等的资源子区块，本实施例对划分出的资源子区块的数量也不做限定，例如可以是两个，或者是其他数量的个数。具体的，各资源子区块分别设置有对应的子区块接口，根据第一高速信号切换芯片的各第一子区块接口和第二高速信号切换芯片的各第二子区块接口设置对应的通信连接关系，得到多条传输路径，使得两个不同的切换芯片中的子区块接口对应相连，以实现两个切换芯片之间的数据传输。
作为优选的实施方式，第一高速信号切换芯片和第二高速信号切换芯片中的资源子区块的数量均为2个。
具体的，在本实施例中，优选地设置第一高速信号切换芯片和第二高速信号切换芯片中的资源子区块的数量为2个。这样一来，既能够使得待传输数据通过不同的传输路径进行传输，也能够相对避免过多的资源子区块造成传输过程的繁琐。
本实施例通过将第一高速信号切换芯片和第二高速信号切换芯片分别按照预设划分规则划分为多个资源子区块，再通过将第一高速信号切换芯片中的各第一子区块接口和各第二子区块接口设置对应的通信连接关系，得到多条传输路径，各传输路径相互独立，因此有能够利用根据待传输数据所处的资源子区块得出对应的传输路径进行传输，能够相对避免数据传输的串扰。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例进一步包括：
记录预设时间内利用各传输路径传输待传输数据的次数。
考虑到在本实施例中，由于存在多条传输路径，因此当存在待传输数据时，是从多条传输路径中选择目标传输路径进行传输。也就是说，各传输路径的使用情况可能是不同的。因此，本实施例通过进一步设置预设时间段，并记录预设时间段内利用各传输路径传输待传输数据的次数，从而能够得出利用各传输路径进行数据传输的频次，便于技术人员分析各传输路径的使用效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，当待传输数据满足传输路径的传输要求时，控制待传输数据通过传输路径进行传输的过程，具体为：
当待传输数据的数据类型与传输路径对应的数据类型相同时，控制待传输数据通过传输路径进行传输。
可以理解的是，在具体实施中，可以是通过设置各不同的传输路径能够传输的数据类型，当存在待传输数据时，通过确定出待传输数据的数据类型，以确定用于传输待传输数据的目标传输路径。这样一来，通过数据类型将待传输数据分流，能够进一步提高数据传输的效率。
上文对于本发明提供的一种基于高速信号切换芯片的数据传输方法的实施例进行了详细的描述，本发明还提供了一种与该方法对应的基于高速信号切换芯片的数据传输装置及计算机可读存储介质，由于装置及计算机可读存储介质部分的实施例与方法部分的实施例相互照应，因此装置、设备及计算机可读存储介质部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图4为本发明实施例提供的一种基于高速信号切换芯片的数据传输装置的结构图，如图4所示，一种基于高速信号切换芯片的数据传输装置包括：
接口获取模块41，用于控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；
路径设置模块42，用于设置第一高速信号切换芯片的第一芯片接口和第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；
数据传输模块43，用于当待传输数据满足传输路径的传输要求时，控制待传输数据通过传输路径进行传输。
本发明实施例提供的基于高速信号切换芯片的数据传输装置，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
图5为本发明实施例提供的另一种基于高速信号切换芯片的数据传输装置的结构图，如图5所示，一种基于高速信号切换芯片的数据传输装置包括：
存储器51，用于存储计算机程序；
处理器52，用于执行计算机程序时实现如上述基于高速信号切换芯片的数据传输方法的步骤。
本发明实施例提供的基于高速信号切换芯片的数据传输装置，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述基于高速信号切换芯片的数据传输方法的步骤。
本发明实施例提供的计算机可读存储介质，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
以上对本发明所提供的基于高速信号切换芯片的数据传输方法、装置及计算机可读存储介质进行了详细介绍。本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

Claims (7)

1.一种基于高速信号切换芯片的数据传输方法，其特征在于，包括：
控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；
设置所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；
当待传输数据满足所述传输路径的传输要求时，控制所述待传输数据通过所述传输路径进行传输；
其中，在所述控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口之前，进一步包括：
按照预设划分规则分别将所述第一高速信号切换芯片和所述第二高速信号切换芯片划分为预设数量的多个资源子区块，各所述资源子区块分别设置有对应的子区块接口；
对应的，所述控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口具体为：
控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的子区块接口；
对应的，所述设置所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径具体为：
根据所述第一高速信号切换芯片的各第一子区块接口和所述第二高速信号切换芯片的各第二子区块接口设置对应的通信连接关系，得到多条所述传输路径。
2.根据权利要求1所述的方法，其特征在于，所述第一高速信号切换芯片和所述第二高速信号切换芯片中的资源子区块的数量均为2个。
3.根据权利要求1所述的方法，其特征在于，进一步包括：
记录预设时间内利用各所述传输路径传输所述待传输数据的次数。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述当待传输数据满足所述传输路径的传输要求时，控制所述待传输数据通过所述传输路径进行传输的过程，具体为：
当所述待传输数据的数据类型与所述传输路径对应的数据类型相同时，控制所述待传输数据通过所述传输路径进行传输。
5.一种基于高速信号切换芯片的数据传输装置，其特征在于，包括：
接口获取模块，用于控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口；
路径设置模块，用于设置所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径；
数据传输模块，用于当待传输数据满足所述传输路径的传输要求时，控制所述待传输数据通过所述传输路径进行传输；
进一步包括：
按照预设划分规则分别将所述第一高速信号切换芯片和所述第二高速信号切换芯片划分为预设数量的多个资源子区块，各所述资源子区块分别设置有对应的子区块接口；
对应的，所述控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的芯片接口具体为：
控制预先设置物理连接关系的第一高速信号切换芯片和第二高速信号切换芯片分别获取对方的子区块接口；
对应的，所述设置所述第一高速信号切换芯片的第一芯片接口和所述第二高速信号切换芯片的第二芯片接口通信连接关系，得到传输路径具体为：
根据所述第一高速信号切换芯片的各第一子区块接口和所述第二高速信号切换芯片的各第二子区块接口设置对应的通信连接关系，得到多条所述传输路径。
6.一种基于高速信号切换芯片的数据传输装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述的基于高速信号切换芯片的数据传输方法的步骤。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的基于高速信号切换芯片的数据传输方法的步骤。
CN201910555892.4A 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质 Active CN110377539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910555892.4A CN110377539B (zh) 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910555892.4A CN110377539B (zh) 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质

Publications (2)

Publication Number Publication Date
CN110377539A CN110377539A (zh) 2019-10-25
CN110377539B true CN110377539B (zh) 2021-05-18

Family

ID=68249411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910555892.4A Active CN110377539B (zh) 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质

Country Status (1)

Country Link
CN (1) CN110377539B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112785483B (zh) * 2019-11-07 2024-01-05 深南电路股份有限公司 一种数据处理加速的方法及设备
CN113111029B (zh) * 2021-04-14 2024-03-26 广州希姆半导体科技有限公司 一种确定数据传输路径的方法、芯片和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206147604U (zh) * 2016-07-26 2017-05-03 浪潮电子信息产业股份有限公司 一种基于Openpower平台自动匹配GPU的PCIE切换模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9280468B2 (en) * 2011-10-26 2016-03-08 Qualcomm Technologies, Inc. Three channel cache-coherency socket protocol
EP3158455B1 (en) * 2014-06-23 2020-03-18 Liqid Inc. Modular switched fabric for data storage systems
CN107908585A (zh) * 2017-11-30 2018-04-13 郑州云海信息技术有限公司 一种具有pcie卡及gpu超运算功能的pcie box板
CN107992437A (zh) * 2017-12-12 2018-05-04 郑州云海信息技术有限公司 一种支持双控模式的硬盘背板连接方法、系统及连接线缆

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206147604U (zh) * 2016-07-26 2017-05-03 浪潮电子信息产业股份有限公司 一种基于Openpower平台自动匹配GPU的PCIE切换模块

Also Published As

Publication number Publication date
CN110377539A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN110401466B (zh) 一种基于高速信号切换芯片的数据传输方法、装置及介质
CN110377539B (zh) 一种基于高速信号切换芯片的数据传输方法、装置及介质
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
WO2006090408A2 (en) Input/output tracing in a protocol offload system
CN106776455B (zh) 一种单机多gpu通信的方法及装置
CN110795317A (zh) 一种使用cpld实现自适应硬盘背板点灯的方法与系统
CN211628241U (zh) 一种通过软件切换拓扑的pcie总线结构
CN112214366B (zh) 测试方法、装置、系统、设备及介质
CN111581043A (zh) 服务器功耗的监控方法、装置和服务器
CN108696649A (zh) 图像处理方法、装置、设备及计算机可读存储介质
US20220114132A1 (en) Data Switch Chip and Server
CN114840339A (zh) Gpu服务器、数据计算方法及电子设备
CN115587057A (zh) 一种服务器系统中高速信号等长设计方法及系统
CN112069022B (zh) 一种npu型服务器功耗测试方法及系统
CN111737181A (zh) 异构处理设备、系统、端口配置方法、装置及存储介质
CN112463670A (zh) 一种存储控制器访问方法及相关装置
CN110516456A (zh) 机床加工任务管理方法、装置、存储介质、及电子终端
CN104796228B (zh) 一种信息传输的方法、装置及系统
CN111240908B (zh) 处理器接口的验证方法、验证系统、电子设备及存储介质
CN217428141U (zh) 网卡、通信设备及网络安全系统
CN103605622B (zh) 一种传输数据的方法和设备
CN210666768U (zh) Ai训练推理服务器和系统
CN113467425B (zh) 一种应用于龙芯下位机的自主控制测试方法及系统
CN116961696A (zh) 一种双模模块通信方法、装置、电子设备及存储介质
CN108804218B (zh) 硬盘的分配方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant