CN111240908B - 处理器接口的验证方法、验证系统、电子设备及存储介质 - Google Patents

处理器接口的验证方法、验证系统、电子设备及存储介质 Download PDF

Info

Publication number
CN111240908B
CN111240908B CN201911422279.1A CN201911422279A CN111240908B CN 111240908 B CN111240908 B CN 111240908B CN 201911422279 A CN201911422279 A CN 201911422279A CN 111240908 B CN111240908 B CN 111240908B
Authority
CN
China
Prior art keywords
processor
layer chip
protocol layer
interface
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911422279.1A
Other languages
English (en)
Other versions
CN111240908A (zh
Inventor
杨莉蓉
袁邦
任欢
易宁宁
夏杰
宋杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN201911422279.1A priority Critical patent/CN111240908B/zh
Publication of CN111240908A publication Critical patent/CN111240908A/zh
Application granted granted Critical
Publication of CN111240908B publication Critical patent/CN111240908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种处理器接口的验证方法，包括根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；若进行所述第一处理，则根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；若进行所述第二处理，则根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。本发明所提供的处理器接口的验证方法能在数字信号处理器被使用到大型整机之前，便能确定数字信号处理器的接口是否可用，从而能够保证数字信号处理器的正常使用。

Description

处理器接口的验证方法、验证系统、电子设备及存储介质
技术领域
本发明属于处理器技术领域，具体涉及一种处理器接口的验证方法、验证系统、电子设备及存储介质。
背景技术
数字信号处理器(Digital Signal Processor，DSP)由大规模或超大规模集成电路芯片组成的用来完成某种信号处理任务的处理器。数字信号处理器是进行数字信号处理的专用芯片，是伴随着微电子学、数字信号处理技术、计算机技术的发展而产生的新器件。
数字信号处理器广泛的应用于通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域。以往是采用通用的微处理器来完成大量数字信号处理运算，但是这种微处理器的速度较慢，难以满足实际需要；而同时使用位片式微处理器和快速并联乘法器，曾经是实现数字信号处理的有效途径，但此方法器件较多，逻辑设计和程序设计复杂，耗电较大，价格昂贵。数字信号处理器的出现，很好的解决了上述问题。数字信号处理器可以快速的实现对信号的采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。
在数字信号处理器被使用到大型整机时，需要通过数字信号处理器的接口进行通信，但是，在使用时可能存在数字信号处理器的接口不可用的情况，从而影响了数字信号处理器的正常使用。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种处理器接口的验证方法、验证系统、电子设备及存储介质。本发明要解决的技术问题通过以下技术方案实现：
一种处理器接口的验证方法，包括：
根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
若进行所述第一处理，则根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
若进行所述第二处理，则根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
在本发明的一个实施例中，在根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果之前，还包括：
对所述处理器进行配置。
在本发明的一个实施例中，所述验证板包括依次连接的协议层芯片、链路层芯片和物理层芯片。
在本发明的一个实施例中，根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理，包括：
通过判断所述处理器是否能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间得到第一访问结果，若所述第一访问结果为所述处理器不能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间，则结束对所述处理器的接口的验证，若所述第一访问结果为所述处理器能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间，则对所述协议层芯片进行第一处理。
在本发明的一个实施例中，所述协议处理寄存器包括AS5643协议处理寄存器，所述配置区空间包括发送信息配置区空间和接收信息配置区空间。
在本发明的一个实施例中，根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理，包括：
通过判断所述处理器是否能够访问所述协议层芯片的所述信息内存空间得到第二访问结果，若所述第二访问结果为所述处理器不能够访问所述协议层芯片的所述信息内存空间，则结束对所述处理器的接口的验证，若所述第二访问结果为所述处理器能够访问所述协议层芯片的所述信息内存空间，则对所述协议层芯片进行第二处理。
在本发明的一个实施例中，根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证，包括：
根据所述协议层芯片信息内存空间发送的数据信息和应用层的数据信息进行第一比较，并根据所述协议层芯片的所述信息内存空间所接收的数据信息和数据对比信息进行第二比较，以完成所述处理器的接口的验证。
本发明的一个实施例还提供一种处理器接口的验证系统，包括：
第一访问模块，用于根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
第二访问模块，用于根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
数据比较模块，用于根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
本发明的一个实施例还提供一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时，实现上述任一项实施例所述的处理器接口的验证方法步骤。
本发明的一个实施例还提供一种存储介质，所述存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项实施例所述的处理器接口的验证方法步骤。
本发明的有益效果：
本发明所提供的处理器接口的验证方法首先通过处理器的接口对协议层的协议处理寄存器和配置区空间进行访问，若是不能进行访问，则说明处理器的该接口不能进行通信，若是能进行访问，则继续通过处理器的该接口访问信息内存空间，若是不能进行访问，则说明处理器的该接口不能进行通信，若是能进行访问，则继续验证协议层芯片的信息内存空间能否进行数据信息的发送和接收，从而完成对处理器接口的验证，这种验证方式，能在数字信号处理器被使用到大型整机之前，便能确定数字信号处理器的接口是否可用，从而能够保证数字信号处理器的正常使用。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种处理器接口的验证方法的流程示意图；
图2是本发明实施例提供的一种处理器接口的验证环境的示意图；
图3是本发明实施例提供的一种处理器接口的验证系统的结构示意图；
图4是本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种处理器接口的验证方法的流程示意图。本发明实施例提供了一种处理器接口的验证方法。该处理器接口的验证方法具体可以包括：
步骤1、根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
步骤2、若进行所述第一处理，则根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
步骤3、若进行所述第二处理，则根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
在本申请中，处理器例如可以为DSP，也可以为其它类型的处理器，本实施例对此不做具体限定，本实施例以DSP为例进行说明，接口例如可以为EMIF接口。
具体地，请参见图2，本实施例的DSP需要与验证板进行连接，该验证板包括依次连接的协议层芯片、链路层芯片和物理层芯片，其中，协议层芯片用于实现AS5643协议，链路层芯片用于实现事物层与物理层之间的数据传输，物理层芯片用于总线的传输，提供实际接口和物理介质，因此本实施例的DSP通过DSP的EMIF接口与协议层芯片，协议层芯片、链路层芯片、物理层芯片和1394总线依次连接。首先在验证之前，需要对DSP进行配置，配置给DSP能够正常运行的资源，例如地址空间、寄存器等，在配置完成之后，通过DSP访问协议层芯片的协议处理寄存器和配置区空间，其中，协议处理寄存器例如可以为AS5643协议处理寄存器，配置区空间例如可以包括发送信息配置区和接收消息配置区，发送信息配置区用来反映所发送的数据信息的相关内容，例如发送信息配置区可以包括所发送的数据信息的通道号、长度等信息，接收消息配置区用来反映所接收的数据信息的相关内容，例如接收信息配置区可以包括所接收的数据信息的通道号、长度等信息，因此通过DSP访问协议层芯片的协议处理寄存器和配置区空间可以得到第一访问结果，若第一访问结果为DSP未访问到协议层芯片的协议处理寄存器和/或配置区空间，则说明DSP的接口不可用，若第一访问结果为DSP能够访问到协议层芯片的协议处理寄存器和配置区空间，则需要进行第一处理，即通过处理器访问协议层芯片的信息内存空间并得到第二访问结果，其中，信息内存空间是用来存储数据信息的空间，因此若第二访问结果为处理器不能访问协议层芯片的信息内存空间，则说明DSP的接口不可用，若第二访问结果为处理器能够访问协议层芯片的信息内存空间，则需要进行第二处理，即根据协议层芯片的信息内存空间是否能够发送和接收数据信息来完成对DSP的接口的验证，若协议层芯片的信息内存空间不能发送和/或接收数据信息，则说明DSP的接口不可用，若协议层芯片的信息内存空间能发送和接收数据信息，则说明DSP的接口可用。本实施例通过上述方法对处理器接口进行验证，这种验证方式，能在数字信号处理器使用之前，便能确定数字信号处理器的接口是否可用，从而能够保证数字信号处理器的正常使用。另外，还可以解决接口选择的局限性，且这种方式占用板级面积比较小。
另外，需要说明的是本实施例的验证板还可以为其它的1394通信测试设备。
在一个具体实施例中，步骤1可以具体包括：
通过判断处理器是否能够访问协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，若第一访问结果为处理器不能够访问协议层芯片的协议处理寄存器和配置区空间，则结束对处理器的接口的验证，若第一访问结果为处理器能够访问协议层芯片的协议处理寄存器和配置区空间，则对协议层芯片进行第一处理。
也就是说，本实施例首先需要判断DSP是否能够访问与其相连的协议层芯片的协议处理寄存器和配置区空间，若第一访问结果为处理器不能够访问协议层芯片的协议处理寄存器和配置区空间，说明DSP与协议层芯片未接通，则说明DSP中与验证板连接的接口不可用，验证结束；若第一访问结果为处理器能够访问协议层芯片的协议处理寄存器和配置区空间，说明DSP能够访问协议层芯片的基本功能，则还需对协议层芯片进行第一处理。
在一个具体实施例中，步骤2可以具体包括：
通过判断处理器是否能够访问协议层芯片的信息内存空间得到第二访问结果，若第二访问结果为处理器不能够访问协议层芯片的信息内存空间，则结束对处理器的接口的验证，若第二访问结果为处理器能够访问协议层芯片的信息内存空间，则对协议层芯片进行第二处理。
也就是说，本实施例在验证了处理器能够访问协议层芯片的协议处理寄存器和配置区空间之后，还需要判断处理器是否能够访问协议层芯片的信息内存空间，若第二访问结果为处理器能够访问协议层芯片的信息内存空间，则说明DSP中与验证板连接的接口不可用，验证结束；若第二访问结果为能够访问协议层芯片的信息内存空间，说明DSP能够访问协议层芯片中用于存储数据信息的信息内存空间，则还需对协议层芯片进行第二处理。该数据信息例如为异步流包。
在一个具体实施例中，步骤3可以具体包括：
根据所述协议层芯片信息内存空间发送的数据信息和应用层的数据信息进行第一比较，并根据所述协议层芯片信息内存空间接收的数据信息和数据对比信息进行第二比较，以完成所述处理器的接口的验证。
在本实施例中，还将三节点仿真卡在本实施例中连接验证板，验证时，将应用层的数据信息存入协议层芯片，该应用层的数据信息通过DSP存入协议层芯片的信息内存空间，再通过协议层芯片将信息内存空间中的数据信息发送至1394总线，从而可以对比1394总线所接收的数据信息与信息内存空间中的数据信息是否一致，若一致，则说明DSP的接口可用；另外，还需要通过三节点仿真卡向协议层芯片发送数据对比信息，协议层芯片接收该数据对比信息并存储于协议层芯片的信息内存空间中，协议层芯片所接收的数据对比信息即为协议层芯片的信息内存空间所接收的数据信息，并将协议层芯片的信息内存空间所接收的数据信息与三节点仿真卡发送的数据对比信息进行对比，若一致，则说明DSP的接口可用。
本实施例通过上述方法对处理器接口进行验证，这种验证方式，能在数字信号处理器使用在大型整机之前，便能确定数字信号处理器的接口是否可用，从而能够保证数字信号处理器的正常使用。另外，还可以解决接口选择的局限性，且这种方式占用板级面积比较小，并且在传统处理器模式下实现了处理器接口的验证过程，通过异步流包完成主机接口的验证过程，验证过程更加全面。
实施例二
请参见图3，图3是本发明实施例提供的一种处理器接口的验证系统的结构示意图。如图3所示，该处理器接口的验证系统，包括：
第一访问模块，用于根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
第二访问模块，用于根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
数据比较模块，用于根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
在一个具体实施例中，所述验证板包括依次连接的协议层芯片、链路层芯片和物理层芯片。
在一个具体实施例中，第一访问模块具体用于通过判断所述处理器是否能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间得到第一访问结果，若所述第一访问结果为所述处理器不能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间，则结束对所述处理器的接口的验证，若所述第一访问结果为所述处理器能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间，则对所述协议层芯片进行第一处理。
在一个具体实施例中，所述协议处理寄存器包括AS5643协议处理寄存器，所述配置区空间包括发送信息配置区空间和接收信息配置区空间。
在一个具体实施例中，通过判断所述处理器是否能够访问所述协议层芯片的所述信息内存空间得到第二访问结果，若所述第二访问结果为所述处理器不能够访问所述协议层芯片的所述信息内存空间，则结束对所述处理器的接口的验证，若所述第二访问结果为所述处理器能够访问所述协议层芯片的所述信息内存空间，则对所述协议层芯片进行第二处理。
在一个具体实施例中，根据所述协议层芯片信息内存空间发送的数据信息和应用层的数据信息进行第一比较，并根据所述协议层芯片的所述信息内存空间所接收的数据信息和数据对比信息进行第二比较，以完成所述处理器的接口的验证。
本发明实施例提供的处理器接口的验证系统，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
实施例三
请参见图4，图4是本发明实施例提供的一种电子设备的结构示意图。如图4所示，该电子设备1100，包括：处理器1101、通信接口1102、存储器1103和通信总线1104，其中，处理器1101，通信接口1102，存储器1103通过通信总线1104完成相互间的通信；
存储器1103，用于存放计算机程序；
处理器1101，用于执行存储器1103上所存放的程序时，实现上述方法步骤。
处理器1101执行所述计算机程序时实现如下步骤：
根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
若进行所述第一处理，则根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
若进行所述第二处理，则根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
本发明实施例提供的电子设备，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
实施例四
本发明的又一个实施例提供了一种计算机可读存储介质，其上存储有计算机程序，上述计算机程序被处理器执行时实现以下步骤：
根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
若进行所述第一处理，则根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
若进行所述第二处理，则根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
本发明实施例提供的计算机可读存储介质，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
本领域技术人员应明白，本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式，这里将它们都统称为“模块”或“系统”。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。计算机程序存储/分布在合适的介质中，与其它硬件一起提供或作为硬件的一部分，也可以采用其他分布形式，如通过Internet或其它有线或无线电信系统。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种处理器接口的验证方法，其特征在于，包括：
根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
若进行所述第一处理，则根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
若进行所述第二处理，则根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
2.根据权利要求1所述的处理器接口的验证方法，其特征在于，在根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果之前，还包括：
对所述处理器进行配置。
3.根据权利要求1任一项所述的处理器接口的验证方法，其特征在于，所述验证板包括依次连接的协议层芯片、链路层芯片和物理层芯片。
4.根据权利要求1所述的处理器接口的验证方法，其特征在于，根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理，包括：
通过判断所述处理器是否能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间得到第一访问结果，若所述第一访问结果为所述处理器不能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间，则结束对所述处理器的接口的验证，若所述第一访问结果为所述处理器能够访问所述协议层芯片的所述协议处理寄存器和所述配置区空间，则对所述协议层芯片进行第一处理。
5.根据权利要求4所述的处理器接口的验证方法，其特征在于，所述协议处理寄存器包括AS5643协议处理寄存器，所述配置区空间包括发送信息配置区空间和接收信息配置区空间。
6.根据权利要求1所述的处理器接口的验证方法，其特征在于，根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理，包括：
通过判断所述处理器是否能够访问所述协议层芯片的所述信息内存空间得到第二访问结果，若所述第二访问结果为所述处理器不能够访问所述协议层芯片的所述信息内存空间，则结束对所述处理器的接口的验证，若所述第二访问结果为所述处理器能够访问所述协议层芯片的所述信息内存空间，则对所述协议层芯片进行第二处理。
7.根据权利要求1所述的处理器接口的验证方法，其特征在于，根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证，包括：
根据所述协议层芯片信息内存空间发送的数据信息和应用层的数据信息进行第一比较，并根据所述协议层芯片的所述信息内存空间所接收的数据信息和数据对比信息进行第二比较，以完成所述处理器的接口的验证，其中，通过三节点仿真卡向协议层芯片发送数据对比信息，协议层芯片接收该数据对比信息并存储于协议层芯片的信息内存空间中。
8.一种处理器接口的验证系统，其特征在于，包括：
第一访问模块，用于根据处理器和验证板上的协议层芯片的协议处理寄存器和配置区空间得到第一访问结果，并根据所述第一访问结果判断是否对所述协议层芯片进行第一处理；
第二访问模块，用于根据所述处理器和所述协议层芯片的信息内存空间得到第二访问结果，并根据所述第二访问结果判断是否对所述协议层芯片进行第二处理；
数据比较模块，用于根据所述协议层芯片的信息内存空间发送和接收的数据信息完成所述处理器的接口的验证。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时，实现权利要求1-7任一所述的方法步骤。
10.一种存储介质，其特征在于，所述存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-7任一所述的方法步骤。
CN201911422279.1A 2019-12-31 2019-12-31 处理器接口的验证方法、验证系统、电子设备及存储介质 Active CN111240908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911422279.1A CN111240908B (zh) 2019-12-31 2019-12-31 处理器接口的验证方法、验证系统、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911422279.1A CN111240908B (zh) 2019-12-31 2019-12-31 处理器接口的验证方法、验证系统、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN111240908A CN111240908A (zh) 2020-06-05
CN111240908B true CN111240908B (zh) 2023-07-25

Family

ID=70879712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911422279.1A Active CN111240908B (zh) 2019-12-31 2019-12-31 处理器接口的验证方法、验证系统、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN111240908B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286597A (zh) * 2017-07-20 2019-01-29 北京中科晶上科技股份有限公司 一种基带芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751975A (en) * 1995-12-28 1998-05-12 Intel Corporation Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
EP1170665B1 (en) * 2000-07-06 2004-02-04 Texas Instruments France Multi-processor system verification circuitry
CN203838693U (zh) * 2014-05-12 2014-09-17 浪潮电子信息产业股份有限公司 一种处理器协同芯片接口验证板
CN104363141B (zh) * 2014-11-25 2017-12-12 浪潮(北京)电子信息产业有限公司 一种基于处理器系统的fpga验证方法及系统
JP6514075B2 (ja) * 2015-09-11 2019-05-15 株式会社東芝 通信アダプタ、通信方法およびプログラム
CN106940428B (zh) * 2016-01-04 2020-11-03 中兴通讯股份有限公司 芯片验证方法、装置及系统
CN107329872A (zh) * 2017-07-05 2017-11-07 西安微电子技术研究所 一种协处理器的应用验证板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286597A (zh) * 2017-07-20 2019-01-29 北京中科晶上科技股份有限公司 一种基带芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A network on chip architecture and design methodology;S.Kumar、等;《Proceedings IEEE Computer Socirty Annual symposium on vlsi.new paradigms for VLSI systems design》;全文 *

Also Published As

Publication number Publication date
CN111240908A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
CN103559156B (zh) 一种fpga与计算机之间的通信系统
US9411647B2 (en) Hierarchical routing and interface selection for multi-processor multimode network devices
JP4955547B2 (ja) 異なる通信標準を同時に実施するための低電力の再構成可能なアーキテクチャ
CN103714029B (zh) 新型二线同步通信协议及应用
CN106940428A (zh) 芯片验证方法、装置及系统
CN112286746B (zh) 针对axi从设备接口的通用验证平台及方法
CN1997987A (zh) 用于在互连网络路由器内进行分组合并的方法和设备
CN111859832B (zh) 一种芯片仿真验证方法、装置及相关设备
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN111026697A (zh) 核间通信方法、系统、电子器件以及电子设备
CN110286981A (zh) 虚拟云桌面服务器的使用状态的显示方法及显示系统
CN111240908B (zh) 处理器接口的验证方法、验证系统、电子设备及存储介质
CN112422485B (zh) 一种传输控制协议的通信方法及装置
CN109120731B (zh) 一种通用型通讯方法、系统及装置
CN113849951A (zh) 芯片仿真方法、装置、设备、系统及存储介质
CN113792522A (zh) 仿真验证方法、装置及计算设备
CN106326172A (zh) 一种APB总线slave接口扩展电路及其使用方法
Zhang et al. Research on development of embedded uninterruptable power supply system for IOT-based mobile service
CN110147344B (zh) 在多个物理机之间通信的方法、装置、存储介质和系统
CN105224497A (zh) 串行接口可扩展的处理装置及方法
CN111371799A (zh) Mctp控制器收发数据的控制方法、装置及设备
CN111228815A (zh) 处理游戏的配置表的方法、装置、存储介质和系统
CN109587221A (zh) 大数据集群管理方法、装置、存储介质和计算机设备
CN114095380B (zh) 一种报文生成方法、挡板系统、设备及存储介质
CN114444423B (zh) 基于验证平台的数据处理方法、系统及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant