CN105786736A - 一种多芯片级联的方法、芯片和装置 - Google Patents

一种多芯片级联的方法、芯片和装置 Download PDF

Info

Publication number
CN105786736A
CN105786736A CN201410790131.4A CN201410790131A CN105786736A CN 105786736 A CN105786736 A CN 105786736A CN 201410790131 A CN201410790131 A CN 201410790131A CN 105786736 A CN105786736 A CN 105786736A
Authority
CN
China
Prior art keywords
chip
signal
data
tablet mode
main leaf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410790131.4A
Other languages
English (en)
Inventor
田宾馆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201410790131.4A priority Critical patent/CN105786736A/zh
Priority to PCT/CN2015/079976 priority patent/WO2016095435A1/zh
Publication of CN105786736A publication Critical patent/CN105786736A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种多芯片级联的方法，该方法包括：芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；确定自身工作在从片模式时，接收主芯片的访问和控制，并且与所述主芯片进行数据交互；其中，所述N为大于等于1的正整数。本发明还同时公开了一种实现所述方法的芯片和装置。

Description

一种多芯片级联的方法、芯片和装置
技术领域
本发明涉及通信领域的芯片技术，尤其涉及一种多芯片级联的方法、芯片和装置。
背景技术
目前的电子设备越来越复杂，因此对于系统性能的要求越来越高，这给专用集成电路(ASIC)的设计带来了极大的挑战。ASIC的设计复杂度高、周期长、难以及时满足系统性能的要求。但是，可以通过将多片ASIC集成在一起来提高系统的性能，如果在设计一款ASIC时，提供ASIC级联接口，则会对实现多片ASIC集成带来极大的便利，从而可以利用现有ASIC来实现更高的系统性能。
现有的ASIC芯片之间的通讯接口有串行外设接口(SPI)和通用异步收发传输器(UART)等串行接口，所述串行接口实现简单，但是存在数据传输带宽很小的问题；如果使用SerDes或者PCI-E等高速接口，则会占用ASIC芯片较多的面积。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种多芯片级联的方法、芯片和装置。
本发明实施例提供了一种多芯片级联的方法，该方法包括：
芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；
依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；确定自身工作在从片模式时，接收主芯片的访问和控制，并且与所述主芯片进行数据交互；其中，所述N为大于等于1的正整数。
其中，所述芯片根据所述主从片模式选择信号确定自身工作在主片模式或从片模式，包括：
当接收到的主从片模式选择信号的值为0时，确定自身工作在主片模式；当接收到主从模式选择信号的值非0时，确定自身工作在从片模式。
其中，当所述芯片工作在主片模式时，对从芯片进行访问，包括：
对从芯片进行不同地址空间的访问，所述地址空间由所述工作在主片模式的芯片进行配置；所述工作在主片模式的芯片通过配置的N个地址通道分别访问从芯片的不同地址段。
其中，当所述芯片工作在从片模式时，接收主芯片的访问，包括：
接收主芯片配置的地址通道，并通过所述地址通道接收主芯片的访问。
其中，所述芯片工作在主片模式时，所述与N个从芯片进行数据交互，包括：
所述工作在主片模式的芯片先进行数据传输时序参数和数据传输地址的配置，并通过数据信号以广播的形式向N个从芯片发送数据；或者，
通过数据信号从所述从芯片中读取数据。
其中，所述芯片工作在从片模式时，所述与主芯片进行数据交互，包括：
与主芯片相互传输数据信号，用以从主芯片读取数据；或者，
与主芯片相互传输数据信号，根据数据传输地址确定主芯片向自身发送数据时，在自身写入数据。
其中，所述工作在主片模式的芯片对所述N个从芯片进行控制，或工作在从片模式的芯片接收主芯片的控制，通过以下至少一种级联接口信号：
地址信号、写使能信号、读使能信号、片选信号、数据信号和读数据使能信号。
在一个实施例中，该方法还包括：
芯片确定自身工作在主片模式时，启动自身的BYPASS使能，并通过自身内部设置的测试模块进行环回测试。
本发明实施例还提供了一种芯片，该芯片包括：模式选择模块、主片模式运行模块和从片模式运行模块；其中，
所述模式选择模块，用于接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定芯片工作在主片模式时，触发所述主片模式运行模块，确定芯片工作在从片模式时，触发所述从片模式运行模块；
所述主片模式运行模块，用于N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；所述N为大于等于1的正整数；
所述从片模式运行模块，用于接收主芯片的访问和控制，并且与所述主芯片进行数据交互。
其中，所述模式选择模块，包括：接收单元和判断单元；其中，
所述接收单元，用于接收主从片模式选择信号；
所述判断单元，用于对接收的所述主从片模式选择信号进行判断，当主从片模式选择信号的值为0时，确定芯片工作在主片模式；当主从片模式选择信号的值非0时，确定芯片工作在从片模式。
在一个实施例中，所述芯片还包括：数据复用模块；
所述芯片工作在主片模式时，所述数据复用模块，用于通过数据信号以广播的形式向N个从芯片发送数据；或者，通过数据信号从所述从芯片中读取数据；相应的，
所述主片模式运行模块，还用于进行数据传输时序参数和数据传输地址的配置，并控制所述数据复用模块进行读写访问选择控制和环回访问数据；
所述芯片工作在从片模式时，所述数据复用模块，用于与主芯片相互传输数据信号，以从主芯片读取数据；或者，
用于与主芯片相互传输数据信号，并在自身所在的芯片写入数据；相应的，
所述从片模式运行模块，还用于根据数据传输地址确定主芯片向自身所在的芯片发送数据。
在一个实施例中，所述芯片工作在主片模式时，所述主片模式运行模块，还用于启动芯片的BYPASS使能，并通过芯片内部设置的测试模块进行环回测试；相应的，
所述从片模式运行模块，还用于与所述主片模式运行模块共同执行所述环回测试。
本发明实施例还提供了一种多芯片级联的装置，该装置包括：至少两个上文所述的芯片。
本发明实施例提供的多芯片级联的方法、芯片和装置，芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问控制，并且与所述N个从芯片进行数据交互；确定自身工作在从片模式时，接收主芯片的访问控制，并且与所述主芯片进行数据交互；其中，所述N为大于等于1的正整数。本发明实施例的芯片级联方法采用多bit地址线和多bit数据线的设计方式，与现有技术相比，可以实现在多个芯片之间实现较高的数据传输带宽，同时占用很小的芯片面积。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本发明实施例所述多芯片级联的方法实现流程示意图；
图2为本发明实施例所述芯片的结构示意图；
图3为本发明实施例所述模式选择模块的结构示意图；
图4为本发明另一实施例所述单个芯片的级联接口结构示意图。
具体实施方式
本发明的实施例中，芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；依据所述主从片模式选择信号确定自身工作在从片模式时，接收主芯片的访问和控制，并且与所述主芯片进行数据交互；其中，所述N为大于等于1的正整数。
下面结合附图及具体实施例对本发明作进一步详细说明。
图1为本发明实施例所述多芯片级联的方法实现流程示意图，如图1所示，该方法包括：
步骤101：芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；
步骤102：依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；确定自身工作在从片模式时，接收主芯片的访问和控制，并且与所述主芯片进行数据交互；所述N为大于等于1的正整数。
本发明实施例中，芯片可通过互连总线接收主从片模式选择信号(CC_BS)；所述主从片模式选择信号的位宽值可配置，位宽最小值为1，最大值根据需要进行设置，该信号为所述芯片的输入信号，当值为0时，指示芯片为主芯片，当其值非0时，指示芯片为从芯片，并且指示该从芯片的编号。
其中，所述芯片根据所述主从片模式选择信号确定自身工作在主片模式或从片模式，包括：
当接收到的主从片模式选择信号的值为0时，确定自身工作在主片模式；当接收到主从模式选择信号的值非0时，确定自身工作在从片模式。
在一个实施例中，当所述芯片工作在主片模式时，对从芯片进行访问，包括：
对从芯片进行不同地址空间的访问，所述地址空间由所述工作在主片模式的芯片进行配置；所述工作在主片模式的芯片通过配置的N个地址通道分别访问从芯片的不同地址段。
其中，当所述芯片工作在从片模式时，接收主芯片的访问，包括：
接收主芯片配置的地址通道，并通过所述地址通道接收主芯片的访问。
在一个实施例中，所述芯片工作在主片模式时，所述与N个从芯片进行数据交互，包括：
所述工作在主片模式的芯片先进行数据传输时序参数和数据传输地址的配置，并通过数据信号以广播的形式向N个从芯片发送数据；或者，
通过数据信号从所述从芯片中读取数据。
在一个实施例中，所述芯片工作在从片模式时，所述与主芯片进行数据交互，包括：
与主芯片相互传输数据信号，用以从主芯片读取数据；或者，
与主芯片相互传输数据信号，根据数据传输地址确定主芯片向自身发送数据时，在自身写入数据。
这里，所述数据信号(CC_DATA)可包括：写入数据信号(CC_DATAIN)和读出数据信号(CC_DATAOUT)。数据信号的位宽值可配置，如8或16bit，用于实现主芯片片内总线数据和从芯片片内总线的数据传输。
本发明实施例中，工作在主片模式的芯片对所述N个从芯片进行控制，或工作在从片模式的芯片接收主芯片的控制，通过以下至少一种级联接口信号：
地址信号(CC_ADDR)，该信号的位宽值可配置，该信号在主片模式中是主芯片的输出信号，在从片模式中是从芯片的输入信号，通过发送地址信号就可以使得从芯片判断主芯片是否要访问自身，从而将主从的芯片的访问联系起来；
写使能信号(CC_WE)，该信号为单bit信号，该信号在主芯片中是输出信号；
读使能信号(CC_OE)，该信号为单bit信号，该信号在主芯片中是输出信号；
片选信号(CC_CS)，该信号为单bit信号，该信号在主片模式中是主芯片的输出信号，在从片模式中是从芯片的输入信号；
数据信号(CC_DATA)，该信号为8或16bit，该信号作为主片与从片的数据交互信号；
读数据使能信号(CC_BUSY)，对于主芯片是输入信号，对于从芯片是输出信号。
本发明实施例的芯片级联方法采用多bit地址线和多bit数据线的设计方式，与现有技术相比，可以实现在多个芯片之间实现较高的数据传输带宽，同时占用很小的芯片面积。
在本发明一个实施例中，该方法还包括：
芯片确定自身工作在主片模式时，启动自身的BYPASS使能，并通过自身内部设置的测试模块进行环回测试。这样，可以在单芯片上完成级联接口的功能测试。
本发明实施例还提供了一种芯片，如图2所示，所述芯片包括：模式选择模块20、主片模式运行模块21和从片模式运行模块22；其中，
所述模式选择模块20，用于接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定芯片工作在主片模式时，触发所述主片模式运行模块，确定芯片工作在从片模式时，触发所述从片模式运行模块；
所述主片模式运行模块21，用于N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；所述N为大于等于1的正整数；
所述从片模式运行模块22，用于接收主芯片的访问和控制，并且与所述主芯片进行数据交互。
在一个实施例中，如图3所示，所述模式选择模块20，包括：接收单元201和判断单元202；其中，
所述接收单元201，用于接收主从片模式选择信号；
所述判断单元202，用于对接收的所述主从片模式选择信号进行判断，当主从片模式选择信号的值为0时，确定芯片工作在主片模式；当主从片模式选择信号的值非0时，确定芯片工作在从片模式。
在一个实施例中，当所述芯片工作在主片模式时，所述主片模式运行模块21对从芯片进行访问，包括：
对从芯片进行不同地址空间的访问，所述地址空间由所述主片模式运行模块21进行配置；所述主片模式运行模块21通过配置的N个地址通道分别访问从芯片的不同地址段。
当所述芯片工作在主片模式时，所述从片模式运行模块22接收主芯片的访问，包括：
接收主芯片配置的地址通道，并通过所述地址通道接收主芯片的访问。
在一个实施例中，所述芯片还包括：数据复用模块23；
所述芯片工作在主片模式时，所述数据复用模块23，用于通过数据信号以广播的形式向N个从芯片发送数据；或者，通过数据信号从所述从芯片中读取数据；相应的，
所述主片模式运行模块21，还用于进行数据传输时序参数和数据传输地址的配置，并控制所述数据复用模块进行读写访问选择控制和环回访问数据；
所述芯片工作在从片模式时，所述数据复用模块23，用于与主芯片相互传输数据信号，以从主芯片读取数据；或者，
用于与主芯片相互传输数据信号，并在自身所在的芯片写入数据；相应的，
所述从片模式运行模块22，还用于根据数据传输地址确定主芯片向自身所在的芯片发送数据。
其中，所述数据信号(CC_DATA)可包括：写入数据信号(CC_DATAIN)和读出数据信号(CC_DATAOUT)。数据信号的位宽值可配置，如8或16bit，用于实现主芯片片内总线数据和从芯片片内总线的数据传输，主芯片写入从芯片的数据是主芯片的读出数据，主芯片从所述从芯片的读出数据是主芯片的写入数据。
本发明实施例中，所述主片模式运行模块对所述N个从芯片进行控制，或主片模式运行模块接收主芯片的控制，通过以下至少一种级联接口信号：
地址信号(CC_ADDR)，该信号的位宽值可配置，该信号在主片模式中是主芯片的输出信号，在从片模式中是从芯片的输入信号，通过发送地址信号就可以使得从芯片判断主芯片是否要访问自身，从而将主从的芯片的访问联系起来；
写使能信号(CC_WE)，该信号为单bit信号，该信号在主芯片中是输出信号；
读使能信号(CC_OE)，该信号为单bit信号，该信号在主芯片中是输出信号；
片选信号(CC_CS)，该信号为单bit信号，该信号在主片模式中是主芯片的输出信号，在从片模式中是从芯片的输入信号；
数据信号(CC_DATA)，该信号为8或16bit，该信号作为主片与从片的数据交互信号；
读数据使能信号(CC_BUSY)，对于主芯片是输入信号，对于从芯片是输出信号。
本发明实施例的芯片级联方法采用多bit地址线和多bit数据线的设计方式，与现有技术相比，可以实现在多个芯片之间实现较高的数据传输带宽，同时占用很小的芯片面积。
在一个实施例中，所述芯片工作在主片模式时，所述主片模式运行模块21，还用于启动芯片的BYPASS使能，并通过芯片内部设置的测试模块进行环回测试；相应的，
所述从片模式运行模块22，还用于与所述主片模式运行模块共同执行所述环回测试。
本发明实施例还提供了一种多芯片级联的装置，该装置包括：至少两个上文所述的芯片。
图4为本发明另一实施例所述单个芯片的级联接口结构示意图，如图4所示，该实施例以ASRAM_CTRL模块为例进行描述。该模块可以根据外部输入的主从片模式选择信号(CC_BS信号)决定工作在主片模式还是从片模式，确定工作在主片模式时，所述AXI2ASRAM模块(相当于图2中的主片模式运行模块)工作，确定工作在从片模式时，所述ASRAM2AXI模块(相当于图2中的从片模式运行模块)工作。当ASRAM_CTRL模块工作在主片模式时，且ASRAM_CTRL模块的BYPASS使能有效时，同时启动AXI2ASRAM模块和ASRAM2AXI模块工作，实现环回测试。所述TEST_BYPASS是该级联接口模块的一种工作模式，在主芯片上使能该功能可以实现级联接口模块的环回自测。ASRAM_CTRL模块设置有一组AXIMASTER接口(对应AXI2ASRAM模块)和一组AXISLAVE接口(对应ASRAM2AXI模块)，以及一组与所述TEST_BYPASS通信的外部级联接口。
如图4所示，所述级联接口信号包括：
数据信号(CC_DATA)，该信号可包括：写入数据信号(CC_DATAIN)和读出数据信号(CC_DATAOUT)。数据信号的位宽值可配置，如8或16bit，用于实现主芯片片内总线数据和从芯片片内总线的数据传输，主芯片写入从芯片的数据是主芯片的读出数据，主芯片从所述从芯片的读出数据是主芯片的写入数据；
地址信号(CC_ADDR)，该信号的位宽值可配置，该信号在主片模式中是主芯片的输出信号，在从片模式中是从芯片的输入信号，通过发送地址信号就可以使得从芯片判断主芯片是否要访问自身，从而将主从的芯片的访问联系起来；
写使能信号(CC_WE)，该信号为单bit信号，该信号在主芯片中是输出信号；
读使能信号(CC_OE)，该信号为单bit信号，该信号在主芯片中是输出信号；
片选信号(CC_CS)，该信号为单bit信号，该信号在主片模式中是主芯片的输出信号，在从片模式中是从芯片的输入信号；
数据信号(CC_DATA)，该信号为8或16bit，该信号作为主片与从片的数据交互信号；
读数据使能信号(CC_BUSY)，对于主芯片是输入信号，对于从芯片是输出信号。
当工作在主片模式的芯片(主芯片)需要访问某一从芯片的数据时，首先完成级联接口的数据传输时序参数和数据传输地址的配置，然后发起对该从芯片的数据读写操作。工作在主片模式的芯片的数据传输是广播发送的，当多个从芯片接收到数据传输的请求时，会根据数据传输地址来判断是否响应该次数据传输。在一个主芯片连接多个从芯片的情况下，对于读操作，从芯片还需要完成读数据使能信号的产生，以保证正确的读数据传输给主芯片。
此外，为了增加可测试性，在主芯片模式下，可以配置主芯片开启BYPASS使能，从而可以在单片上完成级联接口的功能测试。
为了提高级联接口的使用便利性，对于地址映射采用了多通道划分的方式，即：工作在主片模式的芯片通过配置的N个地址通道分别访问从芯片的不同地址段，每个通道都有默认的映射地址，分别映射到芯片内部的不同地址段。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (13)

1.一种多芯片级联的方法，其特征在于，该方法包括：
芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；
依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；确定自身工作在从片模式时，接收主芯片的访问和控制，并且与所述主芯片进行数据交互；其中，所述N为大于等于1的正整数。
2.根据权利要求1所述的方法，其特征在于，所述芯片根据所述主从片模式选择信号确定自身工作在主片模式或从片模式，包括：
当接收到的主从片模式选择信号的值为0时，确定自身工作在主片模式；当接收到主从模式选择信号的值非0时，确定自身工作在从片模式。
3.根据权利要求1所述的方法，其特征在于，当所述芯片工作在主片模式时，对从芯片进行访问，包括：
对从芯片进行不同地址空间的访问，所述地址空间由所述工作在主片模式的芯片进行配置；所述工作在主片模式的芯片通过配置的N个地址通道分别访问从芯片的不同地址段。
4.根据权利要求1所述的方法，其特征在于，当所述芯片工作在从片模式时，接收主芯片的访问，包括：
接收主芯片配置的地址通道，并通过所述地址通道接收主芯片的访问。
5.根据权利要求1所述的方法，其特征在于，所述芯片工作在主片模式时，所述与N个从芯片进行数据交互，包括：
所述工作在主片模式的芯片先进行数据传输时序参数和数据传输地址的配置，并通过数据信号以广播的形式向N个从芯片发送数据；或者，
通过数据信号从所述从芯片中读取数据。
6.根据权利要求1所述的方法，其特征在于，所述芯片工作在从片模式时，所述与主芯片进行数据交互，包括：
与主芯片相互传输数据信号，用以从主芯片读取数据；或者，
与主芯片相互传输数据信号，根据数据传输地址确定主芯片向自身发送数据时，在自身写入数据。
7.根据权利要求1所述的方法，其特征在于，所述工作在主片模式的芯片对所述N个从芯片进行控制，或工作在从片模式的芯片接收主芯片的控制，通过以下至少一种级联接口信号：
地址信号、写使能信号、读使能信号、片选信号、数据信号和读数据使能信号。
8.根据权利要求1所述的方法，其特征在于，该方法还包括：
芯片确定自身工作在主片模式时，启动自身的BYPASS使能，并通过自身内部设置的测试模块进行环回测试。
9.一种芯片，其特征在于，该芯片包括：模式选择模块、主片模式运行模块和从片模式运行模块；其中，
所述模式选择模块，用于接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定芯片工作在主片模式时，触发所述主片模式运行模块，确定芯片工作在从片模式时，触发所述从片模式运行模块；
所述主片模式运行模块，用于N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；所述N为大于等于1的正整数；
所述从片模式运行模块，用于接收主芯片的访问和控制，并且与所述主芯片进行数据交互。
10.根据权利要求9所述的芯片，其特征在于，所述模式选择模块，包括：接收单元和判断单元；其中，
所述接收单元，用于接收主从片模式选择信号；
所述判断单元，用于对接收的所述主从片模式选择信号进行判断，当主从片模式选择信号的值为0时，确定芯片工作在主片模式；当主从片模式选择信号的值非0时，确定芯片工作在从片模式。
11.根据权利要求9所述的芯片，其特征在于，所述芯片还包括：数据复用模块；
所述芯片工作在主片模式时，所述数据复用模块，用于通过数据信号以广播的形式向N个从芯片发送数据；或者，通过数据信号从所述从芯片中读取数据；相应的，
所述主片模式运行模块，还用于进行数据传输时序参数和数据传输地址的配置，并控制所述数据复用模块进行读写访问选择控制和环回访问数据；
所述芯片工作在从片模式时，所述数据复用模块，用于与主芯片相互传输数据信号，以从主芯片读取数据；或者，
用于与主芯片相互传输数据信号，并在自身所在的芯片写入数据；相应的，
所述从片模式运行模块，还用于根据数据传输地址确定主芯片向自身所在的芯片发送数据。
12.根据权利要求9所述的芯片，其特征在于，所述芯片工作在主片模式时，所述主片模式运行模块，还用于启动芯片的BYPASS使能，并通过芯片内部设置的测试模块进行环回测试；相应的，
所述从片模式运行模块，还用于与所述主片模式运行模块共同执行所述环回测试。
13.一种多芯片级联的装置，其特征在于，该装置包括：至少两个权利要求9-12中任一项所述的芯片。
CN201410790131.4A 2014-12-18 2014-12-18 一种多芯片级联的方法、芯片和装置 Pending CN105786736A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410790131.4A CN105786736A (zh) 2014-12-18 2014-12-18 一种多芯片级联的方法、芯片和装置
PCT/CN2015/079976 WO2016095435A1 (zh) 2014-12-18 2015-05-27 一种多芯片级联的方法、芯片和装置、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410790131.4A CN105786736A (zh) 2014-12-18 2014-12-18 一种多芯片级联的方法、芯片和装置

Publications (1)

Publication Number Publication Date
CN105786736A true CN105786736A (zh) 2016-07-20

Family

ID=56125774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410790131.4A Pending CN105786736A (zh) 2014-12-18 2014-12-18 一种多芯片级联的方法、芯片和装置

Country Status (2)

Country Link
CN (1) CN105786736A (zh)
WO (1) WO2016095435A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020063940A1 (zh) * 2018-09-29 2020-04-02 上海寒武纪信息科技有限公司 计算装置及相关产品
CN112000610A (zh) * 2020-09-03 2020-11-27 浙江集速合芯科技有限公司 一种简化相控阵列多芯片同步配置方法
CN112231161A (zh) * 2020-10-16 2021-01-15 上海国微思尔芯技术股份有限公司 多芯片调试方法及多芯片调试装置
CN113078708A (zh) * 2021-03-31 2021-07-06 蜂巢能源科技(无锡)有限公司 用于供电设备的控制系统及其控制方法、介质、电子设备
WO2024078089A1 (zh) * 2022-10-09 2024-04-18 声龙(新加坡)私人有限公司 一种芯片及其数据传输方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3584601B1 (en) 2018-06-18 2023-10-18 NXP USA, Inc. Time-encoded messaging for radar cascaded synchronization system
CN114328349A (zh) * 2021-12-22 2022-04-12 杭州海康威视数字技术股份有限公司 虚拟串口终端系统及其实现方法、设备及计算机存储介质
CN114356843B (zh) * 2022-03-21 2022-07-22 新华三半导体技术有限公司 一种芯片内部信号的处理方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056000A (en) * 1988-06-21 1991-10-08 International Parallel Machines, Inc. Synchronized parallel processing with shared memory
TW201027350A (en) * 2008-12-01 2010-07-16 Micron Technology Inc Devices, systems, and methods to synchronize simultaneous DMA parallel processing of a single data stream by multiple devices
CN101957803A (zh) * 2010-09-21 2011-01-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
US20130162287A1 (en) * 2011-12-21 2013-06-27 Jae-Bum Ko Semiconductor package including multiple chips and memory system having the same
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023778A (en) * 1990-03-23 1991-06-11 General Motors Corporation Interprocessor communication method
CN102163184A (zh) * 2011-03-22 2011-08-24 中兴通讯股份有限公司 一种基于专用多芯片串行互连接口的主从传输系统及方法
CN103246634B (zh) * 2013-04-26 2017-02-08 华为技术有限公司 一种对多处理器系统进行工作模式配置的方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056000A (en) * 1988-06-21 1991-10-08 International Parallel Machines, Inc. Synchronized parallel processing with shared memory
TW201027350A (en) * 2008-12-01 2010-07-16 Micron Technology Inc Devices, systems, and methods to synchronize simultaneous DMA parallel processing of a single data stream by multiple devices
CN101957803A (zh) * 2010-09-21 2011-01-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
US20130162287A1 (en) * 2011-12-21 2013-06-27 Jae-Bum Ko Semiconductor package including multiple chips and memory system having the same
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020063940A1 (zh) * 2018-09-29 2020-04-02 上海寒武纪信息科技有限公司 计算装置及相关产品
CN112000610A (zh) * 2020-09-03 2020-11-27 浙江集速合芯科技有限公司 一种简化相控阵列多芯片同步配置方法
CN112000610B (zh) * 2020-09-03 2023-10-27 浙江集速合芯科技有限公司 一种简化相控阵列多芯片同步配置方法
CN112231161A (zh) * 2020-10-16 2021-01-15 上海国微思尔芯技术股份有限公司 多芯片调试方法及多芯片调试装置
CN112231161B (zh) * 2020-10-16 2024-03-19 上海思尔芯技术股份有限公司 多芯片调试方法及多芯片调试装置
CN113078708A (zh) * 2021-03-31 2021-07-06 蜂巢能源科技(无锡)有限公司 用于供电设备的控制系统及其控制方法、介质、电子设备
WO2024078089A1 (zh) * 2022-10-09 2024-04-18 声龙(新加坡)私人有限公司 一种芯片及其数据传输方法

Also Published As

Publication number Publication date
WO2016095435A1 (zh) 2016-06-23

Similar Documents

Publication Publication Date Title
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
EP2474916B1 (en) Device identifier selection
US7603501B2 (en) Communication circuit of serial peripheral interface devices
CN103616937B (zh) 一种主板、pcie网卡和服务器系统
CN107907814B (zh) 一种提高芯片量产测试效率的方法
US11113222B2 (en) NAND switch
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
US9347990B2 (en) Communication device, test system and test method thereof
US20190339880A1 (en) Data storage device with selective connection to non-volatile memories
CN102073611B (zh) 一种i2c总线控制系统及方法
CN106598886B (zh) I/o总线共享存储器系统
CN116601601A (zh) 在多过程系统内执行可编程原子单元资源的方法
CN116583831A (zh) 向操作系统注册自定义原子操作
CN103378994A (zh) 一种通信设备的测试方法及终端
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN103412838A (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
CN105054963A (zh) 一种超声装置
CN113900985B (zh) Io和spi复用芯片、复用辅助芯片和数据交互方法
CN115134427B (zh) 通信协议协调方法、装置、计算机设备和存储介质
CN103176926A (zh) 调试屏障事务
CN111506461A (zh) 一种基于总线、用于测试的反压模块及其实现方法
US11042497B2 (en) Communication between field programmable gate arrays
CN115481078A (zh) 主从式通讯系统及方法
CN111240908B (zh) 处理器接口的验证方法、验证系统、电子设备及存储介质
CN107851082B (zh) 用于在总线处运行的集成电路和用于运行该集成电路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160720