CN106598886B

CN106598886B - I/o总线共享存储器系统

Info

Publication number: CN106598886B
Application number: CN201610576052.2A
Authority: CN
Inventors: 张坤龙; 陈耕晖; 张钦鸿
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2015-10-20
Filing date: 2016-07-21
Publication date: 2021-02-05
Anticipated expiration: 2036-07-21
Also published as: US10884956B2; TWI588658B; US20170109297A1; CN106598886A; TW201715407A

Abstract

本发明提供一种存储器系统，其具有以离散及共享端口的配置与集线器耦接的多个存储器装置。多个总线线路将多个存储器装置连接至集线器，其中包含以点对点的配置连接于集线器与特定存储器装置之间的总线线路的第一子集，以及连接至包含特定存储器装置的多个存储器装置中的全部存储器装置的总线线路的第二子集。总线操作逻辑在存取特定存储器装置的第一操作中使用总线线路的第一子集，并在存取多个存储器装置的不同的选定存储器装置的第二操作中同时使用总线线路的第二子集。

Description

I/O总线共享存储器系统

技术领域

本发明涉及具有多个存储器芯片的存储器系统，且特别涉及使用共享及离散I/O总线来存取存储器芯片的存储器系统。

背景技术

如图1中所示，存储器芯片1、2以及3的I/O引脚通过共享总线线路5连接至集线器4(MCU/控制器芯片)。出于描述的目的，“总线”是指在总线节点之间传送数据的通讯系统，其在存储器系统实例中包含集线器(例如，存储器控制器、微控制器，或控制存储器装置的操作的其他总线节点)以及存储器芯片。所述总线包含总线线路(物理层连接器，如导线、光纤等)、装置上的输入/输出电路以及装置上共同实施通讯协议的驱动器。

在图1的共享总线线路的配置中，集线器4受到具有八个总线线路I/O0至I/O 7的单个总线结构的限制，一般无法同时将不同的操作寻址到存储器芯片1、2及3中的不同存储器芯片。而是所有存储器芯片上的I/O电路可查看相同的八个总线线路，感测共享总线在线的相同命令、数据以及地址，且对芯片选择信号或优先权逻辑做出反应以指定主动装置。举例来说，使用如串行外设接口(SPI)总线的典型存储器总线，集线器14无法同时将数据编程至存储器芯片1中且从存储器芯片2读出数据。

如图2所示的另一设计，为了同时存取多个存储器芯片，取代共享总线线路，存储器芯片1、2以及3中的每一个经由离散的总线线路11、12以及13个别地连接至集线器，在此实例中每一个集合包含八条线(I/O A0至A7、I/OB 0至B7、……、I/O M0至M7)。在此配置中，离散的总线线路与集线器点对点连接而连接至特定存储器芯片。

为达到高传输速率，总线需要包含多条总线线路。因此，对于具有海量存储器装置的高传输速率存储器系统而言，离散总线线路的配置因为增加了引脚数以及总线线路数，而增加了存储器系统的成本，也扩大了存储器系统的尺寸。

因此，有必要提供一种能够在不过度扩大存储器系统尺寸的情况下，仍可同时存取多个存储器芯片的新型存储器总线配置。

发明内容

本发明描述一种存储器系统，其具有以离散及共享配置的总线线路与如存储器控制器的集线器耦接的多个存储器装置。多个总线线路将所述多个存储器装置连接至集线器，这些总线线路包含以点对点的配置连接于集线器与特定存储器装置之间的离散总线线路的第一子集，以及连接至包含特定存储器装置的所述存储器装置中的全部存储器装置的共享总线线路的第二子集。在集线器处执行的总线操作逻辑包含以多种组合将总线线路配置用于存取存储器装置的操作的逻辑。

在一实例中，在集线器中执行的总线操作逻辑配置用以在存取特定存储器装置的第一操作中使用总线线路的第一子集，而在存取所述存储器装置的不同的选定存储器装置的第二操作中同时使用总线线路的第二子集。

所述总线线路可经配置，使得(i)总线线路的第一子集配置用于点对点连接至特定存储器装置，且(ii)总线线路的第二子集配置用于连接至包含特定存储器装置的多个存储器装置。所述总线线路也可包含(iii)总线线路的第三子集，其是配置用于连接至所述存储器装置的不包含特定存储器装置的一个以上的存储器装置。

总线操作逻辑的许多组合是配置用以在存取特定存储器装置的第一操作中使用总线线路的第一子集，而在存取所述存储器装置的不同的选定存储器装置的第二操作中使用总线线路的第二子集，其中第一操作与第二操作在时间上重叠，且在存取特定存储器装置的第三操作中使用第二子集中的至少一个总线线路以及第一子集中的至少一个总线线路。

在另一组合中，所述总线操作逻辑是配置用以将总线线路的第一子集中的至少一个总线线路用于第一操作，以及将总线线路的第二子集中的至少一个总线线路及总线线路的第三子集中的至少一个总线线路用于第二操作。

在其他组合中，所述总线操作逻辑是配置用以将总线线路的第一子集中的至少一个总线线路及总线线路的第三子集中的至少一个总线线路用于存取特定存储器装置的第四操作。

在额外组合中，所述总线线路集合包含(iv)所述总线线路的第四子集，其以点对点配置连接于集线器与所述存储器装置中的第二特定存储器装置之间，且所述总线操作逻辑是配置用以在存取第二特定存储器装置的第四操作中使用总线线路的第四子集中的至少一个总线线路，而在存取所述存储器装置的不同的选定存储器装置的第五操作中使用总线线路的第二子集中的至少一个总线线路，其中第四操作与第五操作在时间上重叠。

在另一组合中，所述总线操作逻辑是配置用以将总线线路的第四子集中的至少一个总线线路以及总线线路的第三子集中的至少一个总线线路用于存取第二特定存储器装置的第六操作。

本发明描述一种集线器，其具有与上文所述的多个总线线路对应的端口的集合，且在集线器上实施总线操作逻辑。

所述技术的另一方案为一种操作存储器系统的方法，从而实施本文中所公开的技术。

为使本发明的上述特征和优点能更明显易懂，下文特列举实施例，并配合所附附图详细说明如下。

附图说明

图1为在存储器控制器芯片与存储器芯片之间具有共享总线线路的现有技术存储器系统的方块图。

图2为在存储器控制器芯片与每一存储器芯片之间具有专用总线线路的现有技术存储器系统的方块图。

图3为在配置为集线器的存储器控制器芯片与存储器芯片之间具有共享总线线路及离散总线线路的存储器系统的方块图。

图4为在集线器与存储器芯片之间具有共享总线线路及离散总线线路的另一存储器系统的方块图，其中存储器芯片中的每一者连接至共享总线线路与一或多个离散总线线路。

图5为在集线器与存储器芯片之间具有共享总线线路及离散总线线路的另一存储器系统的方块图，其中离散频率总线线路专用于存储器芯片中的每一个。

图6为在集线器与存储器芯片之间具有共享总线线路及离散总线线路的另一存储器系统的方块图，其中存储器芯片之间共享相同的系统频率总线线路。

图7A及图7B分别为在集线器与存储器芯片之间具有共享总线线路及至少离散总线线路的存储器系统的方块图以及时序图，其绘示对不同存储器芯片执行同步存储器操作。

图8为在集线器与存储器芯片之间具有共享总线线路及离散总线线路的另一存储器系统的方块图，其中集线器与存储器芯片之间共享电力总线线路，且主机总线处于集线器与主机之间。

图9以及图10为在集线器与存储器芯片之间具有共享总线线路及离散总线线路的另一存储器系统的方块图，其中集线器与存储器芯片是在同一封装或不同封装中。

图11为具有操作逻辑及配置逻辑的集线器的简化方块图。

图12为具有操作逻辑及配置逻辑的存储器装置的简化方块图。

【符号说明】

1、2、3、21、22、23、33、41、42、43、51、52、53、101、102、103：存储器芯片

4、14、24、34、44、54、104、150：集线器

5：共享总线线路

11、12、13：总线线路

25、26：离散总线线路

27、28、30、161：共享总线线路的子集

29、162：总线线路的子集

39：离散总线线路的子集

40、48、49：芯片选择信号

45、46、47：串行频率

55、56、57：串行频率引脚

61、62、63、64、65、66、71、72、73、74、75、76：迹线

81：主机

82：主机总线

83：电力总线

90：半导体封装

110、210：专用端口

111：第一引脚集合

112：第二引脚集合

120、220：共享端口

130：主机端口

151、152、153、154、155、156：子集

159：总线操作逻辑

160：合并子集

164、165、166、167：共享线

180、250：操作逻辑

181、251：配置逻辑

201：存储器装置芯片

具体实施方式

在所述技术的一个实施例中，图3绘示存储器系统，其包括存储器芯片21、22及23，以及配置作为集线器24的微控制器(MCU)芯片或存储器控制器芯片。集线器24是包含总线操作逻辑的控制电路的实例。存储器芯片21、22以及23可包括挥发性及/或非挥发性存储器芯片，诸如RAM、ROM、NOR闪存、NAND闪存等。存储器1(21)与存储器2(22)为不同存储器芯片，其各自经由离散总线线路的不同子集25或26以点对点的配置连接至集线器24。存储器1(21)具有经由总线线路的第一子集(25)连接至集线器24的输入/输出引脚，此第一子集(25)在与存储器1的操作中可逻辑上被视为总线线路0至j；且存储器2(22)具有经由总线线路的不同子集(26)连接至集线器24的输入/输出引脚，此子集(26)在与存储器2的操作中可逻辑上被视为总线线路0至k，且其中j与k可相同或不同。存储器1(21)及存储器2(22)具有连接至共享总线线路5的子集(27)的输入/输出引脚，关于存储器1(21)，所述子集(27)在与存储器1的操作中可逻辑上被视为共享总线线路j+1至n；且存储器2具有连接至另一子集(28)的输入/输出引脚，此另一子集在与存储器2的操作中逻辑上被视为共享总线线路k+1至m，其中j与k可相同或不同，n与m可相同或不同，且连接至共享总线线路的输入/输出引脚的数目可相同或不同。在另一实例中，存储器芯片存储器P(23)具有连接至总线线路(29)的输入/输出引脚，所述总线线路在与存储器P的操作中可逻辑上被视为共享总线线路0至r。在此实例中，存储器P(可能和共享总线在线的数个其他装置)不具有连接至离散总线线路的输入/输出引脚。

因为不同的存储器芯片21、22以及23经由总线线路的不同子集5、25、26、29连接至集线器24，所以集线器24可同时执行涉及集线器与存储器装置之间的数据传送的多个操作。集线器24可使用连接至不同存储器芯片的离散总线线路的各别子集25及26，或使用共享总线线路5与一或多个离散总线线路25及26的组合，以存取不同的存储器芯片21及22。

如图4中所示，在另一实施例中，系统中的每一个存储器芯片21、22以及33包括经由共享总线线路5中的共享总线线路连接至集线器34的I/O引脚，且包括经由特定存储器芯片专用的离散总线线路连接至集线器的I/O引脚。图4类似于图3，除了以存储器P(33)替换存储器P(23)，连同总线中伴随的改变以及所造成的芯片中的改变之外。

存储器P(33)具有经由离散总线线路的子集39连接至集线器34的输入/输出引脚，所述离散总线线路的子集39在存储器P处可逻辑上被视为总线线路0至q，其中q相对于存储器1(21)及存储器2的j及k可相同或不同。

存储器P(33)具有连接至共享总线线路5的子集30的输入/输出引脚，所述子集30在存储器P处可逻辑上被视为总线线路q+1至r，其中q相对于存储器1及存储器2的j及k可相同或不同，且其中r相对于存储器1及存储器2的n及m可相同或不同，且连接至共享总线线路的输入/输出引脚的数目可相同或不同。

如图5所示，存储器芯片41、42及43以及集线器44具有：连接至用于专用信号的总线线路的引脚，此专用信号绘示为以点对点的配置连接至存储器芯片的各别串行频率引脚与集线器的串行频率引脚的串行频率(SCLK1 45、SCLK2 46以及SCLKp 47)；以及总线在线的芯片选择信号(CSB1 48、CSB2 49以及CSBp 40)，所述总线线路是以点对点的配置连接至各别存储器芯片的各别芯片选择引脚以及集线器44的对应芯片选择引脚。在一实施例中，每一个存储器芯片的串行频率总线引脚是经由不同的离散总线个别地连接至集线器。回应于存储器命令，集线器是经由选定的CSB#芯片选择离散的总线线路来存取选定的存储器。在此实施例中，共享总线线路5可不包含串行频率线。

如图6所示，在另一实施例中，各别存储器芯片51、52以及53的各别串行频率引脚SCLK 55、SCLK 56以及SCLK 57经由共享总线线路5其中之一连接至集线器上的一个串行频率引脚，所述共享总线线路5在此实施例中包含串行频率线。然而，不同存储器芯片的CSB#芯片选择引脚仍经由不同的离散总线线路连接至集线器54。

图7A绘示存储器系统的实施例，此存储器系统具有通过多个总线线路连接至集线器150的多个存储器装置(存储器1、存储器2、存储器3、……、存储器P)。集线器150如上文所述可包括微控制器、存储器控制器或其他处理器。集线器150包含总线操作逻辑159，其是配置用以执行针对用于与存储器装置通讯的一或数个总线的通讯协议。总线操作逻辑159可包含驱动器、缓冲器、物理层传输器及接收器，以及其他支持电路。在此实例中，存储器系统是配置用于主控/从属总线系统，在所述主控/从属总线系统中，主控端口是实作于集线器150上，而从属端口则实作于存储器装置上。

如图所示，集线器150包含多个端口，所述端口包含具有对应IO引脚的共享端口及专用端口。共享端口在此实例中包含MIO：0-3。图中绘示的集线器150的专用端口包含MIO1：CS，CK，0-1；MIO2：CS，CK，0-1；MIO3：CS，CK；以及MIOP：CS，CK。如在图解中所示，可存在支持额外的存储器装置的额外的端口的集合。

存储器芯片中的每一者包含支持其连接至总线的多个端口。因此，存储器1包含端口SIO1：CS，CK，0-3。存储器2包含端口SIO2：CS，CK，0-3。存储器3包含端口SIO3：CS，CK，0-3。存储器P包含端口SIOP：CS，CK，0-3。

此配置可用以支持与串行周边接口(SPI)标准总线架构兼容的总线，其中端口CS与SPI低态有效芯片选择(CSB)相对应，端口CK与SPI串行频率(SCLK)相对应；端口0与SPI主控输出/从属输入(MOSI)端口相对应，端口1与SPI第一主控输入/从属输出(MISO1)端口相对应；端口2与SPI第二主控输入/从属输出(MISO2)端口相对应；且端口3与SPI第三主控输入/从属输出(MISO3)端口相对应。本文中所述的技术可与其他标准及非标准总线架构(包含例如I²C)一起使用。

在图7A中，绘示针对共享操作及专用操作的总线线路的实例配置。在此图中，存在可识别为包含数个子集的多个总线线路。

端口MIO：0-1连接至总线线路的子集161，且端口MIO：2-3连接至总线线路的子集162。子集161与162在图解中合并以绘示包含四个总线线路的合并子集160。

共享总线线路的子集162连接至所绘示的所有存储器装置上的端口2及3。因此，端口MIO：2-3在共享线(164、165、166、167)上连接至端口SIO1：2-3；端口SIO2：2-3；端口SIO3：2-3以及端口SIOP：2-3。

共享总线线路的子集161连接至所绘示的部分存储器装置(此实例包括存储器3及存储器P，但不包含存储器1及存储器2)上的端口0及1。因此，端口MIO：0-1在共享线(子集166、子集167)上连接至端口SIO3：0-1及SIOP：0-1。

在存储器1及存储器2上，端口0及1连接至专用总线线路，且连接至集线器150上的对应专用端口。总线线路的子集152以点对点的配置连接于存储器1上的端口SIO1：0，1与集线器150上的MIO1：0，1之间。总线线路的子集154以点对点的配置连接于存储器2上的端口SIO2：0，1与集线器150上的MIO2：0，1之间。

在此实例中，芯片选择端口及芯片频率端口是以点对点的配置在专用总线在线连接。因此，总线线路包含以点对点的配置连接于存储器1上的端口SIO1：CS，CK与集线器上的端口MIO1：CS，CK之间的子集151。子集153是以点对点的配置连接于存储器2上的端口SIO2：CS，CK与集线器上的端口MIO2：CS，CK之间。子集155是以点对点的配置连接于存储器3上的端口SIO3：CS，CK与集线器上的端口MIO3：CS，CK之间。子集156是以点对点配置连接于存储器P上的端口SIOP：CS，CK与集线器150上的端口MIOP：CS，CK之间。

图7B绘示使用存储器1的所有端口SIO1：CS，CK，0-3存取存储器1的高吞吐量读取以及使用存储器2的部分端口SIO2：CS，CK，0-1写入存储器2的频率时序，其中在时间上重叠的操作是使用如图7A所示的系统，并操作如SPI兼容总线的同步串行总线。在此实例中，所述操作可以从同步芯片选择信号开始，且从存储器1及存储器2的角度独立地行进。集线器150经由缓冲及配置逻辑来协调所述操作，因此可维持时间上重叠的数据流。

在所述时序图中，对于存储器1，所述信号包含迹线63上的SIO1：0、迹线64上的SIO1：1、迹线65上的SIO1：2以及迹线66上的SIO1：3。对于存储器2，所述信号包含迹线73上的SIO2：0、迹线74上的SIO2：1、迹线75上的SIO2：2，以及迹线76上的SIO2：3。如I图7A所示，存储器1上的端口SIO1：2，3与存储器2上的端口SIO2：2，3分别通过共享总线线路连接至集线器150上的端口MIO：2，3。所有其他端口连接在专用总线在线以至集线器上150的专用端口。

迹线61上的CS1与迹线71上的CS2分别为存储器1的总线端口SIO1：CS上的芯片选择信号与存储器2的总线端口SIO2：CS上的芯片选择信号。迹线62上的CK1与迹线72上的CK2分别为存储器1的频率信号SIO1：CK与存储器2的频率信号SIO2：CK。

如时序图所示，在各别芯片选择信号选择芯片之后，CK1与CK2分别具有针对端口SIO1：0与SIO2：0上的命令码的8个频率循环，以及分别针对也在端口SIO1：0与端口SIO2：0上的地址的另外24个循环。接着，CK1具有8个虚拟频率循环，之后以用于读出所有四个端口SIO1：0-3上的数据的频率循环。对于存储器2，CK2不具有虚设频率循环，之后以用于接收端口SIO2：0上的写入数据的频率循环。

在其他实施例中，每一个存储器芯片中包括连接至共享总线线路的除2个引脚以外的不同数目引脚(诸如，1个引脚、3个引脚，或3个以上引脚)。在其他实施例中，每一个存储器芯片中包括连接至离散总线线路的除2个引脚以外的不同数目引脚(诸如，1个引脚、3个引脚，或3个以上引脚)。集线器可经由跨越不同存储器芯片的离散总线线路连接至相同数目的输入/输出引脚，或经由跨越不同存储器芯片的离散总线线路连接至不同数目的输入/输出引脚，或部分集线器具有相同数目的输入/输出引脚，而其他集线器具有一或多个不同数目的输入/输出引脚。

在另一实施例中，同步命令具有传输命令、地址以及数据的至少一部分的不同数量的部分重叠或完全重叠，使得一个命令的命令码、地址及/或数据的至少一个循环与另一命令的命令码、地址及/或数据的至少一个循环在时间上重叠。

在各种实施例中，多个同步(其可部分地重叠)命令包含至少2个读取、至少2个写入，或至少1个写入与1个读取。

在不同实施例中，在给定存储器芯片上的所有输入/输出引脚中，这些引脚的第一子集经由离散总线线路连接至集线器，而这些引脚的第二子集经由共享总线线路连接至集线器。由于存储器芯片仅有部分输入/输出引脚是经由专用总线线路连接至集线器，且并非存储器芯片的每一个输入/输出引脚都是经由专用总线线路连接至集线器，因此引脚计数及总线线路数目少于图2实例下的引脚计数及总线线路数目。然而，由于存储器芯片中至少有部分输入/输出引脚是经由专用总线线路连接至集线器，因此集线器可执行与不同芯片的同步存储器操作。

图8为另一存储器系统的方块图，此存储器系统具有在集线器与存储器芯片之间的共享总线线路及至少一个离散总线线路，其中集线器与存储器芯片之间共享电力总线线路，且集线器与主机之间具有主机总线。

图8的存储器系统类似于图6的存储器系统。另外，主机总线82是在集线器54与主机81之间。主机81发出命令(例如存储器命令，诸如读取、编程以及擦除命令)至集线器54，而集线器54则经由主机总线82及集线器54上的主机接口引脚接收存储器命令。又，集线器54对存储器芯片51、52以及53实施自主机81接收的存储器命令。集线器54是控制电路的一个实例。

图8的存储器系统也包含通过电力线连接至集线器54以及存储器芯片51、52及53的电力总线83。电力总线中的实例电力线为正电压参考以及接地参考，连同在集线器54以及存储器芯片51、52及53上的对应电力引脚。另一实例具有多个正电压参考。另一实例具有一或多个负电压参考。

图9及图10为另一存储器系统的方块图，此存储器系统具有在集线器与存储器芯片之间的共享总线线路及至少一个离散总线线路，其中集线器与存储器芯片是在同一封装或不同封装中。

在图9中，存储器系统类似于图8。然而，集线器54以及存储器芯片51、52及53都在同一半导体封装90中。

在图10中，存储器系统类似于图8。然而，集线器54以及存储器芯片51、52及53是由不同半导体封装中的集线器104以及存储器芯片101、102及103取代。集线器54是控制电路的一个实例。

图11为具有操作逻辑180及配置逻辑181的集线器104的简化方块图。集线器104也具有多个端口。专用端口110包含具有第一引脚集合111的第一端口以及具有第二引脚集合112的第二端口。共享端口120包含第三引脚集合。使用引脚130的主机端口包含第四引脚集合。集线器104也包含芯片选择引脚集合、频率引脚集合以及电力引脚集合(未示出)。

根据总线上执行的特定操作对于总线的需求，配置逻辑181会将引脚分配给通讯工作阶段。因此，给定操作可请求使用t引脚111、引脚112以及共享端口120的配置。

在图3中，所述配置也具有经由各别专用总线线路以点对点方式连接至存储器芯片21及22的专用引脚110。图4至图6以及图8至图10具有经由各别专用总线线路以点对点方式连接至各别存储器装置芯片的专用引脚的类似配置。

在图7A中，配置逻辑181做出具有连接至共享总线线路的共享端口MIO：0-3的配置，其中存储器1、存储器2、存储器3以及存储器P共享总线线路的子集。在图7A中，配置逻辑181做出具有经由分别专用总线线路以点对点方式连接至存储器1及存储器2等的专用端口MIO1：0，1及MIO2：0，1等的配置。

总线操作逻辑180使用所述配置以产生用于所述操作的命令以及选定的引脚及总线线路。图7B绘示此类命令的实例。

图12为具有操作逻辑250及配置逻辑251的存储器装置芯片201的简化方块图。在较佳实例中，存储器装置不需要区别使用共享总线线路与专用总线线路的配置逻辑，如图7A及图7B的实例所教导。存储器装置芯片201也在引脚处具有多个端口以连接至总线线路。专用端口210包含第一引脚集合。共享端口220包含第二引脚集合。存储器装置芯片201也包含芯片选择引脚、频率引脚以及电力引脚集合(未示出)。

配置逻辑251会做出具有专用端口210及共享端口220的配置。操作逻辑250则会使用此配置来处理用于操作的命令。

在不同实施例中，所述命令会指定在使用存储器装置的操作中所使用的引脚数目。所述端口的集合包括可配置用于各种数目引脚的操作的同步串行端口。举例而言，各种命令可指定用以分别经由1个引脚、2个引脚、4个引脚或另一引脚倍数以1倍速度、2倍速度、4倍速度或另一速度倍数传输数据的端口。各种引脚分布包括专用端口中的所有I/O引脚，共享端口中的所有I/O引脚，以及专用端口中的I/O引脚与共享端口中的I/O引脚的组合。

所述技术的一个方案为如本文中所述的一个或多个存储器芯片。

所述技术的一个方案为如本文中所述的集线器。

所述技术的一个方案为具有如本文中所述之总线线路配置的系统，诸如固态磁盘或其他电路板。各种实施例包含具有或不具有集线器以及具有或不具有存储器集成电路的电路板。

所述技术的另一方案为经编程或硬联机至集线器的指令，所述集线器同时执行共享总线线路及离散总线线路两者上的指令。

所述技术的另一方案为由同时在共享总线线路及离散总线在线发送指令的集线器执行的方法。

在各种实施例中，关于存储器芯片，数据/地址路径及序列是相同的，而无论与存储器芯片的通讯是经由共享总线线路或是离散总线线路。

在各种实施例中，集线器可经由软件或软件调整共享总线线路的端口与离散总线线路的端口之间的引脚。

在各种实施例中，集线器是通过CSB选择共享总线在线的存储器芯片，且集线器是通过CSB选择离散总线在线的存储器芯片。

在各种实施例中，引脚的输出驱动强度在加载共享总线在线的状况下为可变的。

介绍到集线器的实例，实例集线器包含一或多个状态机、缓存器档案，以及经部署以执行存储器功能(包含读取及编程功能)的其他逻辑电路。实例集线器为使用一或多个专用逻辑电路、可编程门阵列电路、具有相关联软件的可编程处理器或所述类型电路的组合而实施。在一些实施中，集线器功能性的一部分(例如)是在存储器芯片之外、使用与集线器相关联的硬件或软件或者主机处理器实施。实例集线器包含将命令码与实际命令关联的命令表，所述实际命令包含用以自存储器装置读取数据的多个读取命令及/或用以将数据编程至存储器装置的多个编程命令。每一个命令包含用以指定命令的至少一第一数字循环，以及包含存储器地址的更多十六进制数字的后续循环。当存储器装置在确认存储器地址循环之后且做好准备时，集线器可按顺序自所述存储器装置读出数据。

实例集线器将业界标准串行外设接口(SPI)总线主控器用于使用SPI串行接口的串行闪存。其他实例功能为损耗均衡(wear leveling)以及主机文件系统与物理内存地址之间的转译层。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种集线器，包括：

端口的集合；以及

总线操作逻辑，在存取特定存储器装置的第一操作中使用所述端口的第一子集，所述第一子集配置为连接至离散总线线路，而在第二操作中使用所述端口的第二子集，所述第二操作用于存取多个存储器装置中与所述特定存储器不同的一个或多个存储器装置，所述第二子集配置为连接至共享总线线路，其中所述第一操作与所述第二操作在时间上重叠，且在存取所述特定存储器装置的第三操作中使用所述端口的所述第二子集中的至少一个端口以及所述端口的所述第一子集中的至少一个端口。

2.如权利要求1所述的集线器，其中所述端口的所述第一子集中的所述端口包含：

第一端口，用于将数据自所述第一端口发送至所述特定存储器装置；以及

第二端口，用于将数据自所述特定存储器装置发送至所述第二端口。

3.如权利要求1所述的集线器，其中：

(i)所述端口的所述第一子集用于点对点连接至所述特定存储器装置；

(ii)所述端口的所述第二子集用于连接至包含所述特定存储器装置的多个存储器装置；且

(iii)所述端口的第三子集用于连接至所述多个存储器装置中不包含所述特定存储器装置的一个以上的存储器装置。

4.如权利要求3所述的集线器，其中所述总线操作逻辑将所述端口的所述第一子集中的至少一个端口用于所述第一操作，且将所述端口的所述第二子集中的至少一个端口及所述端口的所述第三子集中的至少一个端口用于所述第二操作。

5.如权利要求3所述的集线器，其中所述总线操作逻辑将所述端口的所述第一子集中的至少一个端口及所述端口的所述第三子集中的至少一个端口用于存取所述特定存储器装置的第七操作。

6.如权利要求3所述的集线器，其中所述端口的集合包含：

(i)所述端口的第四子集，用于连接总线线路，所述总线线路用于点对点连接至所述多个存储器装置中的第二特定存储器装置，所述第二特定存储器装置与所述特定存储器装置不同；且

所述总线操作逻辑在存取所述第二特定存储器装置的第四操作中使用所述端口的所述第四子集中的至少一个端口，而在第五操作中使用所述端口的所述第二子集中的至少一个端口，其中，所述第五操作用于存取所述多个存储器装置中与所述第二特定存储器装置不同的一个或多个存储器装置，所述第四操作与所述第五操作在时间上重叠。

7.如权利要求6所述的集线器，其中所述总线操作逻辑将所述端口的所述第四子集中的至少一个端口及所述端口的所述第三子集中的至少一个端口用于存取所述第二特定存储器装置的第六操作。

8.一种存储器系统，包括：

多个存储器装置；

集线器；

多个总线线路，将所述多个存储器装置连接至所述集线器，包括：

所述多个总线线路的第一子集，以点对点连接于所述集线器与所述多个存储器装置中的特定存储器装置之间，所述多个总线线路的第一子集为离散总线线路；以及

所述多个总线线路的第二子集，连接至包含所述特定存储器装置的所述多个存储器装置中的所有存储器装置，所述多个总线线路的第二子集为共享总线线路；且

所述集线器包括：

总线操作逻辑，所述总线操作逻辑在存取所述特定存储器装置的第一操作中使用所述多个总线线路的所述第一子集，而在第二操作中使用所述多个总线线路的所述第二子集，其中，所述第二操作用于存取所述多个存储器装置中与所述特定存储器不同的一个或多个存储器装置，所述第一操作与所述第二操作在时间上重叠；且在存取所述特定存储器装置的第三操作中使用所述第二子集中的至少一个总线线路以及所述第一子集中的至少一个总线线路。

9.如权利要求8所述的存储器系统，其中所述多个总线线路的所述第一子集中的总线线路包括：

第一总线线路，用于将数据自所述集线器发送至所述特定存储器装置；以及

第二总线线路，用于将数据自所述特定存储器装置发送至所述集线器。

10.如权利要求8所述的存储器系统，其中：

(i)所述总线线路的所述第一子集用于点对点连接至所述特定存储器装置；

(ii)所述总线线路的所述第二子集用于连接至包含所述特定存储器装置的多个存储器装置；且

(iii)所述总线线路的第三子集用于连接至所述多个存储器装置中不包含所述特定存储器装置的一个以上的存储器装置。

11.如权利要求10所述的存储器系统，其中所述总线操作逻辑将所述多个总线线路的所述第一子集中的至少一个总线线路用于所述第一操作，且将所述多个总线线路的所述第二子集中的至少一个总线线路及所述多个总线线路的所述第三子集中的至少一个总线线路用于所述第二操作。

12.如权利要求10所述的存储器系统，其中所述总线操作逻辑将所述多个总线线路的所述第一子集中的至少一个总线线路及所述多个总线线路的所述第三子集中的至少一个总线线路用于存取所述特定存储器装置的第七操作。

13.如权利要求10所述的存储器系统，其中所述多个总线线路包含：

(i)所述多个总线线路的第四子集，其以点对点配置连接于所述集线器与所述多个存储器装置中的第二特定存储器装置之间，所述第二特定存储器装置与所述特定存储器装置不同；且

所述总线操作逻辑在存取所述第二特定存储器装置的第四操作中使用所述多个总线线路的所述第四子集中的至少一个总线线路，而在第五操作中使用所述多个总线线路的所述第二子集中的至少一个总线线路，其中，所述第五操作用于存取所述多个存储器装置中与所述第二特定存储器装置不同的一个或多个存储器装置，所述第四操作与所述第五操作在时间上重叠。

14.如权利要求13所述的存储器系统，其中所述总线操作逻辑将所述多个总线线路的所述第四子集中的至少一个总线线路及所述多个总线线路的所述第三子集中的至少一个总线线路用于存取所述第二特定存储器装置的第六操作。

15.一种操作存储器系统的方法，所述存储器系统包含多个存储器装置、集线器以及将所述多个存储器装置连接至所述集线器的多个总线线路，包含所述多个总线线路中的以点对点配置连接于所述集线器与所述多个存储器装置中的特定存储器装置之间的总线线路的第一子集，所述多个总线线路的第一子集为离散总线线路，以及所述多个总线线路中的连接至包含所述特定存储器装置的所述多个存储器装置中的全部存储器装置的总线线路的第二子集，所述多个总线线路的第二子集为共享总线线路；所述方法包括：

在存取所述特定存储器装置的第一操作中使用所述总线线路的所述第一子集，而在第二操作中使用所述总线线路的所述第二子集，其中，所述第二操作用于存取多个存储器装置中与所述特定存储器不同的一个或多个存储器装置，所述第一操作与所述第二操作在时间上重叠；以及

在存取所述特定存储器装置的第三操作中使用所述第二子集中的至少一个总线线路以及所述第一子集中的至少一个总线线路。

16.如权利要求15所述的操作存储器系统的方法，其中：

(iii)所述总线线路的第三子集经用于连接至所述多个存储器装置中不包含所述特定存储器装置的一个以上的存储器装置，且包含：

将所述总线线路的所述第一子集中的至少一个总线线路用于所述第一操作；以及

将所述总线线路的所述第二子集中的至少一个总线线路及所述总线线路的所述第三子集中的至少一个总线线路用于所述第二操作。

17.如权利要求15所述的操作存储器系统的方法，其中：

(i)所述总线线路的所述第一子集用于点对点连接所述特定存储器装置；

(iii)所述总线线路的第三子集用于连接至所述多个存储器装置中不包含所述特定存储器装置的一个以上的存储器装置，且包含：

将所述总线线路的所述第一子集中的至少一个总线线路及所述总线线路的所述第三子集中的至少一个总线线路用于存取所述特定存储器装置的第七操作。

18.如权利要求15所述的操作存储器系统的方法，其中：

(ii)所述总线线路的所述第二子集用于连接至包含所述特定存储器装置的多个存储器装置；

(iii)所述多个总线线路中的总线线路的第三子集用于连接至所述多个存储器装置中不包含所述特定存储器装置的一个以上的存储器装置；且

(iv)所述多个总线线路的第四子集以点对点连接于所述集线器与所述多个存储器装置中的第二特定存储器装置之间，所述第二特定存储器装置与所述特定存储器装置不同；且包含：

在存取所述第二特定存储器装置的第四操作中使用所述总线线路的所述第四子集中的至少一个总线线路，而在第五操作中使用所述总线线路的所述第二子集中的至少一个总线线路，其中，所述第五操作用于存取所述多个存储器装置中与所述第二特定存储器装置不同的一个或多个存储器装置，所述第四操作与所述第五操作在时间上重叠。

19.如权利要求18所述的操作存储器系统的方法，包含将所述总线线路的所述第四子集中的至少一个总线线路及所述总线线路的所述第三子集中的至少一个总线线路用于存取所述第二特定存储器装置的第六操作。