JP2011248456A - 電子装置およびマイクロコントローラ - Google Patents

Abstract

【課題】シリアル通信を用いて複数の不揮発性メモリに同じデータの書き込みを行うマイクロコントローラにおいて、書き込みの確認処理を簡素化することを目的とする。
【解決手段】マイクロコントローラ１のチップセレクト出力端子ＣＳ１〜ＣＳ３は、その各々が、複数の不揮発性メモリ２ａ〜２ｃのうち１つおよび調停回路３の入力端子の１つ３ｂ、３ｄ、３ｆに接続され、不揮発性メモリ２ａ〜２ｃのデータ出力端子ＯＵＴは、それぞれ調停回路３の入力端子の１つ３ａ、３ｃ、３ｅに接続され、調停回路３の出力端子３ｇは、マイクロコントローラ１のシリアルデータの入力端子Ｍ−ＩＮに接続され、調停回路３は更に、入力端子３ｂ、３ｄ、３ｆへ入力される信号がすべてオンとなっているときは、入力端子３ａ、３ｃ、３ｅに入力される信号がすべてオンである場合にのみ、出力端子３ｇから出力される信号がオンとなるように構成されている。
【選択図】図１

Description

本発明は、電子装置およびマイクロコントローラに関するものである。

従来、クロック同期式シリアル通信を用いて不揮発性メモリにデータの書き込みを行うマイクロコントローラが広く用いられている（例えば、特許文献１〜３参照）。典型的な例としては、図９に示すように、マイクロコントローラ８１とＥＥＰＲＯＭ８２（不揮発性メモリの一例に相当する）が信号線８３〜８６を介して接続されている。

この場合、マイクロコントローラ８１は、図１０に示すような処理を行うことで、ＥＥＰＲＯＭ８２へのデータの書き込みおよび書き込みの確認を実現する。すなわち、マイクロコントローラ８１は、ステップ９０１でＣＳ１信号線８４のチップセレクト信号をオンし、続いてステップ９０２でマイクロコントローラＯＵＴ信号線８５を介してデータ書き込みコマンド（アドレス指定および書き込むデータも含む）をＥＥＰＲＯＭ８２に送信する。続いてステップ９０３でＣＳ１信号線８４のチップセレクト信号をオフすることで、クロック信号線８３の信号タイミングに従ってＥＥＰＲＯＭ８２にデータが書き込まれる。続いてマイクロコントローラ８１は、ステップ９０４で再度ＣＳ１信号線８４のチップセレクト信号をオンし、さらにステップ９０４で、データの書き込みが完了するまで待ち、マイクロコントローラＩＮ信号線８６の信号がオンされると、書き込みが完了したと判定してステップ９０６に進み、ＣＳ１信号線８４のチップセレクト信号を再度オフする。

特開２００１−２９０７５５号公報 特開２００５−２５２３８号公報 特開２００７−５９０２２号公報

芹井滋喜、「ＳＰＩインターフェースの使いかた」、トランジスタ技術、ＣＱ出版株式会社、２００６年５月、６月号、ｐ．１５３−１５４

また、１つのマイクロコントローラに複数の不揮発性メモリを接続し、同じデータをそれら複数の不揮発性メモリのそれぞれに記録することが考えられる。このような扱いの対象となるデータは、例えば、マイクロコントローラを備えた装置において、できる限り消失を防ぎたいようなデータである。

この場合、非特許文献１に記載されているような接続構造のマスタ（マイクロコントローラ）と複数のスレーブ（ＥＥＰＲＯＭ）を用いることが考えられる。より具体的には、図１１に示すように、１つのマイクロコントローラ９１から伸びたクロック信号線ＣＫ９３、マスタＯＵＴ１スレーブＩＮ信号線９４、マスタＩＮ１スレーブＯＵＴ信号線９５が３つに分岐して３つのＥＥＰＲＯＭ９２ａ〜９２ｃに対して並列に接続され、また、３本のＣＳ信号線９６ａ〜９６ｃが、マイクロコントローラ９１から３つのＥＥＰＲＯＭ９２ａ〜９２ｃのそれぞれに対して接続されている。このようにすることで、ＥＥＰＲＯＭ９２ａ〜９２ｃの数が増えても、マイクロコントローラ９１側のＣＫ、ＯＵＴ、ＩＮ端子の数が変化しないので、マイクロコントローラ９１内のシリアル通信用のリソースを節約することができる。

この場合、マイクロコントローラ９１がＥＥＰＲＯＭ９２ａ〜９２ｃのそれぞれに同じデータを書き込んで書き込みの確認を行うためには、例えば図１２のような処理を実行する。

すなわち、ＣＳ１〜ＣＳ３端子のすべてからの出力をオンとすることでＥＥＰＲＯＭ９２ａ〜９２ｃを選択し（ステップ９０５）、次にマイクロコントローラ９１のＯＵＴ１端子からデータ書き込みコマンド（アドレス指定および書き込むデータも含む）をＥＥＰＲＯＭ９２ａ〜９２ｃに出力し（ステップ９１０）、次にＣＳ１〜ＣＳ３端子のすべてからの出力をオフとすることでＥＥＰＲＯＭ９２ａ〜９２ｃにデータの書き込みを開始させる（ステップ９１５）。

そしてその後、第１ＥＥＰＲＯＭ９２ａにおける書き込みの確認をするため、ＣＳ１端子からの出力をオンとし（ステップ９２０）、次にマイクロコントローラ９１のＩＮ端子がオンになるまで待ち（ステップ９２５）、オンになると、第１ＥＥＰＲＯＭ９２ａにおける書き込みが終了したと判定し、続いてＣＳ１端子からの出力をオフとすることで第１ＥＥＰＲＯＭ９２ａの選択を解除する（ステップ９３０）。

そして、ステップ９２０〜９３０と同等の処理を第２ＥＥＰＲＯＭ９２ｂに対して行い（ステップ９３５〜９４５）、続いて、ステップ９２０〜９３０と同等の処理を第３ＥＥＰＲＯＭ９２ｃに対して行う（ステップ９３５〜９４５）。このようにすることで、ＥＥＰＲＯＭ９２ａ〜９２ｃに対して同時に同じデータの書き込みを開始できるので、全体の書き込みに要する時間が短縮できる。

しかしながら、上記の処理では、ＥＥＰＲＯＭの書き込みの確認処理を１つ１つ順番に行わなければならないので、処理が複雑になる。これは、クロック同期式シリアル通信に限らず、クロック非同期式シリアル通信においても発生する。

本発明は、このように処理が複雑となるという問題に鑑み、シリアル通信を用いて複数の不揮発性メモリに同じデータの書き込みを行うマイクロコントローラにおいて、書き込みの確認処理を簡素化することを目的とする。

上記目的を達成するための請求項１に記載の発明は、マイクロコントローラ（１）と、複数の不揮発性メモリ（２ａ〜２ｃ）とを備え、前記マイクロコントローラ（１）がシリアル通信を用いて前記複数の不揮発性メモリ（２ａ〜２ｃ）に同じデータの書き込みを行う電子装置であって、前記電子装置は更に調停回路（３）を備え、前記マイクロコントローラ（１）から前記複数の不揮発性メモリ（２ａ〜２ｃ）に対して前記シリアル通信によってデータを送信するための１個のデータ出力端子（Ｍ−ＯＵＴ）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）の入力端子（ＩＮ）に接続され、前記マイクロコントローラ（１）から前記複数の不揮発性メモリ（２ａ〜２ｃ）を個別に選択するためのチップセレクト信号を出力する複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）は、その各々が、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち１つおよび前記調停回路（３）の入力端子の１つ（３ｂ、３ｄ、３ｆ）に接続され、前記マイクロコントローラ（１）に対して前記シリアル通信によってデータを送信するために設けられた前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）は、それぞれ前記調停回路（３）の入力端子の１つ（３ａ、３ｃ、３ｅ）に接続され、前記調停回路（３）の出力端子（３ｇ）は、前記マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）に接続され、前記調停回路（３）は更に、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）と接続された入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号がすべてオンとなっているときは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）と接続された入力端子（３ａ、３ｃ、３ｅ）に入力される信号がすべてオンである場合にのみ、前記マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）と接続された出力端子（３ｇ）から出力される信号がオンとなるように構成されていることを特徴とする電子装置である。

このようになっていることで、複数の不揮発性メモリ（２ａ〜２ｃ）へのデータの書き込み開始後、すべてのチップセレクト出力端子（ＣＳ１〜ＣＳ３）の出力信号をオンとすれば、不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて書き込みが終わったタイミングで、不揮発性メモリ（２ａ〜２ｃ）のすべてのデータ出力端子（ＯＵＴ）の出力信号がオンとなり、マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）にオンの信号が入力される。したがって、複数の不揮発性メモリ（２ａ〜２ｃ）の書き込みの確認処理を１つ１つ順番に行うのではなく、マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）の出力信号がオンかオフかを判定するだけで、すべての不揮発性メモリ（２ａ〜２ｃ）の書き込み完了を判定することができる。すなわち、書き込みの確認処理を簡素化することができる。

また、請求項２に記載の発明は、請求項１に記載の電子装置において、前記マイクロコントローラ（１）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）において書き込みデータの書き込みが開始した後、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）のすべての出力をオンとし、その後、前記マイクロコントローラ（１）の前記シリアルデータの入力端子（Ｍ−ＩＮ）への入力信号がオンかオフかに基づいて、前記複数の不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて前記書き込みデータの書き込みが完了したか否かを判定することを特徴とする。

また、請求項３に記載の発明は、請求項１または２に記載の電子装置において、前記調停回路（３）は更に、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）と接続された入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号のうち１つの入力端子（３ｂ）に入力される信号のみがオンとなっているときは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）と接続された入力端子（３ａ、３ｃ、３ｅ）のうち、前記１つの入力端子（３ｂ）と同じ不揮発性メモリ（２ａ）に接続されている入力端子（３ａ）から出力される信号のオン、オフと、前記マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）に接続された出力端子（３ｇ）から出力される信号のオン、オフとが、一致するように構成されていることを特徴とする。

このようになっていることで、マイクロコントローラ（１）は、複数の不揮発性メモリ（２ａ〜２ｃ）に書き込まれたデータを、シリアル通信を用いた周知の方法で、複数の不揮発性メモリ（２ａ〜２ｃ）のうち任意の不揮発性メモリから記憶したデータを読み出して使用することができる。これは、チップセレクト出力端子（ＣＳ１〜ＣＳ３）から出力する信号のうちいずれか１つのみをオンとすれば、調停回路（３）の出力端子３ｇからの出力は、当該１つのチップセレクト出力端子に接続された不揮発性メモリのデータ出力端子（ＯＵＴ）の出力と同じになるからである。

また、請求項４に記載の発明は、マイクロコントローラ（１’）と、複数の不揮発性メモリ（２ａ〜２ｃ）とを備え、前記マイクロコントローラ（１’）がシリアル通信を用いて前記複数の不揮発性メモリ（２ａ〜２ｃ）に同じデータの書き込みを行う電子装置であって、前記マイクロコントローラ（１’）は、ＣＰＵ（１８）と、前記ＣＰＵ（１８）によって制御されるシリアル通信インターフェース（１７ａ）と、前記ＣＰＵ（１８）によって制御される汎用入出力ポート（１６）と、出力端子（３ｇ）および複数の入力端子（３ａ〜３ｆ）を備えた調停回路（３）と、複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）とを備え、前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、前記マイクロコントローラ（１’）から前記複数の不揮発性メモリ（２ａ〜２ｃ）のそれぞれに対して前記シリアル通信によってデータを送信するための複数のデータ出力端子（Ｍ−ＯＵＴ）と、前記複数の不揮発性メモリ（２ａ〜２ｃ）を個別に選択するチップセレクト信号を前記マイクロコントローラ（１’）の外部に出力するための複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）と、前記複数の不揮発性メモリ（２ａ〜２ｃ）から前記シリアル通信によって送信されたデータを受け付けるためのデータ受付端子（Ｄ１〜Ｄ３）と、を含み、前記複数のデータ出力端子（Ｍ−ＯＵＴ）のそれぞれは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち異なる１つの不揮発性メモリの入力端子（ＩＮ）に接続され、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）のそれぞれは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち異なる１つの不揮発性メモリのチップセレクト入力端子（ＣＳ）に接続されると共に、前記マイクロコントローラ（１’）の内部において前記汎用入出力ポート（１６）の複数の端子のうち異なる１つに接続され、前記チップセレクト信号は、前記汎用入出力ポートの前記複数の端子のうち、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）に接続される入出力端子から出力されるようになっており、前記調停回路（３）の前記複数の入力端子（３ａ〜３ｆ）は、第１のグループに属する入力端子（３ｂ、３ｄ、３ｆ）と、第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）とに分かれ、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）から前記マイクロコントローラ（１’）の外部に出力されるチップセレクト信号のオン、オフは、前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力されるチップセレクト信号のオン、オフと、一致するように構成されており、前記複数のデータ受付端子（Ｄ１〜Ｄ３）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち異なる１つの不揮発性メモリのデータ出力端子（ＯＵＴ）に接続されると共に、前記マイクロコントローラ（１’）の内部において前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）に対して１対１に接続可能となっており、前記調停回路（３）の前記出力端子（３ｇ）は、前記シリアル通信インターフェース（１７ａ）においてシリアルデータの入力を受けるためのデータ入力端子（Ｉ）に接続可能となっており、前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力される前記チップセレクト信号がすべてオンとなっているときは、前記第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）に入力される信号がすべてオンである場合にのみ、前記シリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）と接続可能な前記出力端子（３ｇ）から出力される信号がオンとなるように構成されていることを特徴とする電子装置である。

このようになっていることで、複数の不揮発性メモリ（２ａ〜２ｃ）へのデータの書き込み開始後、すべてのチップセレクト出力端子（ＣＳ１〜ＣＳ３）の出力信号をオンとすれば、不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて書き込みが終わったタイミングで、不揮発性メモリ（２ａ〜２ｃ）のすべてのデータ出力端子（ＯＵＴ）の出力信号がオンとなり、シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）にオンの信号が入力される。したがって、複数の不揮発性メモリ（２ａ〜２ｃ）の書き込みの確認処理を１つ１つ順番に行うのではなく、シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）の出力信号がオンかオフかを判定するだけで、すべての不揮発性メモリ（２ａ〜２ｃ）の書き込み完了を判定することができる。すなわち、書き込みの確認処理を簡素化することができる。

また、マイクロコントローラ（１’）の内部に調停回路（３）を設けることで、マイクロコントローラ（１’）の外部に調停回路専用の電子部品を設ける必用がなくなり、その結果、電子部品数が削減されることで、電子装置内のスペース取りが容易になる。

また、請求項５に記載の発明は、請求項４に記載の電子装置において、前記マイクロコントローラ（１’）は、更に切替回路（４）を備え、前記切替回路（４）は、第１種のスイッチ（ＳＷ１〜ＳＷ３）を備え、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）は、前記マイクロコントローラ（１’）の内部において、前記切替回路（４）を介して前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に１対１に接続されると共に、それぞれが、前記切替回路（４）を介して前記汎用入出力ポート（１６）の複数の端子のうち異なる１つに接続され、前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第１の状態にあるとき、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）は、前記切替回路（４）を介してそれぞれ前記汎用入出力ポート（１６）の端子の１つに接続され、前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第２の状態にあるとき、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）は、前記切替回路（４）を介してそれぞれ前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）の１つに接続されることを特徴とする。

このようになっていることで、マイクロコントローラ（１’）の複数のデータ受付端子（Ｄ１〜Ｄ３）は、第１の状態では汎用入出力用ポート用の外部端子として使用でき、第２の状態では不揮発性メモリ（２ａ〜２ｂ）のデータ出力端子（ＯＵＴ）からシリアルデータを受信するための端子として使用できる。このように、電子装置の用途に応じて、スイッチの状態をあらかじめ設定することで、データ受付端子（Ｄ１〜Ｄ３）の機能を、シリアル通信用の端子と、汎用ポート用の端子の間で、適宜切り替えることができる。したがって、このマイクロコントローラ（１’）を、本発明の電子装置以外の装置に流用することができると共に、マイクロコントローラ（１’）の外部端子の使用数を節約することができる。

また、請求項６に記載の発明は、請求項５に記載の電子装置において、前記マイクロコントローラ（１’）は、更に第２種のスイッチ（ＳＷ４）を備え、前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、更にリザーブ端子（ＲＶ）を含み、前記第２種のスイッチ（ＳＷ４）が第１の状態にあるとき、前記リザーブ端子（ＲＶ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続され、前記第２種のスイッチ（ＳＷ４）が第２の状態にあるとき、前記調停回路（３）の前記出力端子（３ｇ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続されることを特徴とする。

このようになっていることで、調停回路（３）をバイパスしてシリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）へ信号を入力したい場合は、第２種のスイッチ（ＳＷ４）が第１の状態となるようにすればよい。このように、シリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）には、リザーブ端子（ＲＶ）からの信号を受ける汎用のデータ入力端子として使用できる。

また、請求項７に記載の発明は、請求項４ないし７のいずれか１つに記載の電子装置において、前記マイクロコントローラ（１’）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）において書き込みデータの書き込みが開始した後、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）のすべての出力をオンとし、その後、前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）への入力信号がオンかオフかに基づいて、前記複数の不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて前記書き込みデータの書き込みが完了したか否かを判定することを特徴とする。

また、請求項８に記載の発明は、請求項４ないし７のいずれか１つに記載の電子装置において、前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号のうち１つの入力端子（３ｂ）に入力される信号のみがオンとなっているときは、前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）のうち、前記１つの入力端子（３ｂ）と同じ不揮発性メモリ（２ａ）に接続されている入力端子（３ａ）から出力される信号のオン、オフと、前記シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）に接続可能な出力端子（３ｇ）から出力される信号のオン、オフとが、一致するように構成されていることを特徴とする。

このようになっていることで、マイクロコントローラ（１’）は、複数の不揮発性メモリ（２ａ〜２ｃ）に書き込まれたデータを、シリアル通信を用いた周知の方法で、複数の不揮発性メモリ（２ａ〜２ｃ）のうち任意の不揮発性メモリから読み出して使用することができる。これは、チップセレクト出力端子（ＣＳ１〜ＣＳ３）から出力する信号のうちいずれか１つのみをオンとすれば、調停回路（３）の出力端子（３ｇ）からの出力は、当該１つのチップセレクト出力端子に接続された不揮発性メモリのデータ出力端子（ＯＵＴ）の出力と同じになるからである。

また、請求項９に記載の発明は、複数の外部の装置（２ａ〜２ｃ）とシリアル通信を行うことができるマイクロコントローラであって、ＣＰＵ（１８）と、前記ＣＰＵ（１８）によって制御されるシリアル通信インターフェース（１７ａ）と、前記ＣＰＵ（１８）によって制御される汎用入出力ポート（１６）と、出力端子（３ｇ）および複数の入力端子（３ａ〜３ｆ）を備えた調停回路（３）と、複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）と、を備え、前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、前記複数の外部の装置（２ａ〜２ｃ）のそれぞれに対して前記シリアル通信によってデータを送信するための複数のデータ出力端子（Ｍ−ＯＵＴ）と、前記複数の外部の装置（２ａ〜２ｃ）を個別に選択するチップセレクト信号を出力するための複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）と、前記複数の外部の装置（２ａ〜２ｃ）から前記シリアル通信によって送信されたデータを受け付けるためのデータ受付端子（Ｄ１〜Ｄ３）と、を含み、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）のそれぞれは、当該マイクロコントローラの内部において前記汎用入出力ポート（１６）の複数の端子のうち異なる１つに接続され、前記チップセレクト信号は、前記汎用入出力ポートの前記複数の端子のうち、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）に接続される入出力端子から出力されるようになっており、前記調停回路（３）の前記複数の入力端子（３ａ〜３ｆ）は、第１のグループに属する入力端子（３ｂ、３ｄ、３ｆ）と、第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）とに分かれ、前記第１のグループに属する入力端子（３ｂ、３ｄ、３ｆ）と前記第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）とは１対１に対応し、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）から当該マイクロコントローラの外部に出力されるチップセレクト信号のオン、オフは、前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力されるチップセレクト信号のオン、オフと、一致するように構成されており、前記複数のデータ受付端子（Ｄ１〜Ｄ３）は、当該マイクロコントローラの内部において前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）に対して１対１に接続可能となっており、前記調停回路（３）の前記出力端子（３ｇ）は、前記シリアル通信インターフェース（１７ａ）においてシリアルデータの入力を受けるためのデータ入力端子（Ｉ）に接続可能となっており、前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力される前記チップセレクト信号がすべてオンとなっているときは、前記第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）に入力される信号がすべてオンである場合にのみ、前記シリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）と接続可能な前記出力端子（３ｇ）から出力される信号がオンとなるように構成されていることを特徴とするマイクロコントローラである。

このように構成されたマイクロコントローラにおいて、当該マイクロコントローラのデータ出力端子（Ｍ−ＯＵＴ）を、当該複数の不揮発性メモリ（２ａ〜２ｃ）の入力端子（ＩＮ）に接続し、複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）の各々を、当該複数の不揮発性メモリ（２ａ〜２ｃ）のうち１つに接続し、また、複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）を、データ受付端子（Ｄ１〜Ｄ３）に接続させることで、複数の不揮発性メモリ（２ａ〜２ｃ）へのデータの書き込み開始後、すべてのチップセレクト出力端子（ＣＳ１〜ＣＳ３）の出力信号をオンとすれば、不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて書き込みが終わったタイミングで、不揮発性メモリ（２ａ〜２ｃ）のすべてのデータ出力端子（ＯＵＴ）の出力信号がオンとなり、シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）にオンの信号が入力される。したがって、複数の不揮発性メモリ（２ａ〜２ｃ）の書き込みの確認処理を１つ１つ順番に行うのではなく、シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）の出力信号がオンかオフかを判定するだけで、すべての不揮発性メモリ（２ａ〜２ｃ）の書き込み完了を判定することができる。すなわち、書き込みの確認処理を簡素化することができる。

また、マイクロコントローラ（１’）の内部に調停回路（３）を設けることで、マイクロコントローラ（１’）の外部に調停回路専用の電子部品を設ける必用がなくなり、その結果、電子部品数が削減されることで、電子装置内のスペース取りが容易になる。

また、請求項１０に記載の発明は、請求項９に記載のマイクロコントローラにおいて、更に切替回路（４）を備え、前記切替回路（４）は、第１種のスイッチ（ＳＷ１〜ＳＷ３）を備え、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）は、当該マイクロコントローラの内部において、前記切替回路（４）を介して前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に１対１に接続されると共に、それぞれが、前記切替回路（４）を介して前記汎用入出力ポート（１６）の前記複数の端子のうち異なる１つに接続され、前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第１の状態にあるとき、前記データ受付端子（Ｄ１〜Ｄ３）は、前記切替回路（４）を介してそれぞれ前記汎用入出力ポート（１６）の端子の１つに接続され、前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第２の状態にあるとき、前記データ受付端子（Ｄ１〜Ｄ３）は、前記切替回路（４）を介してそれぞれ前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）の１つに接続されることを特徴とする。

このようになっていることで、マイクロコントローラの複数のデータ受付端子（Ｄ１〜Ｄ３）は、第１の状態では汎用入出力用ポート用の外部端子として使用でき、第２の状態では不揮発性メモリ（２ａ〜２ｂ）のデータ出力端子（ＯＵＴ）からシリアルデータを受信するための端子として使用できる。このように、マイクロコントローラの用途に応じて、スイッチの状態を設定することで、データ受付端子（Ｄ１〜Ｄ３）の機能を、シリアル通信用の端子と、汎用ポート用の端子の間で、適宜切り替えることができる。したがって、マイクロコントローラの外部端子の使用数を節約することができる。

また、請求項１１に記載の発明は、請求項１０に記載のマイクロコントローラにおいて、更に第２種のスイッチ（ＳＷ４）を備え、前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、更にリザーブ端子（ＲＶ）を含み、前記第２種のスイッチ（ＳＷ４）が第１の状態にあるとき、前記リザーブ端子（ＲＶ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続され、前記第２種のスイッチ（ＳＷ４）が第２の状態にあるとき、前記調停回路（３）の前記出力端子（３ｇ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続されることを特徴とする。

このようになっていることで、調停回路（３）をバイパスしてシリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）へ信号を入力したい場合は、第２種のスイッチ（ＳＷ４）が第１の状態となるようにすればよい。このように、シリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）には、リザーブ端子（ＲＶ）からの信号を受ける汎用のデータ入力端子として使用できる。

また、請求項１２に記載の発明は、請求項９ないし１１のいずれか１つに記載のマイクロコントローラにおいて、前記複数の外部の装置は複数の不揮発性メモリ（２ａ〜２ｃ）であり、前記ＣＰＵ（１８）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）において書き込みデータの書き込みが開始した後、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）のすべての出力をオンとし、その後、前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）の出力信号がオンかオフかに基づいて、前記複数の不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて前記書き込みデータの書き込みが完了したか否かを判定することを特徴とする。

また、請求項１３に記載の発明は、請求項９ないし１２のいずれか１つに記載のマイクロコントローラにおいて、前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号のうち１つの入力端子（３ｂ）に入力される信号のみがオンとなっているときは、前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）のうち、前記１つの入力端子（３ｂ）と対応する入力端子（３ａ）から出力される信号のオン、オフと、前記シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）に接続可能な出力端子（３ｇ）から出力される信号のオン、オフとが、一致するように構成されていることを特徴とする。

このようになっていることで、マイクロコントローラ（１’）は、複数の不揮発性メモリ（２ａ〜２ｃ）に書き込まれたデータを、クロック同期式シリアル通信を用いた周知の方法で、複数の不揮発性メモリ（２ａ〜２ｃ）のうち任意の不揮発性メモリから読み出して使用することができる。これは、チップセレクト出力端子（ＣＳ１〜ＣＳ３）から出力する信号のうちいずれか１つのみをオンとすれば、調停回路（３）の出力端子３ｇからの出力は、当該１つのチップセレクト出力端子に接続された不揮発性メモリのデータ出力端子（ＯＵＴ）の出力と同じになるからである。

なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。

本発明の第１実施形態に係る電子装置１０の構成図である。 第１実施形態における調停回路３の内部構成図である。 調停回路３の入出力の真理値表である。 同一データ書き込みおよび書き込み確認処理のフローチャートである。 同一データ書き込みおよび書き込み確認処理時の電子装置１０のシーケンス図である。 同一データ書き込みおよび書き込み確認処理時の調停回路３のタイミングチャートである。 本発明の第２実施形態に係る電子装置１０’の構成図である。 第２実施形態の切替回路４の構成図である。 マイクロコントローラ８１とＥＥＰＲＯＭ８２の従来の接続関係を示す図である。 従来の書き込み時のＣＰＵの作動を示すフローチャートである。 マイクロコントローラ９１と３個のＥＥＰＲＯＭ９２〜９４の従来の接続関係を示す図である。 書き込み時のマイクロコントローラ９１の参考例を示すフローチャートである。

（第１実施形態）
以下、本発明の第１実施形態について説明する。図１に、本実施形態に係る電子装置１０の構成を示す。

この電子装置１０は、車両に搭載され、図１に示す通り、マイクロコントローラ１、複数のＥＥＰＲＯＭ２ａ〜２ｃ（不揮発性記憶媒体の一例に相当する）、および調停回路３を備え、これら構成要素１〜３が複数の信号線で接続されている。

そしてこの電子装置１０において、マイクロコントローラ１は、マイクロコントローラ１の外部にあるＥＥＰＲＯＭ２ａ〜２ｃのそれぞれに対してデータの書き込みおよび読み出しを行えるようになっている。さらにマイクロコントローラ１は、消失すると大きな悪影響が生じるようなデータを、ＥＥＰＲＯＭ２ａ〜２ｃのすべてに記録させることで、当該データの冗長性を高める。つまり、何らかの要因でＥＥＰＲＯＭ２ａ〜２ｃのいずれか１つに記録された当該データの記録内容が壊れても、残りの２つのＥＥＰＲＯＭには同じデータが残っているので、マイクロコントローラ１は、ＥＥＰＲＯＭ２ａ〜２ｃ中から読み出したデータの多数決によって、正しいデータを採用することができる。このようにデータに対して、非常に高い信頼性を求められる例としては、宇宙衛星等に搭載されるマイコン等が考えられる。

ここで、マイクロコントローラ１の構成について説明する。マイクロコントローラ１は、データバス１１、ユーザが書き換え可能なＲＯＭ（フラッシュＲＯＭ等）１２、ＲＡＭ１３、タイマ１４、Ａ／Ｄコンバータ１５を備えている。これら構成要素１１〜１５は、いずれも周知のものである。また、マイクロコントローラ１は、いずれも周知の汎用入出力ポート１６、２つのシリアル通信インターフェース１７ａ、１７ｂ、およびＣＰＵ１８も備えている。また、マイクロコントローラ１は、マイクロコントローラ１の外部と接続するための外部端子を（例えば、後述する外部端子Ｍ−ＣＫ、Ｍ−ＯＵＴ、Ｍ−ＩＮ、ＣＳ１〜ＣＳ３）を、複数（例えば１００個以上）有している。

汎用入出力ポート１６は、複数個（例えば、１００個以上）の入出力端子を備え、ＣＰＵ１８の制御に従って、各入出力端子を介して、１ビットずつの入出力制御を行うことのできるポートである。汎用入出力ポート１６の入出力端子は、それぞれマイクロコントローラ１の外部端子に接続されている。

シリアル通信インターフェース１７ａは、クロック同期式シリアル通信用のインターフェースであり、ＣＰＵ１８によってトリガされハードウェアフロー制御により所定ビット数（例えば８ビット、１６ビット）を単位としてシリアル通信を行う通信インターフェース回路である。このシリアル通信インターフェース１７ａは、３つの端子Ｋ、Ｏ、Ｉを有している。端子Ｋは、クロック同期式シリアル通信用におけるクロック信号を生成して出力するためのクロック出力端子であり、端子Ｏは、クロック同期式シリアル通信用における送信用のシリアルデータを生成して出力するためのデータ出力端子であり、端子Ｉは、クロック同期式シリアル通信用においてシリアルデータの入力を受けるためのデータ入力端子である。シリアル通信インターフェース１７ｂも、シリアル通信インターフェース１７ａと同等の機能を有するインターフェースである。

本実施形態では、シリアル通信インターフェース１７ａは、ＥＥＰＲＯＭ２ａ〜２ｃに対してクロック同期式シリアル通信を用いてデータの書き込みおよび読み出しを行うために用いられる。そして、シリアル通信インターフェース１７ｂは、他の用途に用いられてもよいし、あるいは未使用のままであってもよい。

シリアル通信のリソースであるシリアル通信インターフェース１７ａ、１７ｂの数（本実施形態では２個）は、汎用入出力ポート１６の端子の数よりも遙かに少ない。したがって、汎用入出力ポート１６の入出力端子の使用個数を節約したいという要請よりも、シリアル通信インターフェース１７ａ、１７ｂの使用個数を節約したいという要請の方が遙かに強い。

なお、シリアル通信インターフェース１７ａのクロック出力端子Ｋ、データ出力端子Ｏ、データ入力端子Ｉと内部で接続するマイクロコントローラ１の外部端子を、それぞれ、クロック出力端子Ｍ−ＣＫ、データ出力端子Ｍ−ＯＵＴ、データ入力端子Ｍ−ＩＮという。

したがって、クロック出力端子Ｍ−ＣＫは、シリアル通信インターフェース１７ａがクロック同期式シリアル通信のために生成したクロック信号を当該マイクロコントローラ１の外部に出力する端子である。また、データ出力端子Ｍ−ＯＵＴは、シリアル通信インターフェース１７ａがクロック同期式シリアル通信で送信するために生成したデータを当該マイクロコントローラの外部に出力する端子である。データ入力端子Ｍ−ＩＮは、シリアル通信インターフェース１７ａがクロック同期式シリアル通信で受信するデータが入力される端子である。

また、汎用入出力ポート１６の入出力端子のうち３つにそれぞれ接続する外部端子を、チップセレクト出力端子ＣＳ１、チップセレクト出力端子ＣＳ２、チップセレクト出力端子ＣＳ３という。

ＣＰＵ１８は、ＲＯＭ１２に記録されているプログラムを実行することで、種々の処理を実現する。例えば、電子装置１０がイモビライザＥＣＵである場合は、キー符号と所定の識別符号との照合処理、および、車両駆動源の始動を許可する信号を駆動源の制御装置に出力する処理等を実現する。そして、その処理の際、ＲＡＭ１３を作業領域として使用し、また、必用に応じて、汎用入出力ポート１６、シリアル通信インターフェース１７ａ、１７ｂ等を制御する。

次に、ＥＥＰＲＯＭ２ａ〜２ｃについて説明する。ＥＥＰＲＯＭ２ａ〜２ｃは、クロック同期式シリアル通信方式によってデータの書き込みおよび読み出しができる周知のシリアルＥＥＰＲＯＭであり、それぞれが、クロック入力端子ＣＫ、チップセレクト入力端子ＣＳ、データ入力端子ＩＮ、データ出力端子ＯＵＴを備えている。これらの端子を介した信号の入出力に応じたＥＥＰＲＯＭ２ａ〜２ｃの作動については、後述する。

ここで、マイクロコントローラ１の端子とＥＥＰＲＯＭ２ａ〜２ｃの端子との配線構造について説明する。マイクロコントローラ１のクロック出力端子Ｍ−ＣＫには、クロック信号線Ｌ１の一端が接続され、このクロック信号線Ｌ１は３つに分岐して、それぞれ並列にＥＥＰＲＯＭ２ａ〜２ｃのクロック入力端子ＣＫに接続されている。

したがって、１個のクロック出力端子Ｍ−ＣＫからクロック同期式シリアル通信のためのクロック信号が出力され、このクロック信号は、クロック信号線Ｌ１を介して、ＥＰＲＯＭ２ａ〜２ｃのクロック入力端子ＣＫに共に入力される。

また、マイクロコントローラ１のデータ出力端子Ｍ−ＯＵＴには、マイコンＯＵＴ信号線Ｌ２の一端が接続され、このマイコンＯＵＴ信号線Ｌ２は３つに分岐して、それぞれ並列にＥＥＰＲＯＭ２ａ〜２ｃのデータ入力端子ＩＮに接続されている。このマイコンＯＵＴ信号線Ｌ２は、マイクロコントローラ１からＥＥＰＲＯＭ２ａ〜２ｃに対してクロック同期式シリアル通信によってデータを送信するための信号線である。

したがって、１個のデータ出力端子Ｍ−ＯＵＴからクロック同期式シリアル通信によってデータが出力され、このデータは、クロック信号線Ｌ２を介して、ＥＰＲＯＭ２ａ〜２ｃのクデータ入力端子ＩＮに共に入力される。

また、マイクロコントローラ１のチップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３には、それぞれ、チップセレクト信号線Ｌ３、Ｌ４、Ｌ５の一端が接続され、チップセレクト信号線Ｌ３、Ｌ４、Ｌ５の他の一端が、それぞれ第１ＥＥＰＲＯＭ２ａ、第１ＥＥＰＲＯＭ２ｂ、第１ＥＥＰＲＯＭ２ｃのチップセレクト入力端子ＣＳに接続されている。

これらチップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３は、第１ＥＥＰＲＯＭ２ａ、第１ＥＥＰＲＯＭ２ｂ、第１ＥＥＰＲＯＭ２ｃをそれぞれ個別に選択するためのチップセレクト信号を出力するための端子である。

ここで、調停回路３について説明する。図１に示すように、調停回路３は、複数の入力端子３ａ〜３ｇを有している。そして、チップセレクト信号線Ｌ３、Ｌ４、Ｌ５が分岐してそれぞれ入力端子３ｂ、３ｄ、３ｆ（第１のグループに属する入力端子に相当する）に接続されている。つまり、チップセレクト信号線Ｌ３、Ｌ４、Ｌ５は、その各々が、マイクロコントローラ１のチップセレクト出力端子Ｃ１、Ｃ２、Ｃ３の１つから伸びて２つに分岐し、ＥＥＰＲＯＭ２ａ〜２ｃのうち対応するＥＥＰＲＯＭおよび調停回路３に並列に接続されている。

また、ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴには、それぞれメモリＯＵＴ信号線Ｌ６〜Ｌ８の一端が接続され、このメモリＯＵＴ信号線Ｌ６〜Ｌ８の他の一端は、それぞれ調停回路３の入力端子３ａ、３ｃ、３ｅ（第２のグループに属する入力端子に相当する）に接続されている。

また、調停回路３の出力端子３ｇには、マイコンＩＮ信号線Ｌ９の一端が接続され、マイコンＩＮ信号線Ｌ９の他の一端は、マイクロコントローラ１の入力端子Ｍ−ＩＮに接続されている。

図２に、この調停回路３の内部構成を示す。調停回路３は、その内部に、（例えばＣＭＯＳの）論理回路３０１〜３１１を備えている。そして、ＡＮＤゲート３０１の２つの入力端子はそれぞれ入力端子３ａ、３ｂと接続され、ＡＮＤゲート３０２の２つの入力端子はそれぞれ入力端子３ｃ、３ｄと接続され、ＡＮＤゲート３０３の２つの入力端子はそれぞれ入力端子３ｅ、３ｆと接続される。このように、入力端子３ａ、３ｂは互いに対応関係にあり、入力端子３ｃ、３ｄは互いに対応関係にあり、入力端子３ｅ、３ｆは互いに対応関係にある。すなわち、第１のグループに属する入力端子３ｂ、３ｄ、３ｆは、第２のグループに属する入力端子３ａ、３ｃ、３ｅと１対１の対応関係にある。

また、ＡＮＤゲート３０４の２つの入力端子はそれぞれ入力端子３ｂ、３ｄと接続され、ＡＮＤゲート３０５の２つの入力端子はそれぞれＡＮＤゲート３０１、３０２の出力端子と接続され、ＡＮＤゲート３０６の２つの入力端子はそれぞれＡＮＤゲート３０５、３０３の出力端子と接続され、ＯＲゲート３０７の２つの入力端子はそれぞれＡＮＤゲート３０１、３０２の出力端子と接続され、ＯＲゲート３０８の２つの入力端子はそれぞれＡＮＤゲート３０３、ＯＲゲート３０７の出力端子と接続され、ＮＡＮＤゲート３０９の２つの入力端子はそれぞれ入力端子３ｆおよびＡＮＤゲート３０４の出力端子と接続され、ＡＮＤゲート３１０の２つの入力端子はそれぞれＯＲゲート３０８、ＮＡＮＤゲート３０９の出力端子と接続され、ＯＲゲート３１１の２つの入力端子はそれぞれＡＮＤゲート３０６、ＡＮＤゲート３１０の出力端子と接続される。そしてＯＲゲート３１１の出力端子は端子３ｇに接続される。

したがって、この調停回路３の入力と出力の真理値は、図３に示すようなものになる。この図３では、第１ＥＥＰＲＯＭ：ＯＵＴが入力端子３ａの入力値を意味し、第２ＥＥＰＲＯＭ：ＯＵＴが入力端子３ｃの入力値を意味し、第３ＥＥＰＲＯＭ：ＯＵＴが入力端子３ｅの入力値を意味し、ＣＳ１、ＣＳ２、ＣＳ３それぞれ入力端子３ｂ、３ｄ、３ｆの入力値を意味し、Ｍ−ＩＮが出力端子３ｇの出力を意味する。なお、図３では、信号電圧のＨ（ハイ）がオン（論理値１）に相当し、信号電圧のＬ（ロウ）がオフ（論理値０）に相当する正論理を採用しているが、他の例として負論理を採用してもよい。

この図３の最下行に示すように、ＣＳ１、ＣＳ２、ＣＳ３がすべてオンとなっている場合は、第１ＥＥＰＲＯＭ：ＯＵＴ、第２ＥＥＰＲＯＭ：ＯＵＴ、第３ＥＥＰＲＯＭ：ＯＵＴのすべてがオンであるときに限り、Ｍ−ＩＮがオンとなり、第１ＥＥＰＲＯＭ：ＯＵＴ、第２ＥＥＰＲＯＭ：ＯＵＴ、第３ＥＥＰＲＯＭ：ＯＵＴのうち１つでもオフであれば、Ｍ−ＩＮがオフとなる。

また、この図３の第３行〜第５行に示すように、ＣＳ１、ＣＳ２、ＣＳ３のうちいずれか１つのみがオンとなっている場合は、そのオンとなっている端子に入力されるチップセレクト信号がいずれか１つのＥＥＰＲＯＭに入力されていることになるが、入力端子３ａ、３ｃ、３ｅのうち、当該１つのＥＥＰＲＯＭのデータ出力端子ＯＵＴと接続されている端子の値と、Ｍ−ＩＮとが一致する。

このような構成となっていることで、調停回路３全体としては、複数のチップセレクト信号線Ｌ３〜Ｌ５のすべての出力がオンとなっているとき、複数のメモリＯＵＴ信号線Ｌ６〜Ｌ８すべての出力がオンであるときに限り、端子３ｇから出力される信号がオンとなり、それ以外のときに、端子３ｇから出力される信号がオフとなる。

また、複数のチップセレクト信号線Ｌ３〜Ｌ５のうち１つのチップセレクト信号線のみの信号がオンとなっているとき、複数のメモリＯＵＴ信号線Ｌ６〜Ｌ８のうち、当該１つのチップセレクト信号線と同じＥＥＰＲＯＭに接続されているメモリＯＵＴ信号線の出力のオン、オフと、端子３ｇから出力される信号のオン、オフとが、一致するようになる。

なお、入力端子３ａからＡＮＤゲート３０１の入力側端子までの信号線、端子３ｃからＡＮＤゲート３０２の入力側端子までの信号線、および、端子３ｅからＡＮＤゲート３０３の入力側端子までの信号線には、それぞれプルダウン回路３１２、３１３、３１４が接続されている。これらプルダウン回路３１２、３１３、３１４は、入力端子３ａ、３ｃ、３ｅに入力される信号が不定（ハイインピーダンス状態）となることを防ぐためのものである。なお、今回はメモリＯＵＴ信号Ｌ６〜Ｌ８がＨ（ハイ）の状態で、書込完了を意味しているので、信号が不定（ハイインピーダンス状態）の場合に、書換中を意味するようプルダウン回路３１２，３１３，３１４を採用している。メモリＯＵＴ信号Ｌ６〜Ｌ８がＬ（ロウ）の状態で、書込完了を意味するＥＥＰＲＯＭを採用する場合、プルダウン回路３１２、３１３、３１４をプルアップ回路に置き換えてもよい。

以下、上記のような構成の電子装置１０の作動について説明する。マイクロコントローラ１のＣＰＵ１８は、作動中、ＥＥＰＲＯＭ２ａ〜２ｃに同じデータ（例えば、識別符号）を記録して当該データの冗長性を高める必要性が発生したとき、図４に示すような同一データ書き込みおよび書き込み確認処理のプログラムの実行を開始する。なお、データの冗長性を高める必要性が発生したか否かは、どのような情報に基づいて判定してもよい。例えば、図示しない振動センサからの出力値が所定のレベルを超えた場合、図示しない車外温度センサの出力値が所定温度（例えば５０°）を超えた場合に、データの冗長性を高める必要性が発生したと判定してもよい。あるいは、電子装置１０に接続された操作部（図示せず）に対してユーザが所定の操作を行った場合に、データの冗長性を高める必要性が発生したと判定してもよい。以下、ＥＥＰＲＯＭ２ａ〜２ｃのすべてに書き込むデータを、書き込みデータという。

図５は、同一データ書き込みおよび書き込み確認処理時の電子装置１０のシーケンス図であり、図６は、同一データ書き込みおよび書き込み確認処理時の調停回路３のタイミングチャートである。以下、図４〜図６を参照して、同一データ書き込みおよび書き込み確認処理時の作動について説明する。なお、シリアル通信インターフェース１７ａは、マイクロコントローラ１の作動中に、通信コマンド送信中に端子Ｋ、Ｍ−ＣＫを介してクロック信号線Ｌ１にクロック信号を出力している。また、同一データ書き込みおよび書き込み確認処理の開始時、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３から出力するチップセレクト信号はすべてオフとなっている。また、各ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴからの信号は、調停回路３のプルダウン回路３１２〜３１４がなければハイインピーダンス状態となるが、調停回路３のプルダウン回路３１２〜３１４があるために、オフ（ロウ）状態となる。

同一データ書き込みおよび書き込み確認処理においてＣＰＵ１８は、まずステップ１０５で、汎用入出力ポート１６を制御して、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３から出力するチップセレクト信号２０１（図５参照）をすべてオンとすることで、全ＥＥＰＲＯＭ２ａ〜２ｃを選択する。これによって、図６のタイムスロット１と２の境目のタイミングにおいて、調停回路３の入力端子３ｂ、３ｄ、３ｆに入力されるチップセレクト信号２０１もオンとなる。

続いてステップ１１０では、シリアル通信インターフェース１７ａを制御して、端子Ｏおよびマイクロコントローラ１のデータ出力端子ＯＵＴからマイコンＯＵＴ信号線Ｌ２にデータ書き込みコマンド２０２をシリアル送信する。このデータ書き込みコマンド２０２には、データ書き込みを意味するオペコード、書き込み先アドレスのデータ、および、書き込みデータが含まれる。

すると、ＥＥＰＲＯＭ２ａ〜２ｃのそれぞれは、データ入力端子ＩＮから受けた当該データ書き込みコマンド２０２の内容を一時保持する。

続いてステップ１１５では、汎用入出力ポート１６を制御して、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３から出力するチップセレクト信号２０３のすべてをオフとする。これによって、図６のタイムスロット６と７の間のタイミングにおいて、調停回路３の入力端子３ｂ、３ｄ、３ｆに入力されるチップセレクト信号２０３もオフとなる。

すると、ＥＥＰＲＯＭ２ａ〜２ｃのそれぞれは、チップセレクト入力端子ＣＳ１〜３から受けるチップセレクト信号２０３がオフになったタイミングで、保持しているデータ書き込みコマンドの内容に従って、書き込みデータを、書き込み先アドレスに記録し始める。したがって、チップセレクト信号２０３のオフは、ＥＥＰＲＯＭ２ａ〜２ｃに対する書き込み開始命令の送信に相当する。

このように、ＥＥＰＲＯＭ２ａ〜２ｃのそれぞれに対して、ＥＥＰＲＯＭ２ａ〜２ｃのうち他のＥＥＰＲＯＭにおけるデータの書き込み終了を待たずに、同時に書き込みコマンド２０２の送信および書き込み開始の命令を送信することで、同時並行的にＥＥＰＲＯＭ２ａ〜２ｃにおけるデータの書き込みが行われるので、ＥＥＰＲＯＭ２ａ〜２ｃに対して順番に書き込みを行う場合に比べ、全体の書き込みに要する時間が短縮される。また、３つのＥＥＰＲＯＭ２ａ〜２ｃに書き込みコマンドを送るためにマイクロコントローラ１が実際に行う送信処理は、３回でなく１回で済む。したがってその分、図４の処理のプログラムのサイズが低減される。

なお、ＥＥＰＲＯＭ２ａ〜２ｃに書き込まれる書き込みデータはすべて同じなので、ＥＥＰＲＯＭ２ａ〜２ｃのそれぞれが書き込み完了に要する時間は、概ね同じであると考えられるが、製品間のばらつき等の要因により、完全に一致する可能性は低い。図５の例では、第１ＥＥＰＲＯＭ２ａの書き込み期間２０４よりも第２ＥＥＰＲＯＭ２ｂの書き込み期間２０５の方が長く、かつ、第３ＥＥＰＲＯＭ２ｃの書き込み期間２０６は第１ＥＥＰＲＯＭ２ａの書き込み期間２０４よりも長くかつ第２ＥＥＰＲＯＭ２ｂの書き込み期間２０５よりも短い。

これらステップ１０５〜１１５までの処理が、ＥＥＰＲＯＭ２ａ〜２ｃのすべてへの書き込み処理に相当する。続いてＣＰＵ１８は、全ＥＥＰＲＯＭ２ａ〜２ｃへのデータ書き込みの確認を行う処理（ステップ１２０〜１３０）に入り、まずステップ１２０で、汎用入出力ポート１６を制御して、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３から出力するチップセレクト信号２０７をすべてオンとすることで、全ＥＥＰＲＯＭ２ａ〜２ｃを選択する。これによって、図６のタイムスロット７と８の境目のタイミングにおいて、調停回路３の入力端子３ｂ、３ｄ、３ｆに入力されるチップセレクト信号２０７もオンとなる。

この、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３からのチップセレクト信号２０７をオンにすると、各ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴからの信号は、そのＥＥＰＲＯＭにおいてデータの書き込みが続いていればオフ（Ｂｕｓｙ）となり、データの書き込みが終了していればオン（Ｒｅａｄｙ）となる。

続いてステップ１２５では、全ＥＥＰＲＯＭ２ａ〜２ｃにおいて書き込みデータの書き込みが完了するまで待つ。より具体的には、マイクロコントローラ１のデータ入力端子Ｍ−ＩＮに入力される信号（より具体的には、シリアル通信インターフェース１７ａのデータ入力端子Ｉに入力される信号）がオンとなるまで（すなわちメモリＯＵＴ信号線のＬ９の信号がオンとなるまで）待つ。

ステップ１２０の終了段階で、調停回路３に入力される３つのチップセレクト信号のすべてがオンとなっているので、図３の真理値表に示したように、マイクロコントローラ１のデータ入力端子Ｍ−ＩＮに入力される信号は、入力端子３ａ、３ｃ、３ｅへの入力がすべてオンとなったときに限りオンとなり、それ以外はオフとなる。

それ故、図５に示すＥＥＰＲＯＭ２ａ〜２ｃのすべてのデータ書き込み期間２０４〜２０６が終了するまでは、図６のタイムスロット８〜１７に示すように、マイクロコントローラ１のデータ入力端子Ｍ−ＩＮに入力される信号はオフである。

ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴからの信号２０８〜２１０は、当該ＥＥＰＲＯＭの書き込みが終わるタイミングでオフからオンに切り替わる（図６のタイムスロット１０と１１の境界、１２と１３の境界、１７と１８の境界）。そして、すべてのデータ書き込み期間２０４〜２０６が終了した時点で、調停回路３の出力端子３ｇからマイクロコントローラ１のデータ入力端子Ｍ−ＩＮに入力される信号２１１もオンに切り替わる。

するとＣＰＵ１８は、ステップ１２５で全書き込みデータの書き込みが完了したと判定し、続いてステップ１３０に進み、汎用入出力ポート１６を制御して、チップセレクト出力端子ＣＳ１〜ＣＳ３から出力するチップセレクト信号２１２をオフとする。これによって、図６のタイムスロット１８と１９の間のタイミングにおいて、調停回路３の入力端子３ｂ、３ｅ、３ｆに入力されるチップセレクト信号２１２もオフとなる。すると、調停回路３からマイクロコントローラ１のデータ入力端子Ｍ−ＩＮに入力される信号もオフに切り替わる。

なお、ＣＰＵ１８は、このようにしてＥＥＰＲＯＭ２ａ〜２ｃに書き込まれたデータを、クロック同期式シリアル通信を用いた周知の方法で、ＥＥＰＲＯＭ２ａ〜２ｃのうち任意のＥＥＰＲＯＭから読み出して使用することができる。これは、汎用入出力ポート１６を制御して、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３から出力する信号のうちいずれか１つ（例えばチップセレクト出力端子ＣＳ１の出力信号）のみをオンとすれば、調停回路３の出力端子３ｇからの出力は、当該１つのチップセレクト出力端子に接続されたＥＥＰＲＯＭ（例えばＥＥＰＲＯＭ２ａ）のデータ出力端子ＯＵＴの出力と同じになるからである。

以上説明した通り、本実施形態のマイクロコントローラ１は、複数のＥＥＰＲＯＭ２ａ〜２ｃに同じデータを書き込むようになっているが、そのために使用するシリアル通信のリソース（すなわちシリアル通信インターフェース１７ａ）は１つのみである。

これは、本実施形態の電子装置１０において、マイクロコントローラ１のクロック出力端子ＣＫの出力信号線およびデータ出力端子ＯＵＴの出力信号線のそれぞれを、ＥＥＰＲＯＭ２ａ〜２ｃに対して並列的に接続し、ＥＥＰＲＯＭ２ａ〜２ｃのすべてのデータ出力端子ＯＵＴを調停回路３に接続させ、調停回路３内において、各ＥＥＰＲＯＭ用のチップセレクト信号線Ｌ３〜Ｌ５の信号のオン、オフに応じて、それらデータ出力端子ＯＵＴからの出力を取捨選択しているからである。

より具体的には、マイクロコントローラ１のクロック出力端子ＣＫから伸びるクロック信号線Ｌ１が３つに分岐してそれぞれ並列にＥＥＰＲＯＭ２ａ〜２ｃのクロック入力端子ＣＫに接続されており、マイクロコントローラ１のデータ出力端子から伸びるマイコンＯＵＴ信号線Ｌ２が３つに分岐して、それぞれ並列にＥＥＰＲＯＭ２ａ〜２ｃのデータ入力端子ＩＮに接続されている。更に、ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴから伸びるメモリＯＵＴ信号線Ｌ６〜Ｌ８は、それぞれ調停回路３の入力端子３ａ、３ｃ、３ｅに接続され、また、汎用入出力ポート１６に繋がるチップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３からＥＥＰＲＯＭ２ａ〜２ｃのチップセレクト入力端子ＣＳまでそれぞれ伸びるチップセレクト信号線Ｌ３、Ｌ４、Ｌ５も、調停回路３の端子に接続されている。

そして調停回路３では、チップセレクト信号線Ｌ３〜Ｌ５のすべてにおいて信号がオンとなっているときは、複数のメモリＯＵＴ信号線Ｌ６〜Ｌ８の信号がすべてオンである場合にのみ、端子３ｇから出力される信号がオンとなる。また調停回路３は、チップセレクト信号線Ｌ３〜Ｌ５のうち１つのチップセレクト信号線のみがオンとなっているとき、複数のメモリＯＵＴ信号線Ｌ６〜Ｌ８のうち、当該１つのチップセレクト信号線と同じＥＥＰＲＯＭに接続されているメモリＯＵＴ信号線の出力信号のオン、オフと、端子３ｇから出力される信号のオン、オフとが、一致するようになっている。

このようになっていることで、ＥＥＰＲＯＭ２ａ〜２ｃがいくつあっても、それらＥＥＰＲＯＭ２ａ〜２ｃのクロック入力端子ＣＫはシリアル通信インターフェース１７ａの同じ端子Ｋに接続され、それらＥＥＰＲＯＭ２ａ〜２ｃのデータ入力端子ＩＮはシリアル通信インターフェース１７ａの同じ端子Ｏに接続され、また、それらＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴからの信号はシリアル通信インターフェース１７ａの同じ端子Ｉに入力される。

したがって、ＥＥＰＲＯＭ２ａ〜２ｃがいくつあっても、それらＥＥＰＲＯＭ２ａ〜２ｃのために使用するシリアル通信インターフェース１７ａは１つで済む。つまり、図１０で示したような構成に比べ、マイクロコントローラ１内におけるシリアル通信用のリソースを節約することができる。

また、複数のＥＥＰＲＯＭ２ａ〜２ｃにおいて書き込みデータの書き込みが開始された後、チップセレクト信号線Ｌ３〜Ｌ５のすべての信号をオンとすれば、ＥＥＰＲＯＭ２ａ〜２ｃのすべてにおいて書き込みが終わったタイミングで、調停回路３の出力端子３ｇから出力される信号がオンとなるので、複数のＥＥＰＲＯＭ２ａ〜２ｃの書き込みの確認処理を図１２のように１つ１つ順番に行うのではなく、データ入力端子Ｍ−ＩＮの出力信号がオンかオフかを判定するだけで、全ＥＥＰＲＯＭ２ａ〜２ｃの書き込み完了を判定することができる。すなわち、書き込みの確認処理を簡素化することができる。

そして、複数のＥＥＰＲＯＭ２ａ〜２ｃの書き込みの確認処理を図１２のように１つ１つ順番に行う場合に比べ、ステップ９４０、９５５の処理が不要となるので、その分だけ、書き込みの確認にかかる時間が低減される。

また、書き込みが完了したか否かの判定（ステップ１２５）においては、ＥＥＰＲＯＭ２ａ〜２ｃのいずれについても、マイクロコントローラ１の同じデータ入力端子ＩＮ（シリアル通信インターフェース１７ａの端子Ｉ）の入力信号を参照すればよい。したがって、判定の対象となるＥＥＰＲＯＭ毎に、信号を参照する端子が異なるような場合に比べ、参照対象の端子が低減される。したがって、図４の処理のプログラムにおいては、参照対象の端子の入力信号を示すための変数（または関数）が１つで済むので、プログラムが簡易になり、プログラムサイズが低減される。

また、調停回路３をマイクロコントローラ１の外部に設けるので、マイクロコントローラ１自体は、通常の汎用的なものを用いることができる。

（第２実施形態）
次に、本発明の第２実施形態について説明する。図７に、本実施形態に係る電子装置１０’の構成を示す。本実施形態が第１実施形態と異なるのは、本実施形態の調停回路３がマイクロコントローラ１’の内部に組み込まれていることである。なお、図７と図１において同一の符号が付された構成要素は、互いに同一の機能を有するものであり、ここではそれらの詳細についての説明は省略する。

本実施形態のマイクロコントローラ１’は、第１実施形態で説明した構成要素１１〜１８に加え、調停回路３および切替回路４を備えている。そして、マイクロコントローラ１’には、マイクロコントローラ１’の外部と接続するための外部端子として、更に３つの共用端子Ｄ１、Ｄ２、Ｄ３およびリザーブ端子ＲＶが設けられている。共用端子Ｄ１、Ｄ２、Ｄ３は、それぞれ信号線Ｌ６、Ｌ７、Ｌ８を介して第１ＥＥＰＲＯＭ２ａ、第２ＥＥＰＲＯＭ２ｂ、第３ＥＥＰＲＯＭ２ｃのデータ出力端子ＯＵＴに接続されている。したがって、共用端子Ｄ１、Ｄ２、Ｄ３は、複数の不揮発性メモリ２ａ〜２ｃからシリアル通信によって送信されたデータを受け付けるための端子である。

また、本実施形態では、リザーブ端子ＲＶは未使用状態となっている。また、チップセレクト出力端子ＣＳ１、ＣＳ２、ＣＳ３は、それぞれ信号線Ｌ３、Ｌ４、Ｌ５を介して第１ＥＥＰＲＯＭ２ａ、第２ＥＥＰＲＯＭ２ｂ、第３ＥＥＰＲＯＭ２ｃのチップセレクト入力端子ＣＳに接続されている。

また、ＣＳ出力端子ＣＳ１〜ＣＳ３、共用端子Ｄ１〜Ｄ３のそれぞれは、マイクロコントローラ１’の内部において切替回路４に接続されるようになっている。また、切替回路４からは１２本の信号線が伸び、それらのうちの６本は調停回路３の互いに異なる入力端子に接続され、他の６本は汎用入出力ポートの互いに異なる入出力端子に接続される。

また、調停回路３の出力端子３ｇは、スイッチＳＷ４に接続され、このスイッチＳＷ４を介してシリアル通信インターフェース１７ａのデータ入力端子Ｉに接続されている。また、リザーブ端子ＲＶも、マイクロコントローラ１’の内部においてスイッチＳＷ４に接続されている。

なお、本実施形態の調停回路３は、マイクロコントローラ１’内の回路として構成されている点を除けば、その入出力機能は第１実施形態と同じである。

図８に、切替回路４等の構成を示す。切替回路４内においては、チップセレクト出力端子ＣＳ１からマイクロコントローラ１’の内部に伸びた信号線が２本に分岐し、分岐した一端が汎用入出力ポート１６の入出力端子に接続し、分岐したもう一端が調停回路３の入力端子３ｂに接続される。また、チップセレクト出力端子ＣＳ２から伸びた信号線が２本に分岐し、分岐した一端が汎用入出力ポート１６の入出力端子に接続し、分岐したもう一端が調停回路３の入力端子３ｄに接続される。また、チップセレクト出力端子ＣＳ３から伸びた信号線が２本に分岐し、分岐した一端が汎用入出力ポート１６の入出力端子に接続し、分岐したもう一端が調停回路３の入力端子３ｆに接続される。これら入力端子３ｂ、３ｄ、３ｆは、第１のグループに属する入力端子である。なお本実施形態では、汎用入出力ポート１６の入出力端子のうち、チップセレクト出力端子ＣＳ１〜ＣＳ３と接続する入出力端子は、チップセレクト信号を出力するための端子として用いられる。

このような構成となっているので、汎用入出力ポート１６から１つのチップセレクト信号が出力されると、そのチップセレクト信号はチップセレクト出力端子ＣＳ１〜ＣＳ３のいずれかからマイクロコントローラ１’の外部に出力されると共に、調停回路３の対応する入力端子３ｂ、３ｄ、３ｅのいずれかに入力される。例えば、汎用入出力ポート１６から第１ＥＥＰＲＯＭ２ａ向けのチップセレクト信号が出力されると、そのチップセレクト信号はチップセレクト出力端子ＣＳ１からマイクロコントローラ１’の外部に出力されると共に、調停回路３の入力端子３ｂに入力される。

したがって、第１実施形態と同様、チップセレクト出力端子ＣＳ１から出力されるチップセレクト信号のオン、オフと、入力端子３ｂに入力されるチップセレクト信号のオン、オフとが一致し、チップセレクト出力端子ＣＳ２から出力されるチップセレクト信号のオン、オフと、入力端子３ｄに入力されるチップセレクト信号のオン、オフとが一致し、チップセレクト出力端子ＣＳ３から出力されるチップセレクト信号のオン、オフと、入力端子３ｆに入力されるチップセレクト信号のオン、オフとが一致する。

また、スイッチＳＷ４は、リザーブ端子ＲＶのマイクロコントローラ１’内部側を当該データ入力端子Ｉに接続する第１の状態と、調停回路３の出力端子３ｇをシリアル通信インターフェース１７ａのデータ入力端子Ｉに接続する第２の状態と、を切り替えることができるようになっている。

また、切替回路４はスイッチＳＷ１、ＳＷ２、ＳＷ３（いずれも第１種のスイッチの一例に相当する）を備え、共用端子Ｄ１〜Ｄ３がマイクロコントローラ１’の内部でそれぞれスイッチＳＷ１〜ＳＷ３の端子ａ１〜ａ３に接続されている。

これらスイッチＳＷ１〜ＳＷ３は、それぞれ端子ａ１〜ａ３を端子ｂ１〜ｂ３に接続する第１の状態と、端子ａ１〜ａ３を端子ｃ１〜ｃ３に接続する第２の状態とを、切り替えることができるようになっている。そして端子ｂ１〜ｂ３は、それぞれ汎用入出力ポート１６の異なる端子に接続され、端子ｃ１〜ｃ３は、それぞれ調停回路の入力端子３ａ、３ｃ、３ｅに接続される。これら入力端子３ａ、３ｃ、３ｅは、第２のグループに属する入力端子である。

このような構成となっているので、共用端子Ｄ１〜Ｄ３（複数のデータ受付端子の一例に相当する）は調停回路３の入力端子３ａ、３ｃ、３ｅに１対１に接続可能である。

なお、スイッチＳＷ４の状態は、調停回路３に含まれるレジスタ３ｒの値に従って変化するようになっており、スイッチＳＷ１〜ＳＷ３の状態は、切替回路４に含まれるレジスタ４ａの値に従って変化するようになっている。マイクロコントローラ１’の起動時、ＣＰＵ１８はＲＯＭ１２から所定の設定プログラムを読み出すことで、その設定プログラム中であらかじめ定められたレジスタ値を、当該レジスタ１７ｒ、４ａに設定する。すると、スイッチＳＷ１〜ＳＷ４は、設定されたレジスタ値に従って状態を変化させる（または状態を維持する）。

この設定プログラム自体は、電子装置１０’の製造者によってＲＯＭ１２に書き込まれる。具体的には、電子装置１０’の製造者が、マイクロコントローラ１’を電子装置１０’に組み込む際に、所定の書き込み装置を用いて、ＲＯＭ１２に対して設定プログラムを書き込む。

このような構成の電子装置１０’において、スイッチＳＷ４が出力端子３ｇをシリアル通信インターフェース１７ａのデータ入力端子Ｉに接続させ、かつ、スイッチＳＷ１〜３がそれぞれ端子ａ１〜ａ３を端子ｃ１〜ｃ３に接続させるよう、上記設定プログラム中の上記レジスタ値をあらかじめ決定しておけば、ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴは、それぞれ共用端子Ｄ１〜Ｄ３を介し、さらに切替回路４を介してそれぞれ調停回路３の入力端子の１つ３ａ、３ｃ、３ｅに接続され、調停回路３の出力は、データ入力端子Ｉに入力される。

したがって、第１実施形態と同様に、ＣＰＵ１８が図４の処理を実行することで、図５、図６に示したような作動で、ＥＥＰＲＯＭ２ａ〜２ｃのすべてに同じ書き込みデータが書き込まれ、書き込み確認も簡略化され、書き込み確認が早く終わり、書き込み確認のためのプログラムのデータサイズが低減される。

このように、マイクロコントローラ１’の内部に調停回路３を設けることで、マイクロコントローラ１’の外部に調停回路専用の回路基板等を設ける必用がなくなり、その結果、電子装置１０’内のスペース取りが容易になる。

また、マイクロコントローラ１’を電子装置１０’のような構成に用いるのではなく、切替回路４に接続されているマイクロコントローラ１’の共用端子Ｄ１〜Ｄ３を汎用入出力ポート１６用の端子として使用したい場合は、スイッチＳＷ１〜ＳＷ３が端子ａ１〜ａ３をそれぞれ端子ｂ１〜ｂ３に接続させるよう、上記設定プログラム中の上記レジスタ値をあらかじめ設定しておけばよい。

このように、マイクロコントローラ１’の共用端子Ｄ１〜Ｄ３は、第１の状態では汎用入出力用ポート用の外部端子として使用でき、第２の状態ではＥＥＰＲＯＭ２ａ〜２ｂのデータ出力端子ＯＵＴからシリアルデータを受信するための端子として使用できる。このように、電子装置１０’の用途に応じて、上記設定プログラム中の上記レジスタ値をあらかじめ設定することで、端子Ｄ１〜Ｄ３の機能を、シリアル通信用の端子と、汎用ポート用の端子の間で、適宜切り替えることができる。したがって、マイクロコントローラ１’の外部端子の使用数を節約することができる。

また、マイクロコントローラ１’の外部から調停回路３をバイパスしてシリアル通信インターフェース１７ａのデータ入力端子Ｉへ信号を入力したい場合は、スイッチＳＷ４が第１の状態でリザーブ端子ＲＶをデータ入力端子Ｉに接続させるよう、上記設定プログラム中の上記レジスタ値をあらかじめ設定しておき、さらに、リザーブ端子ＲＶに外部からの信号を入力するようにすればよい。

このように、シリアル通信インターフェース１７ａのデータ入力端子Ｉには、リザーブ端子ＲＶからの信号を受ける汎用のデータ入力端子として使用でき、第２の状態では調停回路３を介して信号を受けるデータ入力端子として使用できる。

（他の実施形態）
以上、本発明の実施形態について説明したが、本発明の範囲は、上記実施形態のみに限定されるものではなく、本発明の各発明特定事項の機能を実現し得る種々の形態を包含するものである。

例えば、上記実施形態の電子装置１０は、車両に搭載されるＥＣＵであったが、この電子装置１０は、車両に搭載されず、車両とは無関係な装置であってもよく、例えば、動画の録画および再生装置等であってもよい。

また、上記実施形態は、同じデータが記録される複数の不揮発性記憶媒体として、ＥＥＰＲＯＭ２ａ〜２ｃを例示したが、必ずしもこのようになっておらずともよく、複数の不揮発性記憶媒体としては、シリアル通信方式によってデータの書き込みができる不揮発性記憶媒体であれば、どのようなものを採用してもよい。

また上記実施形態では、クロック同期式シリアル通信方式で不揮発性記憶媒体へのデータの書き込みおよび読み出しを行うようになっているが、クロック非同期式シリアル通信方式で不揮発性記憶媒体へのデータの書き込みおよび読み出しを行うようになっていてもよい。この場合、クロック非同期式シリアル通信に対する不揮発性記憶媒体としては、非同期シリアル通信を有するＥＥＰＲＯＭも存在する。クロック非同期式シリアル通信方式を採用する場合は、クロック信号を送受信するための端子は不要となる。

また、上記実施形態の調停回路３の回路構成は、必ずしも図２に示したようなものでなくともよい。調停回路３は、チップセレクト信号線Ｌ３〜Ｌ５のすべての信号がオンとなっているとき、複数のメモリＯＵＴ信号線Ｌ６〜Ｌ８の信号がすべてオンである場合にのみ、端子３ｇから出力される信号がオンとなり、かつ、チップセレクト信号線Ｌ３〜Ｌ５のうち１つのチップセレクト信号線のみがオンとなっているとき、複数のメモリＯＵＴ信号線Ｌ６〜Ｌ８のうち、当該１つのチップセレクト信号線と同じＥＥＰＲＯＭに接続されているメモリＯＵＴ信号線の出力のオン、オフと、端子３ｇから出力される信号のオン、オフとが、一致するようになっていれば、どのような回路構成であってもよい。第２実施形態における調停回路３についても同様である。

また、第２実施形態の電子装置１０’に用いられるマイクロコントローラ１’は、電子装置１０’に組み込まれていない単体としても、本発明の特徴的な構成を有している。すなわち、マイクロコントローラ１’は、複数の外部端子として、複数の外部の装置（上記実施形態では不揮発性記憶媒体２ａ〜２ｃであるが、他の装置であってもよい）のそれぞれに対してシリアル通信によってデータを送信するための複数のデータ出力端子Ｍ−ＯＵＴと、複数の外部の装置を個別に選択するチップセレクト信号を出力可能な複数のチップセレクト出力端子ＣＳ１〜ＣＳ３と、複数の外部の装置からシリアル通信によって送信されたデータを受け付け可能なデータ受付端子Ｄ１〜Ｄ３と、を含み、複数のチップセレクト出力端子ＣＳ１〜ＣＳ３のそれぞれは、当該マイクロコントローラの内部において汎用入出力ポート１６の複数の端子のうち異なる１つに接続され、チップセレクト信号は、汎用入出力ポートの複数の端子のうち、複数のチップセレクト出力端子ＣＳ１〜ＣＳ３に接続される入出力端子から出力可能になっており、調停回路３の上記複数の入力端子３ａ〜３ｆは、第１のグループに属する入力端子３ｂ、３ｄ、３ｆと、第２のグループに属する入力端子３ａ、３ｃ、３ｅとに分かれ、第１のグループに属する入力端子３ｂ、３ｄ、３ｆと第２のグループに属する入力端子３ａ、３ｃ、３ｅとは１対１に対応し、複数のチップセレクト出力端子ＣＳ１〜ＣＳ３から当該マイクロコントローラの外部に出力されるチップセレクト信号のオン、オフは、調停回路３の第１のグループに属する複数の入力端子３ｂ、３ｄ、３ｆに入力されるチップセレクト信号のオン、オフと、一致するように構成されており、複数のデータ受付端子Ｄ１〜Ｄ３は、当該マイクロコントローラの内部において調停回路３の第２のグループに属する複数の入力端子３ａ、３ｃ、３ｅに対して１対１に接続可能となっており、調停回路３の出力端子３ｇは、シリアル通信インターフェース１７ａにおいてシリアルデータの入力を受けるためのデータ入力端子Ｉに接続可能となっており、調停回路３は更に、第１のグループに属する複数の入力端子３ｂ、３ｄ、３ｆに入力されるチップセレクト信号がすべてオンとなっているときは、第２のグループに属する入力端子３ａ、３ｃ、３ｅに入力される信号がすべてオンである場合にのみ、シリアル通信インターフェース１７ａのデータ入力端子Ｉと接続可能な前記出力端子３ｇから出力される信号がオンとなるように構成されている。

このように構成されたマイクロコントローラ１’において、クロック出力端子Ｍ−ＣＫを複数の不揮発性メモリ２ａ〜２ｃのクロック入力端子ＣＫに接続し、当該マイクロコントローラのデータ出力端子Ｍ−ＯＵＴを、当該複数の不揮発性メモリ２ａ〜２ｃの入力端子ＩＮに接続し、複数のチップセレクト出力端子ＣＳ１〜ＣＳ３の各々を、当該複数の不揮発性メモリ２ａ〜２ｃのうち１つ（例えば不揮発性メモリ２ａ）に接続し、また、当該複数の不揮発性メモリ２ａ〜２ｃのデータ出力端子ＯＵＴを、当該不揮発性メモリ（例えば不揮発性メモリ２ａ）に接続される第１のグループの入力端子（例えば入力端子３ｂ）と対応する第２のグループの入力端子（例えば入力端子３ａ）に接続させることで、複数の不揮発性メモリ２ａ〜２ｃへのデータの書き込み開始後、すべてのチップセレクト出力端子ＣＳ１〜ＣＳ３の出力信号をオンとすれば、不揮発性メモリ２ａ〜２ｃのすべてにおいて書き込みが終わったタイミングで、不揮発性メモリ２ａ〜２ｃのすべてのデータ出力端子ＯＵＴの出力信号がオンとなり、シリアル通信インターフェース１７ａのシリアルデータの入力端子Ｉにオンの信号が入力される。

また、調停回路３において、ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴの出力がＢＵＳＹでもＲＥＡＤＹでもないとき、ＥＥＰＲＯＭ２ａ〜２ｃのデータ出力端子ＯＵＴの出力が不定（ハイインピーダンス状態）とならずにオフとなる場合は、プルダウン回路３１２〜３３ｃは無くてもよい。

また、第２実施形態においては、共用端子Ｄ１〜Ｄ３を調停回路３との接続専用に用いる場合、切替回路４のスイッチＳＷ１〜ＳＷ３は省略し、共用端子Ｄ１〜Ｄ３を、それぞれ調停回路３の入力端子３ａ、３ｃ、３ｅに接続するようになっていてもよい。ＳＷ４も省略し、調停回路３の出力端子３ｇを、シリアル通信インターフェース１７aのデータ入力端子Ｉに直接接続するようになっていてもよい。

１、１’ マイクロコントローラ
２ａ〜２ｃ ＥＥＰＲＯＭ
３ 調停回路
４ 切替回路
１０、１０’ 電子装置
１６ 汎用入出力ポート
１７ａ、１７ｂ シリアル通信インターフェース
１８ ＣＰＵ
２０４〜２０６ データ書き込み期間
３０１〜３１１ 論理回路
３１２〜３１４ プルダウン回路

Claims (13)

1. マイクロコントローラ（１）と、複数の不揮発性メモリ（２ａ〜２ｃ）とを備え、前記マイクロコントローラ（１）がシリアル通信を用いて前記複数の不揮発性メモリ（２ａ〜２ｃ）に同じデータの書き込みを行う電子装置であって、
   前記電子装置は更に調停回路（３）を備え、
   前記マイクロコントローラ（１）から前記複数の不揮発性メモリ（２ａ〜２ｃ）に対して前記シリアル通信によってデータを送信するための１個のデータ出力端子（Ｍ−ＯＵＴ）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）の入力端子（ＩＮ）に接続され、
   前記マイクロコントローラ（１）から前記複数の不揮発性メモリ（２ａ〜２ｃ）を個別に選択するためのチップセレクト信号を出力する複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）は、その各々が、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち１つおよび前記調停回路（３）の入力端子の１つ（３ｂ、３ｄ、３ｆ）に接続され、
   前記マイクロコントローラ（１）に対して前記シリアル通信によってデータを送信するために設けられた前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）は、それぞれ前記調停回路（３）の入力端子の１つ（３ａ、３ｃ、３ｅ）に接続され、
   前記調停回路（３）の出力端子（３ｇ）は、前記マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）に接続され、
   前記調停回路（３）は更に、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）と接続された入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号がすべてオンとなっているときは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）と接続された入力端子（３ａ、３ｃ、３ｅ）に入力される信号がすべてオンである場合にのみ、前記マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）と接続された出力端子（３ｇ）から出力される信号がオンとなるように構成されていることを特徴とする電子装置。
2. 前記マイクロコントローラ（１）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）において書き込みデータの書き込みが開始した後、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）のすべての出力をオンとし、その後、前記マイクロコントローラ（１）の前記シリアルデータの入力端子（Ｍ−ＩＮ）への入力信号がオンかオフかに基づいて、前記複数の不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて前記書き込みデータの書き込みが完了したか否かを判定することを特徴とする請求項１に記載の電子装置。
3. 前記調停回路（３）は更に、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）と接続された入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号のうち１つの入力端子（３ｂ）に入力される信号のみがオンとなっているときは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）と接続された入力端子（３ａ、３ｃ、３ｅ）のうち、前記１つの入力端子（３ｂ）と同じ不揮発性メモリ（２ａ）に接続されている入力端子（３ａ）から出力される信号のオン、オフと、前記マイクロコントローラ（１）のシリアルデータの入力端子（Ｍ−ＩＮ）に接続された出力端子（３ｇ）から出力される信号のオン、オフとが、一致するように構成されていることを特徴とする請求項１または２に記載の電子装置。
4. マイクロコントローラ（１’）と、複数の不揮発性メモリ（２ａ〜２ｃ）とを備え、前記マイクロコントローラ（１’）がシリアル通信を用いて前記複数の不揮発性メモリ（２ａ〜２ｃ）に同じデータの書き込みを行う電子装置であって、
   前記マイクロコントローラ（１’）は、ＣＰＵ（１８）と、前記ＣＰＵ（１８）によって制御されるシリアル通信インターフェース（１７ａ）と、前記ＣＰＵ（１８）によって制御される汎用入出力ポート（１６）と、出力端子（３ｇ）および複数の入力端子（３ａ〜３ｆ）を備えた調停回路（３）と、複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）とを備え、
   前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、前記マイクロコントローラ（１’）から前記複数の不揮発性メモリ（２ａ〜２ｃ）のそれぞれに対して前記シリアル通信によってデータを送信するための複数のデータ出力端子（Ｍ−ＯＵＴ）と、前記複数の不揮発性メモリ（２ａ〜２ｃ）を個別に選択するチップセレクト信号を前記マイクロコントローラ（１’）の外部に出力するための複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）と、前記複数の不揮発性メモリ（２ａ〜２ｃ）から前記シリアル通信によって送信されたデータを受け付けるためのデータ受付端子（Ｄ１〜Ｄ３）と、を含み、
   前記複数のデータ出力端子（Ｍ−ＯＵＴ）のそれぞれは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち異なる１つの不揮発性メモリの入力端子（ＩＮ）に接続され、
   前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）のそれぞれは、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち異なる１つの不揮発性メモリのチップセレクト入力端子（ＣＳ）に接続されると共に、前記マイクロコントローラ（１’）の内部において前記汎用入出力ポート（１６）の複数の端子のうち異なる１つに接続され、
   前記チップセレクト信号は、前記汎用入出力ポートの前記複数の端子のうち、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）に接続される入出力端子から出力されるようになっており、
   前記調停回路（３）の前記複数の入力端子（３ａ〜３ｆ）は、第１のグループに属する入力端子（３ｂ、３ｄ、３ｆ）と、第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）とに分かれ、
   前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）から前記マイクロコントローラ（１’）の外部に出力されるチップセレクト信号のオン、オフは、前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力されるチップセレクト信号のオン、オフと、一致するように構成されており、
   前記複数のデータ受付端子（Ｄ１〜Ｄ３）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）のうち異なる１つの不揮発性メモリのデータ出力端子（ＯＵＴ）に接続されると共に、前記マイクロコントローラ（１’）の内部において前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）に対して１対１に接続可能となっており、
   前記調停回路（３）の前記出力端子（３ｇ）は、前記シリアル通信インターフェース（１７ａ）においてシリアルデータの入力を受けるためのデータ入力端子（Ｉ）に接続可能となっており、
   前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力される前記チップセレクト信号がすべてオンとなっているときは、前記第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）に入力される信号がすべてオンである場合にのみ、前記シリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）と接続可能な前記出力端子（３ｇ）から出力される信号がオンとなるように構成されていることを特徴とする電子装置。
5. 前記マイクロコントローラ（１’）は、更に切替回路（４）を備え、
   前記切替回路（４）は、第１種のスイッチ（ＳＷ１〜ＳＷ３）を備え、
   前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）は、前記マイクロコントローラ（１’）の内部において、前記切替回路（４）を介して前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に１対１に接続されると共に、それぞれが、前記切替回路（４）を介して前記汎用入出力ポート（１６）の複数の端子のうち異なる１つに接続され、
   前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第１の状態にあるとき、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）は、前記切替回路（４）を介してそれぞれ前記汎用入出力ポート（１６）の端子の１つに接続され、
   前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第２の状態にあるとき、前記複数の不揮発性メモリ（２ａ〜２ｃ）のデータ出力端子（ＯＵＴ）は、前記切替回路（４）を介してそれぞれ前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）の１つに接続されることを特徴とする請求項４に記載の電子装置。
6. 前記マイクロコントローラ（１’）は、更に第２種のスイッチ（ＳＷ４）を備え、
   前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、更にリザーブ端子（ＲＶ）を含み、
   前記第２種のスイッチ（ＳＷ４）が第１の状態にあるとき、前記リザーブ端子（ＲＶ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続され、
   前記第２種のスイッチ（ＳＷ４）が第２の状態にあるとき、前記調停回路（３）の前記出力端子（３ｇ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続されることを特徴とする請求項５に記載の電子装置。
7. 前記マイクロコントローラ（１’）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）において書き込みデータの書き込みが開始した後、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）のすべての出力をオンとし、その後、前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）への入力信号がオンかオフかに基づいて、前記複数の不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて前記書き込みデータの書き込みが完了したか否かを判定することを特徴とする請求項４ないし６のいずれか１つに記載の電子装置。
8. 前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号のうち１つの入力端子（３ｂ）に入力される信号のみがオンとなっているときは、前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）のうち、前記１つの入力端子（３ｂ）と同じ不揮発性メモリ（２ａ）に接続されている入力端子（３ａ）から出力される信号のオン、オフと、前記シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）に接続可能な出力端子（３ｇ）から出力される信号のオン、オフとが、一致するように構成されていることを特徴とする請求項４ないし７のいずれか１つに記載の電子装置。
9. 複数の外部の装置（２ａ〜２ｃ）とシリアル通信を行うことができるマイクロコントローラであって、
   ＣＰＵ（１８）と、
   前記ＣＰＵ（１８）によって制御されるシリアル通信インターフェース（１７ａ）と、
   前記ＣＰＵ（１８）によって制御される汎用入出力ポート（１６）と、
   出力端子（３ｇ）および複数の入力端子（３ａ〜３ｆ）を備えた調停回路（３）と、
   複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）と、を備え、
   前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、前記複数の外部の装置（２ａ〜２ｃ）のそれぞれに対して前記シリアル通信によってデータを送信するための複数のデータ出力端子（Ｍ−ＯＵＴ）と、前記複数の外部の装置（２ａ〜２ｃ）を個別に選択するチップセレクト信号を出力可能な複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）と、前記複数の外部の装置（２ａ〜２ｃ）から前記シリアル通信によって送信されたデータを受け付け可能なデータ受付端子（Ｄ１〜Ｄ３）と、を含み、
   前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）のそれぞれは、当該マイクロコントローラの内部において前記汎用入出力ポート（１６）の複数の端子のうち異なる１つに接続され、
   前記チップセレクト信号は、前記汎用入出力ポートの前記複数の端子のうち、前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）に接続される入出力端子から出力可能になっており、
   前記調停回路（３）の前記複数の入力端子（３ａ〜３ｆ）は、第１のグループに属する入力端子（３ｂ、３ｄ、３ｆ）と、第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）とに分かれ、前記第１のグループに属する入力端子（３ｂ、３ｄ、３ｆ）と前記第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）とは１対１に対応し、
   前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）から当該マイクロコントローラの外部に出力されるチップセレクト信号のオン、オフは、前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力されるチップセレクト信号のオン、オフと、一致するように構成されており、
   前記複数のデータ受付端子（Ｄ１〜Ｄ３）は、当該マイクロコントローラの内部において前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）に対して１対１に接続可能となっており、
   前記調停回路（３）の前記出力端子（３ｇ）は、前記シリアル通信インターフェース（１７ａ）においてシリアルデータの入力を受けるためのデータ入力端子（Ｉ）に接続可能となっており、
   前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に入力される前記チップセレクト信号がすべてオンとなっているときは、前記第２のグループに属する入力端子（３ａ、３ｃ、３ｅ）に入力される信号がすべてオンである場合にのみ、前記シリアル通信インターフェース（１７ａ）のデータ入力端子（Ｉ）と接続可能な前記出力端子（３ｇ）から出力される信号がオンとなるように構成されていることを特徴とするマイクロコントローラ。
10. 更に切替回路（４）を備え、
    前記切替回路（４）は、第１種のスイッチ（ＳＷ１〜ＳＷ３）を備え、
    前記複数のチップセレクト出力端子（ＣＳ１〜ＣＳ３）は、当該マイクロコントローラの内部において、前記切替回路（４）を介して前記調停回路（３）の前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）に１対１に接続されると共に、それぞれが、前記切替回路（４）を介して前記汎用入出力ポート（１６）の前記複数の端子のうち異なる１つに接続され、
    前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第１の状態にあるとき、前記データ受付端子（Ｄ１〜Ｄ３）は、前記切替回路（４）を介してそれぞれ前記汎用入出力ポート（１６）の端子の１つに接続され、
    前記第１種のスイッチ（ＳＷ１〜ＳＷ３）が第２の状態にあるとき、前記データ受付端子（Ｄ１〜Ｄ３）は、前記切替回路（４）を介してそれぞれ前記調停回路（３）の前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）の１つに接続されることを特徴とする請求項９に記載のマイクロコントローラ。
11. 更に第２種のスイッチ（ＳＷ４）を備え、
    前記複数の外部端子（Ｍ−ＣＫ、ＣＳ１〜ＣＳ３、Ｍ−ＯＵＴ、Ｄ１〜Ｄ３、ＲＶ）は、更にリザーブ端子（ＲＶ）を含み、
    前記第２種のスイッチ（ＳＷ４）が第１の状態にあるとき、前記リザーブ端子（ＲＶ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続され、
    前記第２種のスイッチ（ＳＷ４）が第２の状態にあるとき、前記調停回路（３）の前記出力端子（３ｇ）が前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）に接続されることを特徴とする請求項１０に記載のマイクロコントローラ。
12. 前記複数の外部の装置は複数の不揮発性メモリ（２ａ〜２ｃ）であり、
    前記ＣＰＵ（１８）は、前記複数の不揮発性メモリ（２ａ〜２ｃ）において書き込みデータの書き込みが開始した後、前記チップセレクト出力端子（ＣＳ１〜ＣＳ３）のすべての出力をオンとし、その後、前記シリアル通信インターフェース（１７ａ）の前記シリアルデータの入力端子（Ｉ）の出力信号がオンかオフかに基づいて、前記複数の不揮発性メモリ（２ａ〜２ｃ）のすべてにおいて前記書き込みデータの書き込みが完了したか否かを判定することを特徴とする請求項９ないし１１のいずれか１つに記載のマイクロコントローラ。
13. 前記調停回路（３）は更に、前記第１のグループに属する複数の入力端子（３ｂ、３ｄ、３ｆ）へ入力される信号のうち１つの入力端子（３ｂ）に入力される信号のみがオンとなっているときは、前記第２のグループに属する複数の入力端子（３ａ、３ｃ、３ｅ）のうち、前記１つの入力端子（３ｂ）と対応する入力端子（３ａ）から出力される信号のオン、オフと、前記シリアル通信インターフェース（１７ａ）のシリアルデータの入力端子（Ｉ）に接続可能な出力端子（３ｇ）から出力される信号のオン、オフとが、一致するように構成されていることを特徴とする請求項請求項９ないし１２のいずれか１つに記載のマイクロコントローラ。

Images