JP2001297014A

JP2001297014A - 信号処理装置及びその方法

Info

Publication number: JP2001297014A
Application number: JP2000115888A
Authority: JP
Inventors: Masaru Goto; 後藤　　勝; Hisaaki Sato; 弥章佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-04-12
Filing date: 2000-04-12
Publication date: 2001-10-26

Abstract

(57)【要約】【課題】ユーザのニーズに応じて最適な開発環境を提
供することができ、開発用ＲＡＭ版の処理装置によっ
て、製品化のＲＯＭ版の処理装置と同じ処理を実行する
ことができる信号処理装置を提供する。【解決手段】小規模なシステムにおいて、処理装置が
ＲＳ２３２Ｃなどのシリアル通信路を介して、コンピュ
ータなどのプログラム開発装置からプログラムをダウン
ロードして実行する。中規模または大規模のシステムに
おいて、処理装置２００は専用の高速シリアルバス２１
０を介して、外部ホストプロセッサ２２０に格納されて
いるプログラムをダウンロードし、ＲＡＭに格納する。
ダウンロード処理の際に、処理装置２００がデバッグモ
ードに設定され、ダウンロード処理後ノーマルモードに
切り換え、ＩＰＬプログラムのコールドリセット命令に
従って初期化処理を行ったあと、ＲＡＭからプログラム
を読み出し実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、予め設定された所
定の手順で所定の信号処理を行う信号処理装置及びその
処理方法、例えば、ディジタル信号処理に適応したマイ
クロコンピュータを内蔵したシステムＬＳＩにおいて、
開発、評価用ＲＡＭ版信号処理装置におけるプログラム
のダウンロード及びプログラムの実行に関するものであ
る。

【０００２】

【従来の技術】一般的には、例えば、ＣＰＵ（Central
Processing Unit ）、ＤＳＰ（Digital Signal Process
or）などマイクロコンピュータ、及びマイクロコンピュ
ータを内蔵したシステムＬＳＩにおいて、カスタム設計
などを経て、開発、評価用のフラッシュメモリを搭載す
るものと、量産用にＲＯＭを搭載したものの２種類が開
発され、評価そして量産が行われた。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来のＤＳＰマイクロコンピュータを内蔵したシステムＬ
ＳＩでは、最先端のプログラマブル・デバイスを内蔵し
たシステムＬＳＩを、ゲートアレイ（Gate Array）、ス
タンダードセル（Standard Cell ）のＡＳＩＣ設計で開
発を行う場合には不利である。例えば、通常のＡＳＩＣ
設計ツールは、フラッシュメモリを解放していない。通
常では、設計ツールによって提供された環境においてシ
ステムＬＳＩを開発することしかできない。このため、
ユーザは独自のニーズに応じた開発環境を整えることが
難しく、ユーザの搭載ゲート数、外部端子のユーザ使用
可能な数などに種々の制約を受けるので、快適な開発環
境でアプリケーションプログラムの開発を行うことはし
ばしば困難である。

【０００４】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ユーザのニーズに応じて、最適
な開発環境を提供することができ、開発用ＲＡＭ版の信
号処理装置によって、製品化のＲＯＭ版の信号処理装置
と同じ処理を実行することができる信号処理装置を提供
することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の信号処理装置は、データ処理用プロセッサ
と、上記プロセッサの動作を制御するプログラムを格納
する書き換え可能なメモリとを含む信号処理装置であっ
て、上記プログラムが格納されている外部装置と、上記
外部装置との間に通信を行うシリアル通信回路と、上記
通信回路を介して上記外部装置から上記プログラムを転
送し、上記メモリに書き込むダウンロード制御手段と、
上記プロセッサを初期化する初期化手段と、上記初期化
のあと、上記プロセッサに上記メモリから上記プログラ
ムを読み出し、読み出したプログラムに従って所定の処
理を実行させる制御手段とを有する。

【０００６】また、本発明では、好適には、上記プロセ
ッサは、少なくとも通常モードとデバッグモードの二つ
の動作モードを有し、上記ダウンロード制御手段は、上
記プログラムを上記外部装置からダウンロードする前
に、上記プロセッサを上記通常モードから上記デバッグ
モードに切り換える。

【０００７】また、本発明では、好適には、上記ダウン
ロード制御手段は、上記プログラムのダウンロードを終
了したあと、上記プロセッサを上記デバッグモードから
上記通常モードに切り換える。

【０００８】また、本発明では、好適には、上記シリア
ル通信回路は、汎用のシリアル通信回路、例えば、、Ｒ
Ｓ２３２Ｃ規格に準じたものである。

【０００９】また、本発明では、好適には、上記シリア
ル通信回路は、専用の高速シリアル通信回路である。

【００１０】また、本発明では、好適には、上記ダウン
ロード手段を制御するプログラムを格納するメモリを有
し、上記メモリに、上記プログラムのダウンロードが終
了したあと、上記初期化手段の動作を制御するプログラ
ムが格納されている。

【００１１】さらに、本発明の処理方法は、データ処理
用プロセッサと、上記プロセッサの動作を制御するプロ
グラムを格納する書き換え可能なメモリとを含む信号処
理装置の処理方法であって、外部装置に格納されている
上記プログラムを読み出すステップと、上記読み出した
プログラムをシリアル通信回路を介して転送するステッ
プと、上記通信回路を介して転送された上記プログラム
を上記メモリに書き込むステップと、上記プロセッサを
初期化する初期化ステップと、上記初期化のあと、上記
プロセッサが上記読み出したプログラムに従って所定の
処理を実行するステップとを有する。

【００１２】また、本発明では、好適には、上記プロセ
ッサは、少なくとも通常モードとデバッグモードの二つ
の動作モードを有し、上記外部装置から上記プログラム
を読み出す前に、上記プロセッサを上記デバッグモード
に切り換えるステップを有する。

【００１３】さらに、本発明では、好適には、上記プロ
セッサを初期化する前に、上記プロセッサを上記通常モ
ードに切り換えるステップを有する。

【００１４】本発明によれば、例えば、ＣＰＵ、ＤＳＰ
などデータ処理用プロセッサを含む信号処理装置におい
て、アプリケーションプログラムのデバッグを行うと
き、通信回路を介して外部のプログラム開発装置などに
おいて開発されたプログラムをダウンロードして、内蔵
の書き換え可能なメモリ、例えば、ＲＡＭに書き込む。
プログラムをダウンロードしたあと、プロセッサによっ
てメモリからプログラムが読み出され、それに従って所
定の処理が行われる。そして、処理の結果に応じてプロ
グラムの修正が行われる。信号処理装置を用いたシステ
ムの規模において、プログラムのダウンロードに使用さ
れる通信回路を適宜選択される。例えば、小規模なシス
テムの場合、通常の低速なシリアル通信回路を用い、中
規模または大規模なシステムの場合、専用の高速なシリ
アル通信回路を用いることによって、ダウンロードの時
間を最小限に抑えることが可能である。さらに、プログ
ラムのダウンロード後の処理は、実際に製品化されるＲ
ＯＭ版信号処理装置におけるプログラムの実行とほぼ同
じであるので、アプリケーションプログラムの開発に快
適な環境を提供することができる。

【００１５】

【発明の実施の形態】ＣＰＵ、ＤＳＰなどのマイクロコ
ンピュータを内蔵した信号処理装置では、この信号処理
装置を搭載したシステム上でアプリケーションプログラ
ムの開発が行われる。このため、内蔵されたマイクロコ
ンピュータの制御用プログラムを格納するメモリに、外
部からダウンロードしたプログラムを書き込み、このプ
ログラムに従って内蔵マイクロコンピュータを動作させ
る必要がある。

【００１６】通常、マイクロコンピュータを制御するプ
ログラムは、完成するまでにデバッグ作業が繰り返して
行われる。即ち、開発途中においてプログラムに誤り
（バグ）が発見されれば、これを修正した上で再度信号
処理装置のメモリにダウンロードし、マイクロコンピュ
ータによってダウンロードしたプログラムが実行され
る。マイクロコンピュータの実行の結果、所望の結果が
得られない場合、プログラムにバグがあると判断され、
それを再度修正して動作確認が行われる。このように、
プログラムに基づいてマイクロコンピュータが所望の動
作を正常に実行するまで、プログラムの修正及び動作の
確認（通用、この作業をデバッグという）が繰り返され
る。マイクロコンピュータの動作確認の結果、所望の結
果が得られた場合、プログラムが完成される。

【００１７】上述したデバッグ処理によって完成された
アプリケーションプログラムが、ＲＯＭを内蔵したマイ
クロコンピュータのＲＯＭに、製品化の段階で組み込ま
れる。そして、開発されたアプリケーションプログラム
を搭載したシステムＬＳＩが最終検証によって正常な動
作が確認されたあと出荷される。

【００１８】通常、ＣＰＵ、ＤＳＰなどのマイクロコン
ピュータを内蔵した信号処理装置は、単一のチップ（シ
ングルチップ）として使用される小規模のシステムと、
マイクロコンピュータを内蔵した信号処理装置のほか、
ホストプロセッサがさらに搭載される中規模及び大規模
なシステムがある。以下、それぞれのシステムについ
て、各々実施形態を挙げて説明する。

【００１９】第１実施形態図１は本発明に係る信号処理装置、例えば、マイクロコ
ンピュータを内蔵した信号処理装置を含む小規模なシス
テムの一実施形態を示すブロック図である。図示のよう
に、このシステムはＣＰＵ、ＤＳＰなどのマイクロコン
ピュータが内蔵された信号処理装置（図１では、簡単の
ためにＤＳＰ内蔵処理装置と表記され、以下、単に処理
装置と表記する）１００、シリアル通信路１１０及びプ
ログラムの開発が行われるプログラム開発装置１２０に
よって構成されている。

【００２０】処理装置１００には、ＤＳＰなどのマイク
ロコンピュータの他に、ＤＳＰの動作を制御するプログ
ラムを格納するメモリ、及び書き換え可能なＲＡＭが内
蔵されている。処理装置１００は、異なる動作モードを
複数有し、少なくともデバッグモードと通常の動作モー
ド（ノーマルモード）を有する。そして、これらの動作
モードは、手動または外部から入力されるモード選択信
号によって切り換えられる。

【００２１】図１に示すように、処理装置１００にモー
ド選択信号端子Ｔ₁が設けられ、この端子に外部から入
力されるモード選択信号ＭＳＥＬに応じて、処理装置は
デバッグモードまたはノーマルモードの何れかに切り換
えられる。また、処理装置１００のＤＳＰマイクロコン
ピュータの命令セットの中に、コールドリセット命令が
設けられている。ＤＳＰマイクロコンピュータは、コー
ルドリセット命令を実行することによって、外部リセッ
トと同様な動作が行われる。

【００２２】さらに、外部からプログラムをダウンロー
ドする動作を制御するＩＰＬ（Initial Program Loade
r）プログラムが処理装置１００に組み込まれている。
例えば、処理装置１００またはＤＳＰなどのマイクロコ
ンピュータの内部メモリに、ＩＰＬプログラムが書き込
まれる。通常、ＩＰＬプログラムはＲＯＭによって記憶
され、製造時にＩＰＬプログラムがＲＯＭに書き込まれ
る。デバッグのとき、ＤＳＰはＩＰＬプログラムを起動
し、当該ＩＰＬプログラムの制御に基づき、外部からプ
ログラムをダウンロードして、ＲＡＭに格納する。そし
て、ＲＡＭからダウンロードしたプログラムを読み出
し、プログラムに従って所定の処理を行う。

【００２３】シリアル通信路１１０は、例えば、ＲＳ２
３２Ｃによって構成された通信路であり、このシリアル
通信路１１０を介してプログラム開発装置１２０で開発
されたプログラムが処理装置１００にダウンロードさ
れ、また、処理装置１００の処理結果などがプログラム
開発装置１２０に転送される。

【００２４】プログラム開発装置１２０は、例えば、パ
ーソナルコンピュータ（ＰＣ）などの汎用コンピュータ
または専用コンピュータの何れでもよく、プログラム開
発装置１２０にプログラムを開発するための編集または
デバッグ用ソフトウェアがインストールされている。通
常、開発技術者は、プログラム開発装置１２０において
プログラムを作成し、そして専用のソフトウェアによっ
て作成したプログラムを処理装置１００に内蔵されてい
るＤＳＰによって実行可能な機械語に変換する。

【００２５】デバッグのため、機械語に変換されたプロ
グラムのコードを処理装置１００のメモリにダウンロー
ドされる。そして、処理装置１００のＤＳＰによってメ
モリからプログラムが読み出され、それに従って所定の
処理を行われる。処理の結果に応じてプログラムにバグ
があるか否かの判断が行われる。

【００２６】プログラムのダウンロードは、ＤＳＰ内蔵
処理装置１００とプログラム開発装置１２０との間に接
続されているシリアル通信路１１０、例えば、ＲＳ２３
２Ｃを経由して行われる。ＲＳ２３２Ｃを介して、プロ
グラム開発装置１２０で開発されたプログラムが処理装
置１００にダウンロードされ、また、処理装置１００に
おいてＤＳＰによってプログラムを実行した結果をプロ
グラム開発装置１２０に送信することも可能である。

【００２７】図２は、プログラム開発装置１２０から処
理装置１００にプログラムをダウンロードし、さらに処
理装置１００のＤＳＰをダウンロードしたプログラムに
応じて動作させる処理の流れを示すフローチャートであ
る。以下、図１及び図２を参照して、プログラムのダウ
ンロード及びＤＳＰによるプログラムの実行における動
作について説明する。

【００２８】まず、処理装置１００において、モードの
切り換えが行われる。処理装置１００がデバッグモード
に設定される（ステップＳ１）。モードの切り換えは、
例えば、図１に示す端子Ｔ₁に入力されるモード選択信
号ＭＳＥＬによって行われる。このとき、所定のレベル
に保持されているモード選択信号ＭＳＥＬが入力端子Ｔ
₁に入力され、これに応じて処理装置１００がデバッグ
モードに切り換えられる。次に、処理装置１００のＤＳ
Ｐが内部のメモリからＩＰＬプログラムを読み出し、そ
れに従ってプログラムのダウンロードが行われる（ステ
ップＳ２）。

【００２９】プログラムのダウンロードは、処理装置１
００とプログラム開発装置１２０との間に接続されてい
るシリアル通信路１１０、例えば、ＲＳ２３２Ｃを介し
て行われる。プログラム開発装置１２０において開発さ
れたプログラムのコードがシリアル通信路１１０を介し
て処理装置１００に転送され、処理装置１００の内部に
設けられているＲＡＭに格納される。

【００３０】プログラムのダウンロードが終了したあ
と、処理装置１００がノーマルモードに切り換えられる
（ステップＳ３）。即ち、図１に示すように、処理装置
１００の入力端子Ｔ₁に入力されるモード選択信号ＭＳ
ＥＬのレベルが外部によって切り換えられ、これに応じ
て処理装置１００のモードがノーマルモードに設定され
る。

【００３１】モード切り換え後、ＩＰＬプログラムによ
って、コールドリセット命令が発行される（ステップＳ
４）。例えば、ＩＰＬプログラムの中に、コールドリセ
ットの命令コードが書き込まれ、ＤＳＰがこの命令コー
ドを読み込むと、コールドリセットが実行され、外部リ
セットと同様に、例えば、それぞれのレジスタ及びＩ／
Ｏポートの初期化が行われる。そして、リセットのあ
と、ＤＳＰがＲＡＭからダウンロードしたプログラムを
順次読み出し、プログラムによって指示された処理が実
行される（ステップＳ５）。

【００３２】上述した処理によって、製品開発を行われ
るＲＡＭ版処理装置におけるプログラムのデバッグを行
うことができる。即ち、プログラム開発装置１２０にお
いて開発されたプログラムが処理装置１００とプログラ
ム開発装置１２０間に設けられているシリアル通信路１
１０を介して、処理装置１００にダウンロードされ、処
理装置１００に設けられているＲＡＭに格納される。そ
して、ダウンロードされたプログラムが処理装置１００
のＤＳＰマイクロコンピュータによって読み出して、プ
ログラムによって指示された処理が行われる。この処理
によって所望の結果が得られた場合、プログラムが完成
され、ＲＯＭ版の処理装置が製造するとき開発されたプ
ログラムがＲＯＭに組み込まれる。一方、処理結果が所
望の結果と一致しない場合、プログラムにバグがあると
考えられ、開発者がプログラム開発装置１２０におい
て、プログラムのバグを修正し、修正したプログラムを
再度処理装置１００にダウンロードして、実行を行う。
このように、プログラムのダウンロードと実行を繰り返
して行うことによって、プログラムのバグをすべて取り
除くことができる。

【００３３】また、プログラムダウンロード後の動作
は、ＲＯＭ版の処理装置とまったく同様に行われるの
で、プログラムの開発及び修正は、コンピュータなどか
らなるプログラム開発装置１２０で行われ、修正後のプ
ログラムを処理装置１００にダウンロードして実行する
ので、アプリケーションプログラムの開発に快適な環境
を提供できる。

【００３４】第２実施形態図３は本発明に係る処理装置の第２の実施形態を示す回
路図である。上述した本発明の第１の実施形態の処理装
置は、小規模の処理装置であって、このため、プログラ
ム開発装置からダウンロードされるプログラムのデータ
量がそれほど大きくなく、ＲＳ２３２Ｃなどの低速のシ
リアル通信路を用いても十分である。処理装置の規模が
大きくなるにつれて、プログラム開発装置からダウンロ
ードされるプログラムのデータ量が大きくなり、通常の
シリアル通信では、転送速度が低いためダウンロードに
要する時間が長くなる。このため、中規模あるいは大規
模の処理装置では、高速の転送手段を用いてプログラム
のダウンロードを行うことが望まれる。

【００３５】図３に示す処理装置２００は、例えば、Ｄ
ＳＰなどのマイクロコンピュータが内蔵された大規模な
処理装置である。処理装置２００は、高速シリアルバス
２１０を介して、外部ホストプロセッサ２２０からプロ
グラムをダウンロードする。プログラムの開発は、プロ
グラム開発装置２４０において行われる。プログラム開
発装置２４０で開発されたプログラムは、ＲＳ２３２Ｃ
などから構成されたシリアル通信路２３０を介して、外
部ホストプロセッサ２２０に転送される。

【００３６】処理装置２００は、少なくとも通常の動作
モードであるノーマルモードとデバッグモードの二つの
動作モードを有し、図３に示すように、入力端子Ｔ₁か
ら入力されるモード選択信号ＭＳＥＬに応じて、動作モ
ードが切り換えられる。また、処理装置２００に、高速
シリアルバス２１０の接続端子が設けられている。処理
装置２００は、高速シリアルバス２１０を介して、外部
ホストプロセッサ２２０との通信を行う。例えば、高速
シリアルバス２１０を介して、外部ホストプロセッサ２
２０から、プログラムをダウンロードし、また、処理の
結果を高速シリアルバス２１０を介して外部ホストプロ
セッサ２２０に出力する。

【００３７】高速シリアルバス２１０は、例えば、専用
の通信シリアル通信路であり、通常用いられているＲＳ
２３２Ｃなどのシリアル通信路に比べて高速にデータの
転送が行える。

【００３８】外部ホストプロセッサ２２０は、プログラ
ム開発装置２４０において開発されたプログラムを一時
的に保持し、処理装置２００からプログラムダウンロー
ドの要求があったとき、高速シリアルバス２１０を介し
てプログラムのデータコードを処理装置２００に転送す
る。外部ホストプロセッサ２２０には、高速シリアルバ
スの接続用端子の他に、通常のシリアル通信端子、例え
ば、ＲＳ２３２Ｃの端子が設けられている。外部ホスト
プロセッサ２２０は、ＲＳ２３２Ｃを介してプログラム
開発装置２４０との間に通信を行う。このため、プログ
ラム開発装置２４０において開発されたプログラムは、
ＲＳ２３２Ｃを介して外部ホストプロセッサ２２０に転
送される。

【００３９】処理装置２００において、外部リセットと
同様な動作を行うコールドリセット命令が設けられてい
る。ＤＳＰがこのコールドリセットの命令コードを読み
込むと、外部リセットとほぼ同様な処理を行う。例え
ば、レジスタ及びＩ／Ｏポートの初期化を行うなどし
て、処理装置２００全体のリセットを行う。

【００４０】また、処理装置２００に、プログラムのダ
ウンロードを制御するＩＰＬプログラムが組み込まれ
る。例えば、処理装置１００またはＤＳＰなどのマイク
ロコンピュータの内部メモリに、ＩＰＬプログラムが書
き込まれる。通常、ＩＰＬプログラムはＲＯＭによって
記憶され、製造時にＩＰＬプログラムがＲＯＭに書き込
まれる。デバッグのとき、ＤＳＰはＩＰＬプログラムを
起動し、当該ＩＰＬプログラムの制御に基づき、外部か
らプログラムをダウンロードして、ＲＡＭに格納する。
そして、ＲＡＭからダウンロードしたプログラムを読み
出し、プログラムに従って所定の処理を行う。

【００４１】図４は、本実施形態の処理装置におけるプ
ログラムのダウンロード及び実行の処理を示すフローチ
ャートである。以下、図３及び図４を参照しつつ、本実
施形態の処理装置におけるダウンロード及び実行の動作
を説明する。

【００４２】まず、処理装置２００において、モードの
切り換えが行われ、処理装置２００がデバッグモードに
設定される（ステップＳＳ１）。例えば、図１に示す端
子Ｔ₁に所定のモード選択信号ＭＳＥＬが入力される。
これによって、処理装置２００がデバッグモードに切り
換えられる。次に、処理装置２００のＤＳＰが内部のメ
モリからＩＰＬプログラムを読み出し、それに従ってプ
ログラムのダウンロードが行われる（ステップＳＳ
２）。

【００４３】プログラムのダウンロードは、処理装置２
００と外部ホストプロセッサ２２０との間に接続されて
いる高速シリアルバス２１０を介して行われる。なお、
プログラムダウンロードを行う前に、プログラム開発装
置２４０において開発され、またデバッグが行われたプ
ログラムがＲＳ２３２Ｃを介して、外部ホストプロセッ
サ２２０に転送される。外部ホストプロセッサ２２０
は、プログラム開発装置２４０から送信されたプログラ
ムを一時保持して、処理装置２００の要求に応じて高速
シリアルバス２１０に出力する。

【００４４】処理装置２００におけるプログラムのダウ
ンロードは、予め決められていたプロトコルに従って行
われるので、処理装置のＤＳＰマイクロコンピュータを
使用することなく、高速シリアルバス２１０によって転
送されてきたプログラムの命令コードが直接ＲＡＭに格
納される。このため、処理装置２００においてプログラ
ムのダウンロードが行われている間に、ＤＳＰはダウン
ロード処理に拘束されることなく、その間他の処理を行
うことも可能である。ダウンロード処理によって、プロ
グラムのコードが処理装置２００の内部に設けられてい
るＲＡＭに格納される。

【００４５】プログラムのダウンロードが終了したあ
と、処理装置２００がノーマルモードに切り換えられる
（ステップＳＳ３）。例えば、図３に示すように、処理
装置２００の入力端子Ｔ₁に入力されるモード選択信号
ＭＳＥＬのレベルが外部によって切り換えられ、これに
応じて処理装置２００のモードがノーマルモードに設定
される。

【００４６】処理装置の動作モードがノーマルモードに
切り換えられたあと、高速シリアルバス２１０を介し
て、処理装置２００のＤＳＰのスタートフラグが設定さ
れる（ステップＳＳ４）。これに応じて、ＩＰＬプログ
ラムによってコールドリセット命令が発行される。ＤＳ
ＰがＩＰＬプログラムのなかに書き込まれているコール
ドリセット命令コードを読み込むと、コールドリセット
が実行され、外部リセットと同様に、例えば、それぞれ
のレジスタ及びＩ／Ｏポートの初期化が行われる（ステ
ップＳＳ５）。リセット処理が実行されたあと、ＤＳＰ
はＲＡＭからプログラムを順次読み出し、プログラムに
よって指示された処理が実行される（ステップＳＳ
６）。

【００４７】上述したプログラムのダウンロード処理に
よって、外部ホストプロセッサ２２０に保持されている
デバッグ後のプログラムが処理装置２００にダウンロー
ドされ、プログラムダウンロード後、処理装置２００の
ＤＳＰマイクロコンピュータは、ＲＡＭに格納されてい
るプログラムに従って所定を処理を実行する。このた
め、ＲＡＭからプログラムを起動したあとの処理装置２
００の動作は、ＲＯＭ版の処理装置と同一であり、上述
した構成を有するＲＡＭ版処理装置２００によって開発
されたプログラムが、製品化のときＲＯＭ版処理装置に
組み込むことによって、所望の処理を実現できる。

【００４８】以上説明したように、本実施形態によれ
ば、中規模または大規模なシステムの開発において、高
速なシリアル通信路を用いて処理装置にプログラムをダ
ウンロードするので、プログラムのダウンロードが高速
に行われる。ダウンロード後のプログラムの実行は、Ｒ
ＯＭ版の処理装置とまったく同じであるので、コンピュ
ータなどのプログラム開発装置においてプログラムを開
発でき、開発したプログラムを高速に処理装置にダウン
ロードして実行できるので、快適な開発環境を提供する
ことができる。

【００４９】

【発明の効果】以上説明したように、本発明の処理装置
及びその方法によれば、処理装置の規模に応じて、異な
るデータ通信方式によってプログラムのダウンロードを
行うことができ、小規模のシステムでは通常のシリアル
通信路を用いて、中規模または大規模のシステムでは、
専用の高速シリアルバスを用いてプログラムのダウンロ
ードを行い、システムの規模に応じて最適なデバッグ環
境を提供することが可能である。また、本発明の処理装
置によれば、標準のＡＳＩＣ環境下でＲＡＭ版の評価用
処理装置を用いて、最終量産用ＲＯＭ版処理装置に搭載
するプログラムの開発が可能になる。さらに、本発明の
処理装置によれば、ユーザ独自のプログラマブルデバイ
スを搭載したオリジナル性の高いシステムが標準のＡＳ
ＩＣ環境下においても、ユーザのニーズに応じて、快適
な開発環境を提供することができ、実用性の高い開発シ
ステムを実現できる利点がある。

【図面の簡単な説明】

【図１】本発明に係る処理装置の第１の実施形態を示す
回路図である。

【図２】図１に示す処理装置の動作を示すフローチャー
トである。

【図３】本発明に係る処理装置の第２の実施形態を示す
回路図である。

【図４】図３に示す処理装置の動作を示すフローチャー
トである。

【符号の説明】

１００，２００…ＤＳＰ内蔵処理装置、１１０，２３０…シリアル通信線路、１２０，２４０…プログラム開発装置、２１０…高速シリアルバス、２２０…外部ホストプロセッサ。

Claims

【特許請求の範囲】

【請求項１】データ処理用プロセッサと、上記プロセッ
サの動作を制御するプログラムを格納する書き換え可能
なメモリとを含む信号処理装置であって、上記プログラムが格納されている外部装置と、上記外部装置との間に通信を行うシリアル通信回路と、上記通信回路を介して上記外部装置から上記プログラム
を転送し、上記メモリに書き込むダウンロード制御手段
と、上記プロセッサを初期化する初期化手段と、上記初期化のあと、上記プロセッサに上記メモリから上
記プログラムを読み出し、読み出したプログラムに従っ
て所定の処理を実行させる制御手段とを有する信号処理
装置。
【請求項２】上記プロセッサは、少なくとも通常モード
とデバッグモードの二つの動作モードを有し、上記ダウンロード制御手段は、上記プログラムを上記外
部装置からダウンロードする前に、上記プロセッサを上
記通常モードから上記デバッグモードに切り換える請求
項１記載の信号処理装置。
【請求項３】上記ダウンロード制御手段は、上記プログ
ラムのダウンロードを終了したあと、上記プロセッサを
上記デバッグモードから上記通常モードに切り換える請
求項２記載の信号処理装置。
【請求項４】上記シリアル通信回路は、汎用のシリアル
通信回路である請求項１記載の信号処理装置。
【請求項５】上記シリアル通信回路は、ＲＳ２３２Ｃ規
格に準じるものである請求項４記載の信号処理装置。
【請求項６】上記シリアル通信回路は、専用の高速シリ
アル通信回路である請求項１記載の信号処理装置。
【請求項７】上記ダウンロード手段を制御するプログラ
ムを格納するメモリを有する請求項１記載の信号処理装
置。
【請求項８】上記メモリに、上記プログラムのダウンロ
ードが終了したあと、上記初期化手段の動作を制御する
プログラムが格納されている請求項７記載の信号処理装
置。
【請求項９】上記プログラムが格納される外部装置は、
コンピュータである請求項１記載の信号処理装置。
【請求項１０】上記プログラムが格納される外部装置
は、プログラムを一時保持するホスト装置である請求項
１記載の信号処理装置。
【請求項１１】データ処理用プロセッサと、上記プロセ
ッサの動作を制御するプログラムを格納する書き換え可
能なメモリとを含む信号処理装置の処理方法であって、外部装置に格納されている上記プログラムを読み出すス
テップと、上記読み出したプログラムをシリアル通信回路を介して
転送するステップと、上記通信回路を介して転送された上記プログラムを上記
メモリに書き込むステップと、上記プロセッサを初期化する初期化ステップと、上記初期化のあと、上記プロセッサが上記読み出したプ
ログラムに従って所定の処理を実行するステップとを有
する処理方法。
【請求項１２】上記プロセッサは、少なくとも通常モー
ドとデバッグモードの二つの動作モードを有し、上記外部装置から上記プログラムを読み出す前に、上記
プロセッサを上記デバッグモードに切り換えるステップ
を有する請求項１１記載の処理方法。
【請求項１３】上記プロセッサを初期化する前に、上記
プロセッサを上記通常モードに切り換えるステップを有
する請求項１１記載の処理方法。