JP2792491B2 - エミュレーション装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はエミュレーション装
置に関し、特に１チップマイクロコンピュータをエミュ
レーションするエミュレーション装置に関する。

【０００２】

【従来の技術】従来、この種のエミュレーション装置
は、エミュレーション装置全体を１チップマイクロコン
ピュータと同等に動作させ、１チップマイクロコンピュ
ータを用いたユーザ・システムをエミュレーションし、
１チップマイクロコンピュータに搭載されるユーザ設計
プログラムと１チップマイクロコンピュータ以外のユー
ザ設計システム部分とを検証するため、広く用いられて
いる。

【０００３】１チップマイクロコンピュータ製品は、一
般に、製品単体で開発されることは少なく、共通アーキ
テクチャのＣＰＵ機能および共通の周辺機能をコアに製
品毎に追加された追加機能を持つ一連の製品群からなる
１チップマイクロコンピュータ製品ファミリを形成して
いる。これは、１チップマイクロコンピュータに搭載す
るプログラムのユーザ設計サポートが必須であり、たと
えばエミュレーション装置などの開発ツールをユーザに
提供する必要があり、その開発コストを抑制するためで
ある。

【０００４】また、このエミュレーション装置に必要な
エミュレーションチップの開発も、１チップマイクロコ
ンピュータ製品ファミリの共通機能のみをエミュレーシ
ョンするエミュレーション専用チップと、プログラムを
搭載するメモリとしてＰＲＯＭを用いた１チップマイク
ロコンピュータなどの製品自体に製品毎に追加された追
加機能のエミュレーション機能を付加した製品チップ
と、に抑制され、エミュレーション装置の開発コストを
削減している。

【０００５】たとえば、図４は、従来のエミュレーショ
ン装置の例を示すブロック図である。図を参照すると、
このエミュレーション装置は、エミュレーションメモリ
１０，ＣＰＵエミュレーションチップ２０，周辺エミュ
レーションチップ３０，ＰＲＯＭ内蔵エミュレーション
チップ４１，プログラマブルロジックアレイ５１〜５
２，データバス１０１〜１０２とから構成されている。

【０００６】エミュレーションメモリ１０は、１チップ
マイクロコンピュータに搭載されるユーザ設計プログラ
ムを格納するメモリである。このメモリに格納されたユ
ーザ設計プログラムの制御により、エミュレーション装
置全体が動作する。

【０００７】ＣＰＵエミュレーションチップ２０は、エ
ミュレーション装置専用に開発されるチップである。１
チップマイクロコンピュータに内蔵されているＣＰＵと
同等のＣＰＵ機能をもつ。このＣＰＵ機能は、１チップ
マイクロコンピュータ製品ファミリ共通である。

【０００８】周辺エミュレーションチップ３０も同様
に、エミュレーション装置専用に開発されるチップであ
る。１チップマイクロコンピュータ製品ファミリに共通
して内蔵されている割込回路，タイマなどの周辺回路と
同等の周辺機能をもつ。この他に、装置外部に接続され
るユーザ設計システム部分の動作電圧変更エミュレーシ
ョンに対応する入出力レベルシフタを有している。

【０００９】ＰＲＯＭ内蔵エミュレーションチップ４１
は、本来は、プログラムを搭載するメモリとしてＰＲＯ
Ｍを用いた１チップマイクロコンピュータである。プロ
グラムを搭載するメモリとしてマスクＲＯＭを用いたマ
スクＲＯＭ内蔵１チップマイクロコンピュータ毎に同時
に開発される。１チップマイクロコンピュータ製品ファ
ミリの１製品として、ユーザ・システムの評価サンプル
および少量生産に使用される。したがって、周辺エミュ
レーションチップ３０に内蔵されている１チップマイク
ロコンピュータ製品ファミリ共通の周辺機能以外の製品
固有の周辺機能も持ち、この製品固有の周辺機能に対す
るエミュレーション装置専用の機能も含むように設計さ
れている。このエミュレーション機能の兼用設計は、主
に、開発コスト削減を目的としている。

【００１０】プログラマブルロジックアレイ５１〜５２
は、周辺エミュレーションチップ３０およびＰＲＯＭ内
蔵エミュレーションチップ４１に重複して内蔵されてい
る周辺機能がエミュレーションと無関係な動作を開始し
ないよう、これらエミュレーションチップ３０，４１の
任意の端子をデータバス１０２から切り離す機能を持つ
ようプログラムされる。たとえば、仮に、重複して内蔵
されている周辺機能が外部端子割込機能である場合、Ｐ
ＲＯＭ内蔵エミュレーションチップ４１が、データバス
１０２のデータを外部割込要求信号のように認識しＰＲ
ＯＭ内蔵エミュレーションチップ４１〜４２内でエミュ
レーションとは無関係な動作を開始する恐れがあるた
め、プログラマブルロジックアレイ５２はＰＲＯＭ内蔵
エミュレーションチップ４１の外部端子割込機能に関係
する端子をデータバス１０２から切り離す機能を持つ。

【００１１】データバス１０１〜１０２は、エミュレー
ション装置内の各機能ブロックを互いに結合する入出力
線である。このデータバス１０１〜１０２を介した各機
能ブロック間のデータ授受により、エミュレーション装
置全体が１チップマイクロコンピュータと同等の動作を
する。

【００１２】図５は、図４の従来のエミュレーション装
置内の動作を示す流れ図である。図４，５を参照して、
動作を簡単に説明する。まず、このエミュレーション装
置は、エミュレーションメモリ１０よりプログラム命令
を読み出し、読み出した命令に基づきをＣＰＵエミュレ
ーションチップ２０が逐次実行する。これら命令実行に
おいて周辺機能を使用する場合、プログラマブルロジッ
クアレイ５１〜５２により周辺エミュレーションチップ
３０およびＰＲＯＭ内蔵エミュレーションチップ４１の
１つを選択し、内蔵されている周辺機能を動作させる。

【００１３】このエミュレーション装置において、エミ
ュレーション対象の１チップマイクロコンピュータ製品
が１チップマイクロコンピュータ製品ファミリ共通の周
辺機能以外の製品固有の新規周辺機能を持っている場
合、この新規周辺機能を搭載したＰＲＯＭ内蔵エミュレ
ーションチップ４１の差し替えと、このチップの入出力
機能に対応したプログラマブルロジックアレイ５２の差
し替えで、新規周辺機能のエミュレーションが可能であ
る。エミュレーション装置全体を変更する必要はない。

【００１４】

【発明が解決しようとする課題】この従来のエミュレー
ション装置では、構成するプログラマブルロジックアレ
イ５１〜５３の動作電源電圧が通常５ｖであるため、エ
ミュレーション装置全体の動作電源電圧が固定される。
このため、ＰＲＯＭ内蔵エミュレーションチップ４１に
内蔵されている周辺機能を動作させるとき、入出力レベ
ルシフタを使用できず、ＰＲＯＭ内蔵エミュレーション
チップ４１に接続されているユーザ設計システム部分の
動作電圧変更エミュレーションが出来ないという問題が
あった。

【００１５】また、この問題に対し、エミュレーション
装置内に入出力レベルシフタを追加接続したり、一般用
途であるＰＲＯＭ内蔵エミュレーションチップ４１に内
蔵することは、エミュレーション装置またはＰＲＯＭ内
蔵エミュレーションチップ４１のコストを上昇させると
いう問題がある。

【００１６】さらに、ＰＲＯＭ内蔵エミュレーションチ
ップ４１毎にプログラマブルロジックアレイ５２をプロ
グラム設計する必要があるという問題がある。 したが
って、本発明が解決しようとする課題は、エミュレーシ
ョン装置のユーザ使用便宜性を向上し且つ開発コストを
削減することにある。

【００１７】

【課題を解決するための手段】そのため、本発明は、１
チップマイクロコンピュータ製品ファミリの共通機能を
エミュレーションするエミュレーション機能および入出
力レベルシフタを持つエミュレーション専用チップと、
１チップマイクロコンピュータ製品ファミリに属し製品
固有の周辺機能をエミュレーションするエミュレーショ
ン機能を含む製品チップとを有するエミュレーション装
置において、前記エミュレーション専用チップの入出力
レベルシフタと前記製品チップとを接続する複数の入出
力線の各信号を電源電位または接地電位にリセット期間
中それぞれ設定する複数のスイッチ手段を備え、これら
各スイッチ手段においてリセット期間中それぞれ設定さ
れた各信号により前記製品チップの前記各入出力線の入
出力をリセット期間終了後にそれぞれ制御している。

【００１８】また、前記製品チップが、前記各入出力線
の入出力をそれぞれ制御する複数の入出力制御回路と、
リセット期間中の前記各入出力線の信号状態をそれぞれ
ラッチし前記各入出力制御回路にそれぞれ出力しリセッ
ト期間終了後に前記各入出力線の入出力をそれぞれ制御
する複数のラッチ回路とを備えている。

【００１９】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００２０】図１は、本発明のエミュレーション装置の
実施形態を示すブロック図である。図１を参照すると、
本実施形態のエミュレーション装置は、エミュレーショ
ンメモリ１０，ＣＰＵエミュレーションチップ２０，周
辺エミュレーションチップ３０，ＰＲＯＭ内蔵エミュレ
ーションチップ４１ａ，スイッチ手段８０ａ，データバ
ス１０１〜１０３とから構成されている。エミュレーシ
ョンメモリ１０，ＣＰＵエミュレーションチップ２０，
周辺エミュレーションチップ３０，データバス１０１〜
１０２は、図４に示した従来のエミュレーション装置と
同等であり、各ブロックについての重複説明を省略す
る。

【００２１】スイッチ手段８０ａは、データバス１０３
を構成する複数の入出力線の各信号を電源電位または接
地電位にリセット期間中それぞれ設定する。設定された
各信号は、ＰＲＯＭ内蔵エミュレーションチップ４１ａ
の入出力制御データとして、ＰＲＯＭ内蔵エミュレーシ
ョンチップ４１ａの各入出力線の入出力をリセット期間
終了後にそれぞれ制御する。仮に、ＰＲＯＭ内蔵エミュ
レーションチップが複数接続される場合は、必要に応じ
て、各ＰＲＯＭ内蔵エミュレーションチップとデータバ
ス１０３との間にスイッチ手段が接続される構成とする
ことも出来る。これらのスイッチ手段として、単なるマ
ルチプレクサ回路とか、高抵抗によるプルアップまたは
プルダウン回路などの動作電圧範囲の広い回路が一般的
に用いられる。

【００２２】データバス１０３は、エミュレーション専
用チップである周辺エミュレーションチップ３０の入出
力レベルシフタと、製品チップであるＰＲＯＭ内蔵エミ
ュレーションチップ４１ａと、スイッチ手段８０ａと、
を接続する複数の入出力線である。このデータバス１０
３およびデータバス１０１〜１０２を介した各機能ブロ
ック間のデータ授受により、エミュレーション装置全体
が１チップマイクロコンピュータと同等の動作をする。

【００２３】ＰＲＯＭ内蔵エミュレーションチップ４１
ａは、図４の従来のエミュレーション装置で説明したＰ
ＲＯＭ内蔵エミュレーションチップ４１の機能に、スイ
ッチ手段８０ａによりリセット期間中それぞれ設定され
た各信号を入出力制御データとして入力しリセット期間
終了後に製品チップの各入出力線の入出力をそれぞれ制
御する機能が追加構成されている。これにより、エミュ
レーション専用チップ２０，３０と重複する１チップマ
イクロコンピュータ製品ファミリ共通機能の重複動作を
回避する。

【００２４】図２は、このＰＲＯＭ内蔵エミュレーショ
ンチップ４１ａにおける入出力制御機能部分の詳細構成
例を示す部分ブロック図である。このＰＲＯＭ内蔵エミ
ュレーションチップ４１ａにおける入出力制御機能部分
は、入出力制御回路７０ａ，ラッチ回路６０ａとを備え
ている。入出力制御回路７０ａ，ラッチ回路６０ａとか
らなるブロック構成は、データバス１０３の各入出力線
それぞれ同一である。

【００２５】入出力制御回路７０ａは、データバス１０
３の各入出力線に接続される外部端子３００の入出力を
それぞれ制御する。各入出力制御回路７０ａにそれぞれ
接続される外部端子３００は、リセット期間中、入力端
子として動作する。リセット期間終了後には、ＣＰＵエ
ミュレーションチップ２０が実行する命令に基づき、入
力端子、出力端子または入出力端子として動作し周辺エ
ミュレーションチップ３０の入出力レベルシフタと間で
信号を授受する。同時に、ラッチ回路６０ａにリセット
期間中に入力された入出力制御データにより入出力制御
される。

【００２６】ラッチ回路６０ａは、リセット端子２００
の信号により、外部端子３００から入力されるリセット
期間中のデータバス１０３の各入出力線の信号状態をそ
れぞれラッチし、各入出力制御回路７０ａにそれぞれ出
力し、リセット期間終了後に外部端子３００の入出力を
それぞれ制御する。このラッチ回路６０ａの出力は、再
度リセットされるまで保持され、エミュレーション専用
チップと重複する１チップマイクロコンピュータ製品フ
ァミリ共通機能の重複動作を回避する。

【００２７】図３は、本実施形態のエミュレーション装
置内の動作を示す流れ図である。図１〜３を参照して、
動作を簡単に説明する。

【００２８】まず、このエミュレーション装置は、スイ
ッチ手段８０ａにより、データバス１０３を構成する複
数の入出力線の各信号を電源電位または接地電位にリセ
ット期間中それぞれ設定し、データバス１０３を介して
ＰＲＯＭ内蔵エミュレーションチップ４１ａに入出力制
御データとして入力する。ＰＲＯＭ内蔵エミュレーショ
ンチップ４１ａのラッチ回路６０ａは、外部端子３００
から入力されるリセット期間中のデータバス１０３の各
入出力線の信号状態を各入出力制御回路７０ａに入出力
制御データとしてそれぞれ出力する。

【００２９】この後、リセット信号を解除する。スイッ
チ手段８０ａにより、データバス１０３を構成する複数
の入出力線の各信号を電源電位または接地電位にリセッ
ト期間中それぞれ設定された各信号は、各ラッチ回路６
０ａに入出力制御データとして保持される。その後、エ
ミュレーションメモリ１０よりプログラム命令を読み出
し、読み出した命令に基づきをＣＰＵエミュレーション
チップ２０が逐次実行する。これら命令実行において周
辺機能を使用する場合、周辺エミュレーションチップ３
０を選択し製品ファミリ共通の周辺機能をエミュレーシ
ョンするか、ＰＲＯＭ内蔵エミュレーションチップ４１
ａを選択し、さらに、各ラッチ回路６０ａの入出力制御
データにより選択された追加周辺機能をエミュレーショ
ンする。

【００３０】本実施形態のエミュレーション装置におい
て、データバス１０２がＣＰＵエミュレーションチップ
２０，周辺エミュレーションチップ３０との間のみを接
続しＰＲＯＭ内蔵エミュレーションチップ４１ａと分離
されているため、図４の従来のエミュレーション装置に
おいてバス制御のため必要であったプログラマブルロジ
ックアレイ５１が不要になる。

【００３１】また、エミュレーション対象の１チップマ
イクロコンピュータ製品が１チップマイクロコンピュー
タ製品ファミリ共通の周辺機能以外の製品固有の追加周
辺機能を持っている場合でも、追加周辺機能部分のエミ
ュレーション機能を含むＰＲＯＭ内蔵エミュレーション
チップ４１ａの差し替えと、このチップの入出力制御機
能に対応したスイッチ手段８０ａの設定のみで、周辺エ
ミュレーションチップ３０と重複する製品ファミリ共通
の周辺機能が重複動作することを回避し、追加周辺機能
のエミュレーションが可能である。エミュレーション装
置全体を変更する必要はない。

【００３２】さらに、スイッチ手段として、単なるマル
チプレクサ回路とか、高抵抗によるプルアップまたはプ
ルダウン回路などの動作電圧範囲の広い回路を使用で
き、ＰＲＯＭ内蔵エミュレーションチップ４１ａが１製
品として保証している動作電圧範囲で動作し、エミュレ
ーション装置の外部に接続されているユーザ設計システ
ム部分が周辺エミュレーションチップ３０の入出力レベ
ルシフタおよびＰＲＯＭ内蔵エミュレーションチップ４
１ａを介して接続されているため、ユーザ設計システム
部分の動作電圧変更エミュレーションが可能となる。

【００３３】

【発明の効果】以上説明したように、本発明によるエミ
ュレーション装置は、エミュレーション対象の１チップ
マイクロコンピュータ製品が１チップマイクロコンピュ
ータ製品ファミリ共通の周辺機能以外の製品固有の追加
周辺機能を持っている場合でも、追加周辺機能部分のエ
ミュレーション機能を含む製品チップの差し替えと、こ
のチップの入出力制御機能に対応したスイッチ手段の設
定のみで、エミュレーション専用チップと重複する製品
ファミリ共通の周辺機能が重複動作することを回避し、
追加周辺機能をエミュレーションでき、エミュレーショ
ン装置の開発コストを削減できる。

【００３４】同時に、スイッチ手段として動作電圧範囲
の広い簡単な回路を使用でき、エミュレーション装置の
外部に接続されているユーザ設計システム部分がエミュ
レーション専用チップの入出力レベルシフタおよび製品
チップを介して接続されているため、ユーザ設計システ
ム部分の動作電圧変更に合わせてエミュレーションで
き、エミュレーション装置のユーザ使用便宜性を一層向
上できる。

【図面の簡単な説明】

【図１】本発明のエミュレーション装置の実施形態を示
すブロック図である。

【図２】図１の製品チップ４１ａの入出力制御機能部分
の構成例を示すブロック図である。

【図３】図１のエミュレーション装置内の動作を示す流
れ図である。

【図４】従来のエミュレーション装置の例を示すブロッ
ク図である。

【図５】図４のエミュレーション装置内の動作を示す流
れ図である。

【符号の説明】

１０ エミュレーションメモリ ２０ ＣＰＵエミュレーションチップ ３０ 周辺エミュレーションチップ ４１，４１ａ ＰＲＯＭ内蔵エミュレーションチップ ５１〜５３ プログラマブルロジックアレイ ６０ａ ラッチ回路 ７０ａ 入出力制御回路 ８０ａ スイッチ手段 １００〜１０３ データバス ２００ リセット端子 ３００ 外部端子

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 １チップマイクロコンピュータ製品ファ
   ミリの共通機能をエミュレーションするエミュレーショ
   ン機能および入出力レベルシフタを持つエミュレーショ
   ン専用チップと、１チップマイクロコンピュータ製品フ
   ァミリに属し製品固有の周辺機能をエミュレーションす
   るエミュレーション機能を含む製品チップとを有するエ
   ミュレーション装置において、 前記エミュレーション専用チップの入出力レベルシフタ
   と前記製品チップとを接続する複数の入出力線の各信号
   を電源電位または接地電位にリセット期間中それぞれ設
   定する複数のスイッチ手段を備え、これら各スイッチ手
   段においてリセット期間中それぞれ設定された各信号に
   より前記製品チップの前記各入出力線の入出力をリセッ
   ト期間終了後にそれぞれ制御することを特徴とするエミ
   ュレーション装置。
2. 【請求項２】 前記製品チップが、前記各入出力線の入
   出力をそれぞれ制御する複数の入出力制御回路と、リセ
   ット期間中の前記各入出力線の信号状態をそれぞれラッ
   チし前記各入出力制御回路にそれぞれ出力しリセット期
   間終了後に前記各入出力線の入出力をそれぞれ制御する
   複数のラッチ回路とを備える、請求項１記載のエミュレ
   ーション装置。