CN112231161A - 多芯片调试方法及多芯片调试装置 - Google Patents

多芯片调试方法及多芯片调试装置 Download PDF

Info

Publication number
CN112231161A
CN112231161A CN202011110833.5A CN202011110833A CN112231161A CN 112231161 A CN112231161 A CN 112231161A CN 202011110833 A CN202011110833 A CN 202011110833A CN 112231161 A CN112231161 A CN 112231161A
Authority
CN
China
Prior art keywords
debugging
interface
signal
chip
debugged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011110833.5A
Other languages
English (en)
Other versions
CN112231161B (zh
Inventor
吴候
吴滔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Guowei Silcore Technology Co Ltd
Original Assignee
Shanghai Guowei Silcore Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Guowei Silcore Technology Co Ltd filed Critical Shanghai Guowei Silcore Technology Co Ltd
Priority to CN202011110833.5A priority Critical patent/CN112231161B/zh
Publication of CN112231161A publication Critical patent/CN112231161A/zh
Application granted granted Critical
Publication of CN112231161B publication Critical patent/CN112231161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus

Abstract

本发明提供了一种多芯片调试方法及多芯片调试装置，属于通信技术领域，具体包括控制器，用于通过芯片连接接口与外部上位机进行通信，并基于从芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号；级联控制模块，用于接收控制器输出的调试信号，并采用buffer驱动器对调试信号进行调整，将调整后的调试信号携带的芯片连接接口信号转换成能够对待调试芯片的从接口进行访问的总线从接口信号；以及总线，与所有待调试芯片连接，用于获取级联控制模块输出的被转换为总线从接口信号的调试信号，并基于调试信号将调试指令传输给待调试芯片地址所指示的待调试芯片。通过本公开的处理方案，接线简单、易于维护且适用于多芯片调试。

Description

多芯片调试方法及多芯片调试装置
技术领域
本发明涉及通信技术领域，具体涉及一种多芯片调试方法及多芯片调试装置。
背景技术
芯片在线调试是芯片设计、程序开发必不可少的接口。一般通过JTAG接口对芯片内部实时抓取的数据进行读取。多芯片调试时，需要多个JTAG接口或用一个调试接口对芯片进行级联。但是直接使用JTAG接口进行芯片调试，调试速度慢，数据量小，芯片级联数目有限，不适用于大量芯片级联；而且当使用多个JTAG连接器对多芯片调试时存在接线复杂问题，不便于维护。
发明内容
因此，为了克服上述现有技术的缺点，本发明提供了一种接线简单、易于维护且适用于多芯片调试的多芯片调试方法及多芯片调试装置。
为了实现上述目的，本发明提供一种多芯片调试装置，包括：控制器，用于通过芯片连接接口与外部上位机进行通信，并基于从所述芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号；级联控制模块，用于接收所述控制器输出的所述调试信号，并采用buffer驱动器对所述调试信号进行调整，将调整后的所述调试信号携带的所述芯片连接接口信号转换成能够对待调试芯片的从接口进行访问的总线从接口信号；以及总线，与所有待调试芯片连接，用于获取所述级联控制模块输出的被转换为所述总线从接口信号的所述调试信号，并基于所述调试信号将所述调试指令传输给所述待调试芯片地址所指示的所述待调试芯片。
在一个实施例中，所述控制器包括：逻辑单元，与所述芯片连接接口连接，用于接收所述上位机发送的调试指令，并根据所述调试指令发送对应的调试信号；以及多任务单元，具有输入接口、输出接口和buffer驱动器，所述buffer 驱动器与所述输入接口、所述输出接口分别连接，对所述调试信号进行增强；所述输入接口与所述逻辑单元连接，所述输出接口连接至对应的级联控制模块接口，所述多任务单元根据所述调试信号与对应的所述待调试芯片建立传递通道，以供所述调试信号对该些芯片进行调试。
在一个实施例中，所述总线包含一组与所述级联控制模块连接的低速配置总线以及多组与所述待调试芯片连接的高速差分总线。
在一个实施例中，所述总线是HDMI线或MiniSAS线。
在一个实施例中，所述芯片连接接口是UART接口、SPI接口、JTAG接口、USB接口、EARTHNET接口中的任意一种。
在一个实施例中，所述级联控制模块包括控制信号转换单元、数据信号转换单元、主接口和从接口，所述控制信号转换单元，用于将所述主接口中传输的调试信号中的控制信号转换为从接口控制信号；所述数据信号转换单元，用于将所述主接口中传输的调试信号中的数据信号转换为从接口数据信号；所述主接口，分别与所述控制信号转换单元和所述数据信号转换单元电连接，用于将所述调试信号传输至所述控制信号转换单元和所述数据信号转换单元；所述从接口，分别与所述控制信号转换单元、所述数据信号转换单元和所述第二总线电连接，用于将所述从接口控制信号或所述从接口数据信号传输至所述第二总线。
本发明还提供一种多芯片调试方法，包括：采用控制器通过芯片连接接口与外部上位机进行通信，并基于从所述芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号；采用级联控制模块接收所述控制器输出的所述调试信号，并采用buffer驱动器对所述调试信号进行调整，将调整后的所述调试信号携带的所述芯片连接接口信号转换成能够对所述待调试芯片的从接口进行访问的总线从接口信号；采用总线获取所述级联控制模块输出的被转换为所述总线从接口信号的所述调试信号，并基于所述调试信号将所述调试指令传输给所述待调试芯片地址所指示的所述待调试芯片。
与现有技术相比，本发明的优点在于：在芯片级联上通过增加Buffer驱动器对信号进行增强，并通过增加的buffer信号保证了调试信号在芯片之间级联传输不会受到衰减，理论上级联数目也可以无限增加，并且整个连接拓扑可以采用菊花链结构，即、使用一根线将所有芯片串联起来，具有接线简单、易于维护等优势，适合于大量云芯片在线调试。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明的实施例中多芯片调试装置的结构示意图；
图2是本发明的实施例中控制器的结构示意图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图1所示，本公开实施例提供一种多芯片调试装置100包括控制器10、级联控制模块20和总线30。
控制器10用于通过芯片连接接口与外部上位机进行通信，并基于从芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号。在一个实施例中，芯片连接接口可以是JTAG接口。
级联控制模块20用于接收控制器输出的调试信号，并采用buffer驱动器对所述调试信号进行调整，将调整后的调试信号携带的芯片连接接口信号转换成能够对待调试芯片的从接口进行访问的总线从接口信号。
总线30与所有待调试芯片连接，用于获取级联控制模块输出的被转换为总线从接口信号的调试信号，并基于调试信号将调试指令传输给待调试芯片地址所指示的待调试芯片。在一个实施例中，总线包含一组与级联控制模块连接的低速配置总线以及多组与待调试芯片连接的高速差分总线。总线可以是千兆网线，在一个实施例中，总线可以传输serdes信号(高速串行信号)，可以是 HDMI线或MiniSAS线。
上述多芯片调试装置，在芯片级联上通过增加Buffer驱动器对信号进行增强，并通过增加的buffer信号保证了调试信号在芯片之间级联传输不会受到衰减，理论上级联数目也可以无限增加，并且整个连接拓扑可以采用菊花链结构，即、使用一根线将所有芯片串联起来，具有接线简单、易于维护等优势，适合于大量云芯片在线调试。
在一个实施例中，如图2所示，控制器10包括逻辑单元11和多任务单元 12。
逻辑单元与芯片连接接口连接，用于接收上位机发送的调试指令，并根据调试指令发送对应的调试信号。
多任务单元具有输入接口和输出接口。输入接口与逻辑单元连接，输出接口连接至对应的级联控制模块接口，多任务单元根据调试信号与对应的待调试芯片建立传递通道，以供调试信号对该些芯片进行调试。
在一个实施例中，芯片连接接口可以是UART接口、SPI接口、JTAG接口、USB接口、EARTHNET接口中的任意一种。
在一个实施例中，级联控制模块20包括控制信号转换单元、数据信号转换单元、buffer驱动器、主接口和从接口。
控制信号转换单元用于将主接口中传输的调试信号中的控制信号转换为从接口控制信号。
数据信号转换单元用于将主接口中传输的调试信号中的数据信号转换为从接口数据信号。
buffer驱动器用于对主接口中传输的调试信号、从接口控制信号或从接口数据信号进行信号增强。
主接口分别与控制信号转换单元和数据信号转换单元电连接，用于将调试信号传输至控制信号转换单元和数据信号转换单元。
从接口分别与控制信号转换单元、数据信号转换单元和第二总线电连接，用于将从接口控制信号或从接口数据信号传输至第二总线。
本公开实施例还提供一种多芯片调试方法，包括以下步骤：
采用控制器通过芯片连接接口与外部上位机进行通信，基于从芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号；
采用级联控制模块接收控制器输出的调试信号，并采用buffer驱动器对所述调试信号进行调整，将调整后的调试信号携带的芯片连接接口信号转换成能够对待调试芯片的从接口进行访问的总线从接口信号；
采用总线获取级联控制模块输出的被转换为总线从接口信号的调试信号，并基于调试信号将调试指令传输给待调试芯片地址所指示的待调试芯片。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种多芯片调试装置，其特征在于，包括：
控制器，用于通过芯片连接接口与外部上位机进行通信，并基于从所述芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号；
级联控制模块，用于接收所述控制器输出的所述调试信号，并采用buffer驱动器对所述调试信号进行调整，将调整后的所述调试信号携带的所述芯片连接接口信号转换成能够对待调试芯片的从接口进行访问的总线从接口信号；以及
总线，与所有待调试芯片连接，用于获取所述级联控制模块输出的被转换为所述总线从接口信号的所述调试信号，并基于所述调试信号将所述调试指令传输给所述待调试芯片地址所指示的所述待调试芯片。
2.根据权利要求1所述的多芯片调试装置，其特征在于，所述控制器包括：
逻辑单元，与所述芯片连接接口连接，用于接收所述上位机发送的调试指令，并根据所述调试指令发送对应的调试信号；以及
多任务单元，具有输入接口和输出接口，所述输入接口与所述逻辑单元连接，所述输出接口连接至对应的级联控制模块接口，所述多任务单元根据所述调试信号与对应的所述待调试芯片建立传递通道，以供所述调试信号对该些芯片进行调试。
3.根据权利要求1所述的多芯片调试装置，其特征在于，所述总线包含一组与所述级联控制模块连接的低速配置总线以及多组与所述待调试芯片连接的高速差分总线。
4.根据权利要求1所述的多芯片调试装置，其特征在于，所述总线是HDMI线或MiniSAS线。
5.根据权利要求1所述的多芯片调试装置，其特征在于，所述芯片连接接口是UART接口、SPI接口、JTAG接口、USB接口、EARTHNET接口中的任意一种。
6.根据权利要求1所述的多芯片调试装置，其特征在于，所述级联控制模块包括控制信号转换单元、数据信号转换单元、buffer驱动器、主接口和从接口，
所述控制信号转换单元，用于将所述主接口中传输的调试信号中的控制信号转换为从接口控制信号；
所述数据信号转换单元，用于将所述主接口中传输的调试信号中的数据信号转换为从接口数据信号；
所述buffer驱动器，用于对所述主接口中传输的调试信号、所述从接口控制信号或所述从接口数据信号进行信号增强；
所述主接口，分别与所述控制信号转换单元和所述数据信号转换单元电连接，用于将所述调试信号传输至所述控制信号转换单元和所述数据信号转换单元；
所述从接口，分别与所述控制信号转换单元、所述数据信号转换单元和所述第二总线电连接，用于将所述从接口控制信号或所述从接口数据信号传输至所述第二总线。
7.一种多芯片调试方法，其特征在于，包括：
采用控制器通过芯片连接接口与外部上位机进行通信，并基于从所述芯片连接接口接收的信号生成包含待调试芯片地址以及调试指令的调试信号；
采用级联控制模块接收所述控制器输出的所述调试信号，并采用buffer驱动器对所述调试信号进行调整，将调整后的所述调试信号携带的芯片连接接口信号转换成能够对所述待调试芯片的从接口进行访问的总线从接口信号；以及
采用总线获取所述级联控制模块输出的被转换为所述总线从接口信号的所述调试信号，并基于所述调试信号将所述调试指令传输给所述待调试芯片地址所指示的所述待调试芯片。
CN202011110833.5A 2020-10-16 2020-10-16 多芯片调试方法及多芯片调试装置 Active CN112231161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011110833.5A CN112231161B (zh) 2020-10-16 2020-10-16 多芯片调试方法及多芯片调试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011110833.5A CN112231161B (zh) 2020-10-16 2020-10-16 多芯片调试方法及多芯片调试装置

Publications (2)

Publication Number Publication Date
CN112231161A true CN112231161A (zh) 2021-01-15
CN112231161B CN112231161B (zh) 2024-03-19

Family

ID=74117793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011110833.5A Active CN112231161B (zh) 2020-10-16 2020-10-16 多芯片调试方法及多芯片调试装置

Country Status (1)

Country Link
CN (1) CN112231161B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113382602A (zh) * 2021-06-07 2021-09-10 上海国微思尔芯技术股份有限公司 一种芯片散热系统
CN117331882A (zh) * 2023-12-01 2024-01-02 深圳比特微电子科技有限公司 芯片板的芯片配置方法、装置、服务器、电子设备和介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479132A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 多芯片测试系统及其测试方法
EP2495656A1 (en) * 2011-03-02 2012-09-05 Research In Motion Limited Enhanced prioritising and unifying interrupt controller
CN103226506A (zh) * 2013-04-28 2013-07-31 杭州士兰微电子股份有限公司 内嵌于芯片的usb转jtag调试装置及其调试方法
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置
CN105786736A (zh) * 2014-12-18 2016-07-20 深圳市中兴微电子技术有限公司 一种多芯片级联的方法、芯片和装置
CN107193705A (zh) * 2017-06-22 2017-09-22 湖南国科微电子股份有限公司 一种芯片调试方法及装置
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN107992390A (zh) * 2017-11-15 2018-05-04 中国电子科技集团公司第三十二研究所 一种基于片上总线的芯片调试方法
CN108388492A (zh) * 2018-03-20 2018-08-10 珠海格力电器股份有限公司 多dsp芯片调试控制方法及装置
CN108802601A (zh) * 2018-06-21 2018-11-13 记忆科技(深圳)有限公司 环路传输的芯片测试方法、装置及计算机设备
CN109407655A (zh) * 2018-12-27 2019-03-01 北京中星微电子有限公司 一种调试芯片的方法及装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479132A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 多芯片测试系统及其测试方法
EP2495656A1 (en) * 2011-03-02 2012-09-05 Research In Motion Limited Enhanced prioritising and unifying interrupt controller
CN103226506A (zh) * 2013-04-28 2013-07-31 杭州士兰微电子股份有限公司 内嵌于芯片的usb转jtag调试装置及其调试方法
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置
CN105786736A (zh) * 2014-12-18 2016-07-20 深圳市中兴微电子技术有限公司 一种多芯片级联的方法、芯片和装置
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN107193705A (zh) * 2017-06-22 2017-09-22 湖南国科微电子股份有限公司 一种芯片调试方法及装置
CN107992390A (zh) * 2017-11-15 2018-05-04 中国电子科技集团公司第三十二研究所 一种基于片上总线的芯片调试方法
CN108388492A (zh) * 2018-03-20 2018-08-10 珠海格力电器股份有限公司 多dsp芯片调试控制方法及装置
CN108802601A (zh) * 2018-06-21 2018-11-13 记忆科技(深圳)有限公司 环路传输的芯片测试方法、装置及计算机设备
CN109407655A (zh) * 2018-12-27 2019-03-01 北京中星微电子有限公司 一种调试芯片的方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113382602A (zh) * 2021-06-07 2021-09-10 上海国微思尔芯技术股份有限公司 一种芯片散热系统
CN113382602B (zh) * 2021-06-07 2023-07-18 上海思尔芯技术股份有限公司 一种芯片散热系统
CN117331882A (zh) * 2023-12-01 2024-01-02 深圳比特微电子科技有限公司 芯片板的芯片配置方法、装置、服务器、电子设备和介质
CN117331882B (zh) * 2023-12-01 2024-03-29 深圳比特微电子科技有限公司 芯片板的芯片配置方法、装置、服务器、电子设备和介质

Also Published As

Publication number Publication date
CN112231161B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
CN112231161B (zh) 多芯片调试方法及多芯片调试装置
CN105549552B (zh) 基于Linux的CAN总线扩展系统及方法
CN103827841A (zh) 可配置带宽的io连接器
CN111367837B (zh) 可重构雷达信号处理硬件平台的数据接口板
CN116680221B (zh) 一种分布式高速信号收发处理系统
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN115454757A (zh) 芯片总线调试装置及方法、soc芯片、计算设备、介质
CN107480085A (zh) 多接口综合测试系统
CN111090584A (zh) 一种fpga平台ip原型快速验证方法及系统
CN107255975B (zh) 一种利用高速总线实现fpga程序快速加载的装置及方法
CN102780598B (zh) 一种总线通信方法、总线通信单元及系统
CN107102965B (zh) 一种数据处理电路、系统及数据处理方法
CN110266709A (zh) 一种网络板卡
CN214586491U (zh) 一种矢量信号产生模块
CN113970896A (zh) 基于fpga芯片的控制装置及电子设备
CN210572737U (zh) 一种二次雷达信号处理装置
CN105260335A (zh) 扩展光接口的数据处理系统及方法
CN220673779U (zh) 一种车载以太网仿真装置
CN210691311U (zh) 多cpu之间的高速串口通信电路
CN215181982U (zh) 串口扩展模块
CN113595841B (zh) 一种peci总线扩展方法及系统
CN111078611A (zh) 一种基于fpga的plc高速背板总线
Peng et al. FlexRay bus data fault diagnosis based on Zynq
CN105159861A (zh) 一种spi总线抗干扰装置及方法
TWI763542B (zh) 板對板橋接信號傳輸系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 27, 6th floor, No. 29 and 30, Lane 1775, Qiushan Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306

Applicant after: Shanghai Sierxin Technology Co.,Ltd.

Address before: Room 27, 6th floor, No. 29 and 30, Lane 1775, Qiushan Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306

Applicant before: Shanghai Guowei silcore Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant