CN109407655A - 一种调试芯片的方法及装置 - Google Patents
一种调试芯片的方法及装置 Download PDFInfo
- Publication number
- CN109407655A CN109407655A CN201811620324.XA CN201811620324A CN109407655A CN 109407655 A CN109407655 A CN 109407655A CN 201811620324 A CN201811620324 A CN 201811620324A CN 109407655 A CN109407655 A CN 109407655A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- result signal
- test result
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000012360 testing method Methods 0.000 claims abstract description 205
- 238000012546 transfer Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 35
- 238000009825 accumulation Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 4
- 235000013399 edible fruits Nutrition 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000006870 function Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 3
- 101150091805 DUT1 gene Proteins 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0256—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults injecting test signals and analyzing monitored process response, e.g. injecting the test signal while interrupting the normal operation of the monitored system; superimposing the test signal onto a control signal during normal operation of the monitored system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24065—Real time diagnostics
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明实施例提供了一种调试芯片的方法及装置，用于解决芯片内部模块在线功能调试和检测的问题。该方法包括：接收JTAG控制器发送的第一控制指令，第一控制指令包括接口选择信息；根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号；接收总线传输的测试结果信号；发送测试结果信号至JTAG控制器，以供调试使用。通过利用JTAG控制器进行芯片内部模块在线功能调试和检测，避免了对芯片定义冗余的调试接口，使对芯片内部模块的功能的在线调试和检测更为便捷，提高测试效率。
Description
技术领域
本发明涉及硬件系统调试技术领域，特别涉及一种调试芯片的方法及装置。
背景技术
随着芯片技术的迅速发展，大型芯片功能复杂，集成的功能模块也越来越多。因此，在大规模的集成电路开发过程中，需要在芯片工作的情况下，采取必要的调试方法对内部信号进行功能调试，以检查功能是否正确。
通常采用在芯片端口上直接定义调试端口，用外部逻辑分析仪进行调试。采用逻辑分析仪费用较高，给芯片的调试带来局限性。
发明内容
有鉴于此，本发明实施例提供了一种调试芯片的方法及装置，用于解决芯片内部模块在线功能调试和检测的问题。
本发明的一个方面提供一种调试芯片的方法，包括：接收JTAG控制器发送的第一控制指令，第一控制指令包括接口选择信息；根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号；接收总线传输的测试结果信号；发送测试结果信号至JTAG控制器，以供调试使用。
本发明一实施例中，该方法还包括发送测试结果信号至存储器，以存储测试结果信号；从存储器读取测试结果信号，其中，发送测试结果信号至JTAG控制器，包括：将从存储器读取的测试结果信号发送至JTAG控制器。
本发明一实施例中，第一控制指令包括触发条件，其中发送测试结果信号至存储器包括：根据触发条件，发送测试结果信号至存储器。
本发明一实施例中，根据触发条件，发送目标结果信号至存储器，包括：在总线累积传输的测试结果信号的大小达到预设位宽时，将累积传输的测试结果信号发送至存储器。
本发明一实施例中，从JTAG控制器接收读取指令，其中，从存储器读取测试结果信号包括：在接收JTAG控制器发送的读取指令时，从存储器读取测试结果信号，其中JTAG是在接收到测试结果信号已经存储在存储器中的回复时发送所述读取指令的。
本发明一实施例中，第一控制指令还包括分组选择信息，多个测试接口被分为多组测试接口；其中根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号，包括：根据分组选择信息，从多组测试接口中选择一组测试接口；根据接口选择信息从多组测试接口中选择第一测试接口传输测试结果信号。
本发明一实施例中，多组测试接口根据芯片中分别与多组测试接口连接的多个模块的相关性进行分组。
本发明的另一个方面提供一种调试芯片的装置，包括：接收单元，用于接收JTAG控制器发送的第一控制指令，第一控制指令包括接口选择信息；
选取单元，用于根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号；
接收单元，还用于接收总线传输的测试结果信号；
发送单元，还用于发送测试结果信号至JTAG控制器，以供调试使用。
本发明的另一个方面提供一种调试芯片的装置，包括：控制器、总线和JTAG控制器，其中，总线与控制器以及芯片的多个测试接口相连接，用于传输芯片的测试结果信号；控制器与总线以及JTAG控制器相连接，用于与JTAG控制器进行通讯，以及控制总线传输芯片的测试结果信号；JTAG控制器与控制器相连接，用于实现PC端和控制器之间的通信。
本发明的另一个方面提供一种调试芯片的装置，包括处理器和存储器，其中：
所述存储器用于存储如上所述的任一项的调试芯片的方法的程序。
所述处理器用于执行所述程序。
本发明实施例提供的调试芯片的方法，通过接收JTAG控制器发送的第一控制指令中包含的接口选择信息，选择与总线连接的芯片的多个测试接口中的第一测试接口传输的测试结果信号，测试结果信号通过总线传输并最终发送给JTAF控制器，以供调试使用。本发明的调试芯片的方法，利用总线连接芯片与控制器，并通过控制器最终将测试结果信号发送给JTAG控制器，使得对芯片内部模块的功能的在线调试过程中，避免了对芯片定义过多的调试接口，使对芯片内部模块的功能的在线调试和检测更为便捷。
附图说明
图1为本发明实施例的一种调试芯片的方法的流程图。
图2所示为本发明另一实施例提供的一种调试芯片的方法的流程图。
图3所示为本发明另一实施例提供的一种调试芯片的方法的流程图。
图4所示为本发明一实施例提供的一种调试芯片的方法的总线分级示意图。
图5为本发明实施例的一种调试芯片的装置结构图。
图6为本发明实施例的一种调试芯片的装置结构图。
图7为本发明实施例的一种调试芯片的计算机装置的框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中的步骤编号仅用于作为该步骤的附图标记，不表示执行顺序。
图1为本发明实施例的一种调试芯片的方法的流程图。该方法可以由控制器，例如，调试(Debug)控制器，执行。该控制器可以集成在芯片上，也可以独立设置。如图1所示，该方法包括如下内容：
步骤110：接收JTAG控制器发送的第一控制指令，第一控制指令包括接口选择信息。
控制器接收PC通过JTAG控制器发送的第一控制指令，第一控制指令包括接口选择信息。待测试芯片可以通过多个测试接口与总线相连接，不同的测试接口可以是对应不同项目的测试数据，也就是测试结果信号。
步骤120：根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号。
为了得到测试所需的测试结果信号，控制器控制总线在多个测试接口中选择待测芯片相应的第一测试接口，以便将第一测试接口的测试结果信号传输给控制器。
步骤130：接收总线传输的测试结果信号。
控制器控制总线响应第一控制指令，将第一测试接口的测试结果信号通过总线传输给控制器。
步骤140：发送测试结果信号至JTAG控制器，以供调试使用。
控制器将测试结果信号发送给JTAG控制器，并最终通过JTAG控制器发送给PC，以等待PC发送进一步的指令，对芯片进行调试。
本发明实施例提供的调试芯片的方法通过利用JTAG控制器进行芯片内部模块在线功能调试和检测，避免了对芯片定义冗余的调试接口，使对芯片内部模块的功能的在线调试和检测更为便捷。
图2所示为本发明另一实施例提供的一种调试芯片的方法的流程图.在本实施例中，步骤210-230和图1所示实施例中的步骤110-130基本相同，不再重复描述。如图2所示，本实施例在图1所示实施例的基础上，进一步包括下述步骤240和250。
步骤240：发送所述测试结果信号至存储器，以存储所述测试结果信号。
具体地，待测芯片运行时，内部模块的测试数据可以是动态的，或者测试数据与测试端口的读取速度不匹配，此时对于测试结果不便于实时观看，这是可以将该模块对应的测试结果信号通过总线传输到存储器，例如，可以通过静态随机存储器(SRAM，StaticRandom-Access Memory)进行存储，也可以通过动态随机存取存储器(DRAM，DynamicRandom Access Memory)进行存储。以便于外部PC通过JTAG控制器需要读取的时候，存储器可以将测试结果信号发送给控制器以满足测试需要。
步骤250：从所述存储器读取所述测试结果信号。
外部PC通过JTAG控制器需要读取测试结果信号时，控制器从存储器读取测试结果信号，并发送给JTAG控制器。
步骤260：发送所述测试结果信号至所述JTAG控制器，以供调试使用。
本发明实施例提供的调试芯片的方法可以将测试结果信号通过总线传输保存在存储器中，可以更好地满足对复杂芯片内部模块的工作数据的获取与存储，给芯片的在线功能调试带来了便利。
在本发明一实施例中，第一控制指令包括触发条件，其中发送测试结果信号至存储器包括：根据触发条件，发送测试结果信号至存储器。
触发条件，可以是根据对芯片的测试需求、与芯片内部模块的触发条件相对应来自定义，如上升沿触发、下降沿触发、高电平触发或低电平触发等，也可以定义是同时满足两个条件触发。测试控制系统接收PC通过JTAG控制器发送的第一控制指令中还包括触发条件，并根据触发条件将满足条件对应的测试结果信号通过总线传输，保存至存储器。
本发明一实施例中，根据触发条件，发送目标结果信号至存储器，包括：在总线累积传输的测试结果信号的大小达到预设位宽时，将累积传输的测试结果信号发送至存储器。
为了便于测试结果的传输以及存储，测试结果信号可以是组合成固定的位宽，例如3位、4位或者自主定义的位宽。也就是说，测试结果信号在总线传输时，一次传输的数据的位数是固定的。测试控制系统接收PC通过JTAG控制器发送的第一控制指令中还可以包括预设位宽的信息，当在总线累积传输的测试结果信号达到此预设位宽时，控制器将累积传输的测试结果信号保存至存储器。测试结果信号以固定位宽组合，可以便于观测数据存放，也可以进一步的提高测试效率。
图3所示为本发明另一实施例提供的一种调试芯片的方法的流程图.在本实施例中，步骤310-350和图2所示实施例中的步骤210-250基本相同，不再重复描述。如图3所示，本实施例在图2所示实施例的基础上，进一步包括下述步骤360和370。
步骤360：发送所述测试结果信号已经存储在所述存储器至JTAG控制器。
控制器将测试结果信号发送至存储器，存储器保存完成后，控制器向JTAG控制器发送测试结果信号保存完成的信息。PC端收到测试结果信号保存完成的信号之后，通过JTAG控制器发送读取存储器内测试结果信号的指令，在这里存储器可以是SRAM或者DRAM，本实施例对此不作限定。
步骤370：接收所述JTAG控制器发送的读取指令。
控制器接收PC通过JTAG控制器发送的读取指令，读取存储器内的测试结果信号。
步骤380：发送所述测试结果信号至所述JTAG控制器，以供调试使用。
本发明一实施例中，第一控制指令还包括分组选择信息，多个测试接口被分为多组测试接口；其中根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号，包括：根据分组选择信息，从多组测试接口中选择一组测试接口；根据接口选择信息从多组测试接口中选择第一测试接口传输测试结果信号。
具体而言，测试控制系统接收PC通过JTAG控制器发送的第一控制指令还包括分组选择信息，多个测试接口可以被分为多组测试接口，即总线是可以自定义为分级总线结构。
图4所示为本发明一实施例提供的一种调试芯片的方法的总线分级示意图。
如图4所示，总线可以是分为两级或者多级，本实施例中，总线分为两级。因为芯片的模块采用分级机制，相应地总线也可以进行分级，测试结果信号相应进行分组。例如，当测试接口数量为16时，可以每两个接口分为一组，共分为8组。根据第一控制指令从8组测试接口中选择一组测试接口，如图4所示，可以是选择待测数据(DUT，Design Under Test)中的DUT0与DUT1所在的组。再根据接口选择信息从这一组内的两个接口的中选择第一测试接口传输测试结果信号，即选择DUT0或DUT1进行传输。可以理解的是，对于更加复杂的芯片，模块内部也可以分级，这样可以观测到模块内部更多信号数据。
本发明一实施例中，多组测试接口根据芯片中分别与多组测试接口连接的多个模块的相关性进行分组。
芯片中的多个模块可以是分级集成的，测试接口也可以根据芯片中的多个模块的相关性进行分组，其中，模块的相关性可以是物理位置上的相关性也可以是逻辑功能上的相关性。测试接口的分组可以依靠总线分级来实现。多组测试接口根据芯片中分别与多组测试接口连接的多个模块的相关性进行分组，可以便于后端进行布局与布线，也可以是测试结果信号的传输更加有效率。
图5为本发明实施例的一种调试芯片的装置结构图，如图5所示该装置包括：
接收单元510，用于接收JTAG控制器发送的第一控制指令，所述第一控制指令包括接口选择信息。
选取单元520，用于根据所述接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输所述芯片的测试结果信号。
接收单元530，还用于接收所述总线传输的所述测试结果信号。
发送单元540，用于发送所述测试结果信号至所述JTAG控制器，以供调试使用。
本发明实施例提供的一种调试芯片的装置，通过接收JTAG控制器发送的第一控制指令中包含的接口选择信息，选择与总线连接的芯片的多个测试接口中的第一测试接口传输的测试结果信号，测试结果信号通过总线传输并最终发送给JTAF控制器，以供调试使用。本发明的调试芯片的装置，利用总线连接芯片与控制器，并通过控制器最终将测试结果信号发送给JTAG控制器，使得对芯片内部模块的功能的在线调试过程中，避免了对芯片定义过多的调试接口，使对芯片内部模块的功能的在线调试和检测更为便捷。
本发明一实施例中，发送单元还用于发送测试结果信号至存储器，以存储测试结果信号，其中，发送测试结果信号至JTAG控制器，包括：将从存储器读取的测试结果信号发送至JTAG控制器。。
本发明一实施例中，该装置还包括读取单元，用于从存储器读取测试结果信号。
本发明一实施例中，发送单元还用于，根据触发条件，发送测试结果信号至存储器。
本发明一实施例中，发送单元还用于，根据触发条件，发送目标结果信号至存储器，包括：在总线累积传输的测试结果信号的大小达到预设位宽时，将累积传输的测试结果信号发送至存储器。
本发明一实施例中，读取单元还用于从JTAG控制器接收读取指令，其中，从存储器读取测试结果信号包括：在接收JTAG控制器发送的读取指令时，从存储器读取测试结果信号，其中JTAG是在接收到测试结果信号已经存储在存储器中的回复时发送所述读取指令的。
本发明一实施例中，选取单元还用于，第一控制指令还包括分组选择信息，多个测试接口被分为多组测试接口；其中根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号，包括：根据分组选择信息，从多组测试接口中选择一组测试接口；根据接口选择信息从多组测试接口中选择第一测试接口传输测试结果信号。
本发明一实施例中，多组测试接口根据芯片中分别与多组测试接口连接的多个模块的相关性进行分组。
图6为本发明实施例的一种调试芯片的装置结构图。
如图6所示，调试芯片的装置，包括：调试控制器(Debug Controller)、调试总线(Debug Bus)、JTAG控制器和存储器(SRAM)。其中，总线与控制器以及芯片的多个测试接口相连接，用于传输芯片的多个测试结果信号(DUT0，DUT1……DUTn)；控制器与总线以及JTAG控制器相连接，用于与JTAG控制器进行通讯，以及控制总线传输芯片的测试结果信号；JTAG控制器与控制器相连接，用于实现PC端和控制器之间的通信；存储器SRAM与控制器相连接，用于存储测试结果信号，并在控制器接收PC通过JTAG控制器发送的读取指令时，将所存储的测试结果信号发送给控制器。可以理解的是，存储器可以是静态随机存储器SRAM，也可以是通过动态随机存取存储器DRAM，本发明实施例对此不作限定。
图7为本发明实施例的一种调试芯片的装置的框图。
参照图7，装置700包括处理组件710，其进一步包括一个或多个处理器，以及由存储器720所代表的存储器资源，用于存储可由处理组件710的执行的指令，例如应用程序。存储器720中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件710被配置为执行指令，以执行上述调试芯片的方法。
装置700还可以包括一个电源组件被配置为执行装置700的电源管理，一个有线或无线网络接口被配置为将装置700连接到网络，和一个输入输出(I/O)接口。装置700可以操作基于存储在存储器720的操作系统，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM或类似。
一种非临时性计算机可读存储介质，当存储介质中的指令由上述装置700的处理器执行时，使得上述装置700能够执行一种调试芯片的方法，包括：接收JTAG控制器发送的第一控制指令，第一控制指令包括接口选择信息；根据接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输芯片的测试结果信号；接收总线传输的测试结果信号；发送测试结果信号至JTAG控制器，以供调试使用。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再做过多描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序校验码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种调试芯片的方法，其特征在于，包括：
接收JTAG控制器发送的第一控制指令，所述第一控制指令包括接口选择信息；
根据所述接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输所述芯片的测试结果信号；
接收所述总线传输的所述测试结果信号；
发送所述测试结果信号至所述JTAG控制器，以供调试使用。
2.根据权利要求1所述的调试芯片的方法，其特征在于，还包括：
发送所述测试结果信号至存储器，以存储所述测试结果信号；
从所述存储器读取所述测试结果信号，
其中，所述发送所述测试结果信号至所述JTAG控制器，包括：
将从所述存储器读取的所述测试结果信号发送至所述JTAG控制器。
3.根据权利要求2所述的调试芯片的方法，其特征在于，所述第一控制指令包括触发条件，其中所述发送所述测试结果信号至存储器包括：
根据所述触发条件，发送所述测试结果信号至所述存储器。
4.根据权利要求3所述的调试芯片的方法，其特征在于，根据所述触发条件，发送所述目标结果信号至所述存储器，包括：
在所述总线累积传输的测试结果信号的大小达到预设位宽时，将所述累积传输的测试结果信号发送至所述存储器。
5.根据权利要求2所述的芯片调试方法，其特征在于，还包括：
从所述JTAG控制器接收读取指令，其中，所述从所述存储器读取所述测试结果信号包括：
在接收所述JTAG控制器发送的读取指令时，从所述存储器读取所述测试结果信号，其中所述JTAG是在接收到所述测试结果信号已经存储在所述存储器中的回复时发送所述读取指令的。
6.根据权利要求1至4中的任一项所述的调试芯片的方法，其特征在于，所述第一控制指令还包括分组选择信息，所述多个测试接口被分为多组测试接口；
其中所述根据所述接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输所述芯片的测试结果信号，包括：
根据所述分组选择信息，从所述多组测试接口中选择一组测试接口；
根据所述接口选择信息从所述多组测试接口中选择所述第一测试接口传输所述测试结果信号。
7.根据权利要求6所述的调试芯片的方法，其特征在于，所述多组测试接口根据所述芯片中分别与所述多组测试接口连接的多个模块的相关性进行分组。
8.一种调试芯片的装置，其特征在于，包括：
接收单元，用于接收JTAG控制器发送的第一控制指令，所述第一控制指令包括接口选择信息；
选取单元，用于根据所述接口选择信息选择与总线连接的芯片的多个测试接口中的第一测试接口传输所述芯片的测试结果信号；
接收单元，还用于接收所述总线传输的所述测试结果信号；
发送单元，用于发送所述测试结果信号至所述JTAG控制器，以供调试使用。
9.一种调试芯片的装置，包括：
控制器、总线和JTAG控制器，其中，
所述总线与所述控制器以及芯片的多个测试接口相连接，用于传输所述芯片的测试结果信号；
所述控制器与所述总线以及所述JTAG控制器相连接，用于与所述JTAG控制器进行通讯，以及控制所述总线传输所述芯片的测试结果信号；
所述JTAG控制器与所述控制器相连接，用于实现PC端和所述控制器之间的通信。
10.一种调试芯片的装置，包括处理器和存储器，其中：
所述存储器用于存储权利要求1至7任一调试芯片的方法的程序；
所述处理器用于执行所述程序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811620324.XA CN109407655B (zh) | 2018-12-27 | 2018-12-27 | 一种调试芯片的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811620324.XA CN109407655B (zh) | 2018-12-27 | 2018-12-27 | 一种调试芯片的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109407655A true CN109407655A (zh) | 2019-03-01 |
| CN109407655B CN109407655B (zh) | 2021-05-25 |
Family
ID=65462398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811620324.XA Active CN109407655B (zh) | 2018-12-27 | 2018-12-27 | 一种调试芯片的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109407655B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110457743A (zh) * | 2019-06-27 | 2019-11-15 | 芯翼信息科技(上海)有限公司 | 一种基于fpga的芯片检测方法 |
| CN112231161A (zh) * | 2020-10-16 | 2021-01-15 | 上海国微思尔芯技术股份有限公司 | 多芯片调试方法及多芯片调试装置 |
| CN113778734A (zh) * | 2021-09-02 | 2021-12-10 | 上海砹芯科技有限公司 | 芯片、芯片总线的检测系统、检测方法及存储介质 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN101408582A (zh) * | 2008-11-24 | 2009-04-15 | 浙江中控技术股份有限公司 | 电路板测试方法及装置 |
| CN101604276A (zh) * | 2008-06-13 | 2009-12-16 | 英业达股份有限公司 | 通用串行总线测试方法 |
| CN102103535A (zh) * | 2011-03-07 | 2011-06-22 | 北京大学深圳研究生院 | 多核处理器、多核处理器的调试系统和调试方法 |
| CN102474457A (zh) * | 2009-07-22 | 2012-05-23 | 思科技术公司 | 分组分类 |
| CN102760497A (zh) * | 2011-04-28 | 2012-10-31 | 上海华虹集成电路有限责任公司 | 含有jtag接口的芯片 |
| CN102880536A (zh) * | 2012-09-07 | 2013-01-16 | 杭州中天微系统有限公司 | 一种多核处理器的jtag调试方法 |
| CN103052993A (zh) * | 2010-05-28 | 2013-04-17 | 爱德万测试(新加坡)私人有限公司 | 用于全速、并行dut测试的解决方案 |
| CN103415777A (zh) * | 2011-03-09 | 2013-11-27 | 英特尔公司 | 用于进行功能和结构测试和调试的基于功能结构测试控制器 |
| CN108984354A (zh) * | 2018-06-27 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种服务器芯片调试电路、调试方法及服务器 |
-
2018
- 2018-12-27 CN CN201811620324.XA patent/CN109407655B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN101604276A (zh) * | 2008-06-13 | 2009-12-16 | 英业达股份有限公司 | 通用串行总线测试方法 |
| CN101408582A (zh) * | 2008-11-24 | 2009-04-15 | 浙江中控技术股份有限公司 | 电路板测试方法及装置 |
| CN102474457A (zh) * | 2009-07-22 | 2012-05-23 | 思科技术公司 | 分组分类 |
| CN103052993A (zh) * | 2010-05-28 | 2013-04-17 | 爱德万测试(新加坡)私人有限公司 | 用于全速、并行dut测试的解决方案 |
| CN102103535A (zh) * | 2011-03-07 | 2011-06-22 | 北京大学深圳研究生院 | 多核处理器、多核处理器的调试系统和调试方法 |
| CN103415777A (zh) * | 2011-03-09 | 2013-11-27 | 英特尔公司 | 用于进行功能和结构测试和调试的基于功能结构测试控制器 |
| CN102760497A (zh) * | 2011-04-28 | 2012-10-31 | 上海华虹集成电路有限责任公司 | 含有jtag接口的芯片 |
| CN102880536A (zh) * | 2012-09-07 | 2013-01-16 | 杭州中天微系统有限公司 | 一种多核处理器的jtag调试方法 |
| CN108984354A (zh) * | 2018-06-27 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种服务器芯片调试电路、调试方法及服务器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110457743A (zh) * | 2019-06-27 | 2019-11-15 | 芯翼信息科技(上海)有限公司 | 一种基于fpga的芯片检测方法 |
| CN110457743B (zh) * | 2019-06-27 | 2023-12-05 | 芯翼信息科技(上海)有限公司 | 一种基于fpga的芯片检测方法 |
| CN112231161A (zh) * | 2020-10-16 | 2021-01-15 | 上海国微思尔芯技术股份有限公司 | 多芯片调试方法及多芯片调试装置 |
| CN112231161B (zh) * | 2020-10-16 | 2024-03-19 | 上海思尔芯技术股份有限公司 | 多芯片调试方法及多芯片调试装置 |
| CN113778734A (zh) * | 2021-09-02 | 2021-12-10 | 上海砹芯科技有限公司 | 芯片、芯片总线的检测系统、检测方法及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109407655B (zh) | 2021-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102567203B (zh) | 一种测试分布式文件系统性能的方法及系统 | |
| JP4885316B2 (ja) | 試験装置および試験方法 | |
| CN103853639B (zh) | 自测试系统和用于自测试功能逻辑模块的方法 | |
| US9470759B2 (en) | Test instrument having a configurable interface | |
| CN110502374A (zh) | 识别自动测试时设备故障的根本原因的流量捕获调试工具 | |
| CN109407655A (zh) | 一种调试芯片的方法及装置 | |
| CN109240965B (zh) | Fpga逻辑捕获处理显示套件及其使用方法 | |
| WO2018148405A1 (en) | Real-time capture of traffic upon failure for protocol debug | |
| US9759772B2 (en) | Programmable test instrument | |
| TW201216048A (en) | Test system | |
| CN106405383B (zh) | 基于视觉检测技术的嵌入式板卡自动测试系统及方法 | |
| CN106886214A (zh) | Can控制器芯片功能测试系统及测试方法 | |
| US8701130B2 (en) | Implementing remote procedure calls | |
| CN111767177A (zh) | Led显示屏控制卡的测试方法，测试装置，测试设备及存储介质 | |
| JP7383053B2 (ja) | バス監視方法、記憶媒体及び電子装置 | |
| CN106230651A (zh) | 一种互联网系统的压力测试系统和方法 | |
| CN110968004B (zh) | 一种基于FPGA原型验证开发板的Cable测试系统 | |
| CN108319516A (zh) | 一种测试系统及测试方法 | |
| CN104678292B (zh) | 一种复杂可编程逻辑器件cpld测试方法和装置 | |
| CN116436540A (zh) | Led显示屏接收卡测试方法、装置、测试卡及存储介质 | |
| CN109902001A (zh) | 对未初始化变量的检测方法及终端设备 | |
| CN113254290A (zh) | 一种内存颗粒多维测试方法、装置、系统和可读存储介质 | |
| CN107465569A (zh) | 一种SAS Switch整机柜抓取节点phy error count的方法及系统 | |
| CN219916332U (zh) | 一种针对数据处理器dpu的性能测试系统 | |
| CN116719746B (zh) | 调试方法、设备、待调试产品和计算机存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210511 Address after: 401120 no.117-338, Yunhan Avenue, Beibei District, Chongqing Applicant after: Chongqing Zhongxing micro artificial intelligence chip technology Co.,Ltd. Address before: 100191 room 603, 6th floor, shining building, 35 Xueyuan Road, Haidian District, Beijing Applicant before: Vimicro Corp. |
|
| TA01 | Transfer of patent application right |