CN102760497A - 含有jtag接口的芯片 - Google Patents
含有jtag接口的芯片 Download PDFInfo
- Publication number
- CN102760497A CN102760497A CN2011101079021A CN201110107902A CN102760497A CN 102760497 A CN102760497 A CN 102760497A CN 2011101079021 A CN2011101079021 A CN 2011101079021A CN 201110107902 A CN201110107902 A CN 201110107902A CN 102760497 A CN102760497 A CN 102760497A
- Authority
- CN
- China
- Prior art keywords
- jtag interface
- chip
- output
- standard jtag
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种含有JTAG接口的芯片,包括芯片功能模块、一标准JTAG接口,还包括一多路选择器;标准JTAG接口的TDI、TMS、TCK与芯片功能模块的三个输入分别短接;标准JTAG接口的TRST*与多路选择器的选择控制端短接;标准JTAG接口的TDO接所述多路选择器的第一输入;芯片功能模块的一输出接所述多路选择器的第二输入;当TRST*为低电平时,标准JTAG接口复位,并且多路选择器的输出为芯片功能模块的一输出;当TRST*为高电平时,标准JTAG接口工作,并且多路选择器的输出标准JTAG接口的TDO。本发明的含有JTAG接口的芯片,引脚较少。
Description
技术领域
本发明涉及半导体技术,特别涉及一种含有JTAG接口的芯片。
背景技术
随着芯片规模越来越大,复杂度越来越高,芯片的测试也越来越难,因此可测性设计是大规模集成电路的基本设计要求。
JTAG是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。
JTAG接口的结构如图1所示,它主要包括一个状态控制器(TAPcontroller),一个指令寄存器(Instruction register),一些测试数据寄存器(Test data register)以及输出级(Output stage)。
JTAG接口的测试数据寄存器包含一些必须的测试数据寄存器,如边界扫描寄存器(Boundary scan register)等,也包含一些用户自定义的寄存器(Design specific test data register),这些寄存器的内容和长度完全由设计决定,因此可以把所有与芯片测试有关的寄存器,如扫描(scan)测试,存储器自测试(BIST)等等,都放到这类寄存器当中,从而使JTAG接口成为测试控制器。
JTAG接口的指令寄存器使JTAG接口可以支持不同的指令,指令经过解码,选择不同的测试数据寄存器。
JTAG接口得到了更多的自动测试设备(ATE)的支持,这使得通过在芯片中实现JTAG,可以提高芯片的可测性,增加芯片测试覆盖率,方便将来在PCB板子上的测试。同时由于JTAG是国际标准,得到很多测试机的支持,因而使用方便,开发容易。所以目前含有JTAG接口的芯片种类较多,如CPU、DSP、CPLD、FPGA等。
标准JTAG接口通常有5线:TMS、TCK、TDI、TDO、TRST*,其中TCK为测试时钟输入;TDI为测试数据输入,数据通过TDI输入JTAG接口;TDO为测试数据输出,数据通过TDO从JTAG接口输出;TMS为测试模式选择,TMS用来设置JTAG接口处于某种特定的测试模式;TRST*为测试复位,低电平有效。
现有的含有JTAG接口的芯片,通常需要额外增加TDI、TMS、TCK、TDO及TRST*等5个引脚,虽然TRST*是可选的,仍然要至少额外增加4个引脚。这使得JTAG对于引脚数目不多的芯片来说影响太大,甚至根本就不适用。
发明内容
本发明要解决的技术问题是提供一种含有JTAG接口的芯片,引脚较少。
为解决上述技术问题,本发明的含有JTAG接口的芯片,包括芯片功能模块、一标准JTAG接口,还包括一多路选择器;
所述标准JTAG接口的TDI、TMS、TCK与芯片功能模块的三个输入分别短接;
所述标准JTAG接口的TRST*与所述多路选择器的选择控制端短接;
所述标准JTAG接口的TDO接所述多路选择器的第一输入;
所述芯片功能模块的一输出接所述多路选择器的第二输入;
当TRST*为低电平时,标准JTAG接口复位,并且所述多路选择器的输出为芯片功能模块的一输出;
当TRST*为高电平时,标准JTAG接口工作,并且所述多路选择器的输出为标准JTAG接口的TDO。
本发明的含有JTAG接口的芯片,通过将标准JTAG接口的TDI、TMS、TCK、TDO同芯片其他功能模块的输入输出进行引脚复用,既大大提高了芯片的可测性,又避免了芯片因加入JTAG接口而使引脚太多,特别适用于引脚数目少,或者引脚数目虽多,但是无法增加引脚数目(比如为了兼容性,或者封装价格的因素)的芯片。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是JTAG接口的结构示意图;
图2是本发明的含有JTAG接口的芯片一实施方式示意图。
具体实施方式
本发明的含有JTAG接口的芯片一实施方式如图2所示,包括芯片功能模块、一标准JTAG接口、一多路选择器;
芯片功能模块泛指芯片中所述标准JTAG接口、多路选择器之外的接有芯片引脚的其它模块;
标准JTAG接口有5线:TCK(测试时钟输入)、TDI(测试数据输入)、TDO(测试数据输出)、TMS(测试模式选择)、TRST*(测试复位,低电平有效);
所述标准JTAG接口的TDI、TMS、TCK与芯片功能模块的三个输入分别短接,作为芯片的三个复用输入引脚;
所述标准JTAG接口的TRST*与所述多路选择器的选择控制端短接,作为芯片的一模式选择引脚;
所述多路选择器的输出,作为一复用输出引脚;
所述标准JTAG接口的TDO接所述多路选择器的第一输入;
所述芯片功能模块的一输出接所述多路选择器的第二输入,芯片其它功能模块的其它输出、其它输入分别作为芯片其它相应引脚;
当TRST*(即模式选择引脚)为高电平时,标准JTAG接口工作,并且所述多路选择器的输出为所述多路选择器的第一输入所接的标准JTAG接口的TDO,芯片处于JTAG测试状态;
当TRST*(模式选择引脚)为标准JTAG接口的复位电平时(如低电平),标准JTAG接口复位,标准JTAG接口不会工作,芯片处于正常工作状态,所述多路选择器的输出为所述多路选择器的第二输入所接的芯片其它功能模块的一输出;
当TRST*(模式选择引脚)为低电平时,标准JTAG接口复位,标准JTAG接口不会工作,并且所述多路选择器的输出为所述多路选择器的第二输入所接的芯片功能模块的一输出,芯片处于正常工作状态。
本发明的含有JTAG接口的芯片,通过将标准JTAG接口的TDI、TMS、TCK、TDO同芯片其他功能模块的输入输出进行引脚复用,既大大提高了芯片的可测性,又避免了芯片因加入JTAG接口而使引脚太多,特别适用于引脚数目少,或者引脚数目虽多,但是无法增加引脚数目(比如为了兼容性,或者封装价格的因素)的芯片。
Claims (1)
1.一种含有JTAG接口的芯片,包括芯片功能模块、一标准JTAG接口,其特征在于,还包括一多路选择器;
所述标准JTAG接口的TDI、TMS、TCK与芯片功能模块的三个输入分别短接;
所述标准JTAG接口的TRST*与所述多路选择器的选择控制端短接;
所述标准JTAG接口的TDO接所述多路选择器的第一输入;
所述芯片功能模块的一输出接所述多路选择器的第二输入;
当TRST*为低电平时,标准JTAG接口复位,并且所述多路选择器的输出为芯片功能模块的一输出;
当TRST*为高电平时,标准JTAG接口工作,并且所述多路选择器的输出为标准JTAG接口的TDO。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101079021A CN102760497A (zh) | 2011-04-28 | 2011-04-28 | 含有jtag接口的芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101079021A CN102760497A (zh) | 2011-04-28 | 2011-04-28 | 含有jtag接口的芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102760497A true CN102760497A (zh) | 2012-10-31 |
Family
ID=47054924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101079021A Pending CN102760497A (zh) | 2011-04-28 | 2011-04-28 | 含有jtag接口的芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102760497A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107577635A (zh) * | 2017-08-29 | 2018-01-12 | 西安微电子技术研究所 | 一种兼容ahb协议的非握手式jtag调试链路及其调试方法 |
CN109062099A (zh) * | 2018-08-06 | 2018-12-21 | 珠海格力电器股份有限公司 | Dsp芯片选择电路及相关设备 |
CN109407655A (zh) * | 2018-12-27 | 2019-03-01 | 北京中星微电子有限公司 | 一种调试芯片的方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
CN101078746A (zh) * | 2007-07-11 | 2007-11-28 | 凤凰微电子(中国)有限公司 | 多芯片封装体内部连接的边界扫描测试结构及测试方法 |
CN101458725A (zh) * | 2007-12-14 | 2009-06-17 | 上海海尔集成电路有限公司 | 微控制器芯片及其调试方法 |
CN201378317Y (zh) * | 2009-03-26 | 2010-01-06 | 青岛海信移动通信技术股份有限公司 | 一种采用jtag方式的代码下载系统 |
-
2011
- 2011-04-28 CN CN2011101079021A patent/CN102760497A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
CN101078746A (zh) * | 2007-07-11 | 2007-11-28 | 凤凰微电子(中国)有限公司 | 多芯片封装体内部连接的边界扫描测试结构及测试方法 |
CN101458725A (zh) * | 2007-12-14 | 2009-06-17 | 上海海尔集成电路有限公司 | 微控制器芯片及其调试方法 |
CN201378317Y (zh) * | 2009-03-26 | 2010-01-06 | 青岛海信移动通信技术股份有限公司 | 一种采用jtag方式的代码下载系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107577635A (zh) * | 2017-08-29 | 2018-01-12 | 西安微电子技术研究所 | 一种兼容ahb协议的非握手式jtag调试链路及其调试方法 |
CN107577635B (zh) * | 2017-08-29 | 2020-12-01 | 西安微电子技术研究所 | 一种兼容ahb协议的非握手式jtag调试链路及其调试方法 |
CN109062099A (zh) * | 2018-08-06 | 2018-12-21 | 珠海格力电器股份有限公司 | Dsp芯片选择电路及相关设备 |
CN109407655A (zh) * | 2018-12-27 | 2019-03-01 | 北京中星微电子有限公司 | 一种调试芯片的方法及装置 |
CN109407655B (zh) * | 2018-12-27 | 2021-05-25 | 重庆中星微人工智能芯片技术有限公司 | 一种调试芯片的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10649029B2 (en) | TCKC/TMSC counter, gating circuitry for selection, deselection, technology specific outputs | |
CA2249088C (en) | Method and apparatus for high-speed interconnect testing | |
JP4388903B2 (ja) | Jtag試験方式 | |
US11041905B2 (en) | Combinatorial serial and parallel test access port selection in a JTAG interface | |
US20140101500A1 (en) | Circuits and methods for functional testing of integrated circuit chips | |
US8756467B2 (en) | Methods and apparatus for testing multiple-IC devices | |
US20120124437A1 (en) | Integrated circuit having a scan chain and testing method for a chip | |
US8666690B2 (en) | Heterogeneous multi-core integrated circuit and method for debugging same | |
CN102305907A (zh) | 多芯片封装结构的测试方法和系统 | |
US9720039B2 (en) | Interleaver ic with up control and capture, shift, update circuitry | |
US20130275824A1 (en) | Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test | |
CN102760497A (zh) | 含有jtag接口的芯片 | |
US7805647B2 (en) | System and method for testing a plurality of circuits | |
US8621125B2 (en) | System and method of sending and receiving data and commands using the TCK and TMS of IEEE 1149.1 | |
KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
KR101286017B1 (ko) | 스위칭 바운더리 스캔 테스트 장치 | |
CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
US10890619B2 (en) | Sequential test access port selection in a JTAG interface | |
CN110780183B (zh) | 一种用于jtag边界扫描测试的接口电路 | |
KR100672082B1 (ko) | 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩 | |
CN109766292A (zh) | 一种jtag接口功能复用电路 | |
CN115765716A (zh) | JTAG接口到cJTAG接口的转换装置和转换方法 | |
CN113609807A (zh) | 替代逻辑器件实现jtag桥交换功能的ip核 | |
CN115828841A (zh) | 一种基于边界扫描链的系统级内建自测试的集成设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121031 |
|
WD01 | Invention patent application deemed withdrawn after publication |