CN115765716A - JTAG接口到cJTAG接口的转换装置和转换方法 - Google Patents
JTAG接口到cJTAG接口的转换装置和转换方法 Download PDFInfo
- Publication number
- CN115765716A CN115765716A CN202211436613.0A CN202211436613A CN115765716A CN 115765716 A CN115765716 A CN 115765716A CN 202211436613 A CN202211436613 A CN 202211436613A CN 115765716 A CN115765716 A CN 115765716A
- Authority
- CN
- China
- Prior art keywords
- tri
- pin
- interface
- state buffer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 41
- 101100482117 Saimiri sciureus THBD gene Proteins 0.000 claims abstract 28
- 239000000872 buffer Substances 0.000 claims description 135
- 238000012360 testing method Methods 0.000 claims description 59
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000013519 translation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- LOCPTSFJZDIICR-UHFFFAOYSA-N 1,3-bis(3-isocyanato-4-methylphenyl)-1,3-diazetidine-2,4-dione Chemical compound C1=C(N=C=O)C(C)=CC=C1N1C(=O)N(C=2C=C(C(C)=CC=2)N=C=O)C1=O LOCPTSFJZDIICR-UHFFFAOYSA-N 0.000 description 1
- CYKYBWRSLLXBOW-VTBMCCKRSA-N 2-hydroxy-1-[(3s,5s,8r,9s,10s,13s,14s,17s)-3-hydroxy-10,13-dimethyl-2,3,4,5,6,7,8,9,11,12,14,15,16,17-tetradecahydro-1h-cyclopenta[a]phenanthren-17-yl]ethanone Chemical compound C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)([C@H](CC4)C(=O)CO)[C@@H]4[C@@H]3CC[C@H]21 CYKYBWRSLLXBOW-VTBMCCKRSA-N 0.000 description 1
- 102100025570 Cancer/testis antigen 1 Human genes 0.000 description 1
- 101000856237 Homo sapiens Cancer/testis antigen 1 Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
提供一种JTAG接口到cJTAG接口的转换装置和转换方法，其中转换装置包括：使能装置，被配置为利用JTAG接口输出的TMS信号作为使能信号，来使能JTAG接口输出的TDI信号，以输入到cJTAG接口的TMSC引脚；输出装置，被配置为利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚。如此，可以利用简单的电路就将JTAG接口TMS信号和TDI信号合并为输入到cJTAG接口的TMSC引脚的信号，然后获得cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚，从而实现了JTAG接口到cJTAG接口的转换。
Description
技术领域
本申请涉及集成电路领域，且更具体地涉及JTAG接口到cJTAG接口的转换装置和转换方法。
背景技术
IEEE 1149.1标准制定了一种边界扫描技术，称为联合测试工作组(Joint TestAction Group，JTAG)，这种标准在调试的时候至少需要四根信号线TCK、TMS、TDI、TDO(测试时钟、测试模式选择、测试数据输入和测试数据输出)进行。由于现代芯片出于减少芯片测试引脚数量并且为了降低功耗，所以2009年IEEE 1149.7标准制定了紧凑型边界扫描技术紧凑JTAG(compact JTAG，cJTAG)，此标准仅使用TMSC(测试模式选择计数器，一种测试串行数据)以及TCK(测试时钟)两个信号进行边界扫描。但当前商用的JTAG调试器只有J-LINK等少数方案有实现cJTAG接口，调试成本高。
需要JTAG接口和cJTAG接口之间的转换、尤其是从JTAG接口向cJTAG接口的转换的低成本方案。
发明内容
根据本申请的一个方面，提供一种JTAG接口到cJTAG接口的转换装置，包括：使能装置，被配置为利用JTAG接口输出的TMS信号作为使能信号，来使能JTAG接口输出的TDI信号，以输入到cJTAG接口的TMSC引脚；输出装置，被配置为利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚。
根据本申请的另一方面，提供一种JTAG接口到cJTAG接口的转换方法，包括：通过使能装置利用JTAG接口输出的TMS信号作为使能信号，来使能JTAG接口输出的TDI信号，以输入到cJTAG接口的TMSC引脚；通过输出装置利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚。
如此，可以利用简单的电路就能将JTAG接口TMS信号和TDI信号合并为输入到cJTAG接口的TMSC引脚的信号，然后获得cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚，从而实现了JTAG接口到cJTAG接口的转换。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了包括根据本申请的一个实施例的JTAG接口到cJTAG接口的转换装置的调试系统的示例框图。
图2示出了根据本申请的一个实施例的JTAG接口到cJTAG接口的转换装置的示例框图。
图3是根据本申请的另一个实施例的JTAG接口到cJTAG接口的转换装置的示例框图。
图4示出了根据本申请的实施例的4个引脚信号TCK、TMS、TDI、TDO的示例信号波形图。
图5示出了根据本申请的实施例的JTAG接口到cJTAG接口的转换方法的示意流程图。
图6示出了根据本申请的进一步实施例的JTAG接口到cJTAG接口的转换方法的示意流程图。
图7示出了通常的JTAG接口的组成结构。
具体实施方式
现在将详细参照本申请的具体实施例，在附图中例示了本申请的例子。尽管将结合具体实施例描述本申请，但将理解，不是想要将本申请限于描述的实施例。相反，想要覆盖由所附权利要求限定的在本申请的精神和范围内包括的变更、修改和等价物。应注意，这里描述的方法步骤都可以由任何功能块或功能布置来实现，且任何功能块或功能布置可被实现为物理实体或逻辑实体、或者两者的组合。
图7示出了通常的JTAG接口700的组成结构。
JTAG接口700的JTAG信号包括：TMS(Test Mode Select)：测试模式选择，通过TMS信号控制JTAG状态机的状态。TCK(Test Clock)：JTAG的时钟信号。TDI(Test Data Input)：测试数据输入信号。TDO(Test Data Output)：测试数据输出信号。nTRST(n Test Rest)：JTAG复位信号，用来复位JTAG的状态机和内部的宏单元(Macrocell)。
如图7所示，测试访问端口(Test Access Port，TAP)是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器(Data Register，DR)710和指令寄存器(InstructionRegister，IR)720。要配置JTAG链中的器件，编程软件将其他器件设置为旁路模式。旁路模式中的器件通过单个旁路寄存器730将编程数据从TDI管脚传输到TDO管脚。当芯片处于调试状态时，边界扫描寄存器(扫描单元)750可以将芯片和外部输入输出引脚760隔离开来，通过边界扫描寄存器单元750，可以实现对芯片外部输入输出引脚的观察和控制。对于芯片的输出引脚可以通过与之相连的边界扫描寄存器单元把信号(数据)加载到该引脚中去，对于芯片的输入引脚，也可以通过与之相连的边界扫描寄存器"捕获"该引脚上的输出信号。芯片引脚上的边界扫描(移位)寄存器单元可以相互连接起来，使芯片的周围形成一个边界扫描链(Boundary-Scan Chain)，边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态下的芯片。当芯片内部存在多条边界扫描单元(Boundary-Scan Cell,BSC)时，需要有相应的机制来控制访问。对整个TAP的控制是通过TAP控制器740来完成的。
在测试过程中，每个JTAG单元可以通过TDI引脚向被调试/测试芯片IC的引脚发送测试数据输入信号，并通过JTAG单元的TDO引脚监听相应被调试/测试芯片IC的引脚向TDO引脚输出的位状态。
其中，TAP控制器共有16种同步状态：Test-Logic-Reset测试逻辑复位状态、Run-Test-Idle运行测试空闲状态、Select-DR-Scan选择数据寄存器扫描状态、Capture-DR捕获数据寄存器状态、Shift-DR移位数据寄存器状态、Exit1-DR退出数据寄存器状态1、Pause-DR暂停数据寄存器状态、Exit2-DR退出数据寄存器状态2、Update-DR更新数据寄存器状态、Select-IR-Scan选择指令寄存器扫描状态、Capture-IR捕获指令寄存器状态、Shift-IR移位指令寄存器状态、Exit1-IR退出指令寄存器状态1、Pause-IR暂停指令寄存器状态、Exit2-IR退出指令寄存器状态2、Update-IR更新指令寄存器状态。控制器的下一个状态TMS信号决定，TMS信号在TCK的上升沿被采样生效。
在指令寄存器访问流程中，系统上电，TAP控制器进入Test-Logic Reset状态。Run-Test/Idle->Select-DR-Scan->Select-IR-Scan->Capture-IR->Shift-IR->Exit1-IR->Update-IR，最后回到Run-Test/Idle状态。在Capture-IR状态，特定的逻辑序列被加载到指令寄存器中；然后进入到Shift-IR状态。
在数据寄存器访问流程中，当前可以访问的数据寄存器由指令寄存器中的当前指令决定。以Run-Test/Idle为起点，依次进入Select-DR-Scan->Capture-DR->Shift-DR->Exit1-DR->Update-DR，最后回到Run-Test/Idle状态。
而现有的JTAG边界扫描测试方法已很难满足来自于测试、调试和功能等多方面的挑战：测试时需同时对多个测试存取端口(TAP)进行控制和扫描；调试时需缩短扫描链长度及支持调试数据的传输；功能上需减少测试引脚并且实现更低的功耗。
在此背景下，可测试性总线标准委员会于2009年表决通过IEEE 1149.7标准，提出了紧凑型边界扫描技术cJTAG。CTAG使用TCK、TMS引脚控制TAP控制器(支持IEEE 1149.x标准的TAP控制器)的状态进程，使用TDI、TDO引脚完成测试数据的传输；而cJTAG使用测试时钟计数器TCKC(Test Clock Counter)与测试模式选择计数器TMSC(Test Mode SelectCounter)引脚不仅能控制TAP的状态进程，而且还能完成测试数据的传输，测试数据输入计数器TDIC和测试数据输出计数器TDOC引脚可以闲置或做其他功能使用(在本文中不使用)。
当前设计了支持cJTAG测试的多种电路芯片。但当前仍然有大量采用JTAG接口的调试器不支持直接调试/测试cJTAG接口的电路芯片，而当前商用的JTAG调试器只有J-LINK等少数方案有实现支持调试cJTAG接口，调试成本高。
因此，需要JTAG接口和cJTAG接口之间的转换、尤其是从JTAG接口向cJTAG接口的转换的低成本方案。
本申请设计一种低成本的JTAG接口与cJTAG接口的连接方案，利用常用基于的英商飞特帝亚有限公司(FTDI)的芯片调试器，充分利用FTDI现有的标准JTAG接口，从而结合OpenOCD(Open On-Chip Debugger，开放片上调试器)来调试第五代精简指令集(RISC-V)的中央处理器(CPU)。
图1示出了包括根据本申请的一个实施例的JTAG接口到cJTAG接口的转换装置130的调试系统100的示例框图。
如图1所示，利用FDTI芯片作为JTAG调试器的基础上，结合OpenOCD片上调试器来对RISC-V CPU进行调试、系统编程和边界扫描功能。
FDTI芯片的接口是JTAG接口，而RISC-V CPU的接口是cJTAG接口。
图1的调试系统100包括：计算机PC 110，其包括OpenOCD片上调试器和FDTI驱动程序；利用FDTI芯片的JTAG调试器120；JTAG接口到cJTAG接口的转换装置130(或简称cJTAG适配器)；RISC-V CPU，包括cJTAG到JTAG转换装置140和RISC-V调试模块150。
其中JTAG接口到cJTAG接口的转换装置130包括：使能装置131，被配置为利用JTAG接口输出的TMS信号作为使能信号，来使能JTAG接口输出的TDI信号，以输入到cJTAG接口的TMSC引脚；输出装置132，被配置为利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚。
如此，可以利用简单的电路就将JTAG接口TMS信号和TDI信号合并为输入到cJTAG接口的TMSC引脚的信号，然后获得cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚，从而实现了JTAG接口到cJTAG接口的转换。
图2示出了根据本申请的一个实施例的JTAG接口到cJTAG接口的转换装置130的示例框图。
如图2所示，使能装置131包括第一三态缓冲器1311，其中JTAG接口的TMS引脚与第一三态缓冲器1311的高电平有效的使能端相连接，JTAG接口的TDI引脚与第一三态缓冲器1311的输入端相连接，第一三态缓冲器1311的输出端与cJTAG接口的TMSC引脚相连接。
在一个实施例中，第一三态缓冲器1311的使能端还与地电压相连接。
三态缓冲器(Three-state-buffer)，又称为三态门、三态驱动器，其三态缓冲器的输出受到使能端的控制。当使能端有效时，器件实现正常逻辑状态输出(逻辑0、逻辑1)，它对输入值不执行任何运算，其输出值和输入值一样。当使能输入端无效时，三态缓冲器的输出处于高阻状态，即等效于与所连的电路断开。
因此，在图2中，通过JTAG接口的TMS引脚与第一三态缓冲器1311的高电平有效的使能端相连接，使得JTAG接口的TMS引脚的TMS信号作为使能三态缓冲器的输出的使能信号。例如，在JTAG接口的TMS引脚的TMS信号为高电平时，JTAG接口的TDI引脚的TDI信号从第一三态缓冲器1311的输入端输出到第一三态缓冲器1311的输出端，从而输出到cJTAG接口的TMSC引脚。而在JTAG接口的TMS引脚的TMS信号为低电平时，三态缓冲器的输出处于高阻状态，即等效于将JTAG接口的TDI引脚与cJTAG接口的TMSC引脚断开。
在一个实施例中，第一三态缓冲器1311的使能端通过第一电阻器与地电压相连接，其中第一电阻器的电阻大于第一预定阈值。该第一电阻器的电阻可以是例如10K欧姆。当然，该数值仅是示例，而非限制，将该第一电阻器的电阻设置得大一些，使得TMS引脚输出的信号的电平高一些，不至于快速归零，更有利于作为第一三态缓冲器的使能端的使能信号。
在一个实施例中，使能装置131还包括第一三态缓冲器1311的输出端与TMSC引脚之间的电阻器。例如，该电阻器的电阻为27欧姆。
在一个实施例中，输出装置132可以是一条信号线，将cJTAG接口的TMSC引脚与JTAG接口的TDO引脚直接连接。
但此时，信号从cJTAG接口的TMSC引脚传输到JTAG接口的TDO引脚不存在延时，可能会与从JTAG接口的TDI引脚到cJTAG接口的TMSC引脚的信号不同步。因此，如下，输出装置132可以包括第二三态缓冲器1321，可使得两边的信号更同步。
在一个实施例中，输出装置132包括第二三态缓冲器1321，其中cJTAG接口的TMSC引脚与第二三态缓冲器1321的输入端相连接，第二三态缓冲器1321的高电平有效的使能端与电源电压VCC相连接，第二三态缓冲器1321的输出端与JTAG接口的TDO引脚相连接。
在一个实施例中，第二三态缓冲器1321的使能端通过第二电阻器与电源电压VCC相连接，其中第二电阻器的电阻大于第二预定阈值。例如，第二电阻器的电阻为4.7K欧姆。该数值仅是示例，而非限制，将该第二电阻器的电阻设置得大一些主要是起到限流作用。
通过电源电压VCC与第二三态缓冲器1321的高电平有效的使能端相连接，使得第二三态缓冲器1321一直被使能。即，cJTAG接口的TMSC引脚的TMSC信号可以从第二三态缓冲器1321的输入端输出到第二三态缓冲器1321的输出端，从而输出到JTAG接口的TDO引脚。由于电源电压VCC一直处于高电平，因此，cJTAG接口的TMSC引脚的TMSC信号可以一直直接输出到JTAG接口的TDO引脚。
在一个实施例中，输出装置还包括第二三态缓冲器1321的输出端与JTAG接口的TDO引脚之间的电阻器以及第二三态缓冲器1321的输入端与cJTAG接口的TMSC引脚之间的电阻器。例如，该电阻器的电阻为27欧姆。
在一个实施例中，JTAG接口的TCK引脚通过一电阻器与cJTAG接口的TCKC引脚相连接。例如，该电阻器的电阻为27欧姆。
在一个实施例中，三态缓冲器是通用三态缓冲器或双门三态缓冲器。
这些外围电路的27欧姆的电阻的主要作用是阻抗匹配。
在一个实施例中，上述三态缓冲器可以采用通用三态缓冲器芯片74LVT126D，或者双门三态缓冲器芯片SN74LVC2G126。
图3是根据本申请的另一个实施例的JTAG接口到cJTAG接口的转换装置130的示例框图。
在该实施例中，使能装置131包括第三三态缓冲器1311’，其中JTAG接口的TMS引脚经过反相器1312与第三三态缓冲器1311’的低电平有效的使能端相连接，JTAG接口的TDI引脚与第三三态缓冲器1311’的输入端相连接，第三三态缓冲器1311’的输出端与cJTAG接口的TMSC引脚相连接。
如此，例如，在JTAG接口的TMS引脚的TMS信号为高电平时，经过反相器1312变为低电平，从而通过第三三态缓冲器1311’的低电平有效的使能端，使能将JTAG接口的TDI引脚的TDI信号从第三三态缓冲器1311’的输入端输出到第三三态缓冲器1311’的输出端，从而输出到cJTAG接口的TMSC引脚。而在JTAG接口的TMS引脚的TMS信号为低电平时，经过反相器1312变为高电平，使得第三三态缓冲器1311’的低电平有效的使能端不使能，因此，三态缓冲器的输出处于高阻状态，即等效于将JTAG接口的TDI引脚与cJTAG接口的TMSC引脚断开。
在一个实施例中，使能装置131还包括第三三态缓冲器1311’的输出端与TMSC引脚之间的电阻器。例如，该电阻器的电阻为27欧姆。
在一个实施例中，输出装置132包括第四三态缓冲器1321’，其中cJTAG接口的TMSC引脚与第四三态缓冲器1321’的输入端相连接，第四三态缓冲器1321’的低电平有效的使能端与地电压GND相连接，第四三态缓冲器1321’的输出端与JTAG接口的TDO引脚相连接。
通过地电压GND与第四三态缓冲器1321’的低电平有效的使能端相连接，使得第四三态缓冲器1321’一直被使能。即，cJTAG接口的TMSC引脚的TMSC信号可以从第二三态缓冲器1321的输入端输出到第四三态缓冲器1321’的输出端，从而输出到JTAG接口的TDO引脚。由于地电压GND一直处于低电平，因此，cJTAG接口的TMSC引脚的TMSC信号可以一直直接输出到JTAG接口的TDO引脚。
在一个实施例中，输出装置132还包括第四三态缓冲器1321’的输出端与JTAG接口的TDO引脚之间的电阻器以及第四三态缓冲器1321’的输入端与cJTAG接口的TMSC引脚之间的电阻器。例如，该电阻器的电阻为27欧姆。
图2和图3的使用三态缓冲器的方案仅是使能装置和输出装置的具体实施方式，但并非限制，实际上还可以采用其他方案，例如信号线直连、其他使能电路等。而且，图2和图3中的使能装置和输出装置中的三态缓冲器可以互换和结合，例如使能装置采用高电平有效的三态缓冲器，而输出装置采用低电平有效的三态缓冲器等等。
返回图1，被调试的例如RISC-V CPU可以包括cJTAG到JTAG转换装置140和RISC-V调试模块150。实际上在被调试的RISC-V CPU内部还是使用的是JTAG接口的4种信号，即TCK、TMS、TDI、TDO。因此，在RISC-V CPU内部还是需要通过cJTAG到JTAG转换装置140(简称cjtag2jtag)将cJTAG接口的2种信号TCKC和TMSC再转回JTAG的4种信号，即TCK、TMS、TDI、TDO，再传输到RISC-V调试模块来进行调试。
如图1所示，具体的调试操作方式如下：
(1)FTDI驱动程序110通过通用串行总线(Universal Serial Bus，USB)接口与FTDI芯片120通信，传递JTAG信号/指令到cJTAG适配器130；
(2)FTDI驱动程序110将接收到的JTAG信号/指令传递给cJTAG适配器130，cJTAG适配器130将该JTAG信号/指令转换为cJTAG相应的信号/指令；
(3)cJTAG适配器130将上位机的JTAG信号合并为cJTAG信号，并(经过TCKC引脚和TMSC引脚)传递到被调试设备(RISC-V)以便对被调试设备(RISC-V)进行调试；
(4)cJTAG适配器130同时也会将被调试设备(RISC-V)的cJTAG输出信号(经过TMSC引脚)转换为JTAG信号(经过TDO引脚)传给FTDI驱动程序。
在JTAG信号/指令传输时，OpenOCD使用TDI引脚发送数据，使用TDO引脚接收被调试设备发送回的数据，TMS引脚的信号用于控制是否由TDI引脚发送数据，TCK引脚用于设备间的时钟同步。
具体地，在上位机数据发送过程中，OpenOCD首先将TMS信号拉高，令三态缓冲器输出使能，使用TDI引脚发送数据并经过TMSC引脚向待调试设备输出信号。
在上位机数据接收过程中，上位机接收侧的TDO引脚的三态缓冲器默认为输入使能，被调试设备直接使用TMSC引脚通过三态缓冲器、例如芯片74LVT126D向TDO引脚发送输出数据。
图4示出了根据本申请的实施例的4个引脚信号TCK、TMS、TDI、TDO的示例信号波形图。
如图4所示，在TMS引脚的信号为高电平时，由于三态缓冲器使能的缘故，TDI引脚的测试数据输入信号有效，能被三态缓冲器输出到cJTAG接口的TMSC引脚，而在TMS引脚的信号为低电平时，由于三态缓冲器不使能/不使能的缘故，TDI引脚的测试数据输入信号无效。
而从cJTAG接口的TMSC引脚输出的被调试设备的输出信号则可以一直持续地输出到JTAG接口的TDO引脚。
当然，cJTAG接口的TMSC引脚是双向的。由于三态缓冲器隔离了输入信号和输出信号，所以整个传输过程中，输入信号和输出信号之间不会有冲突的现象，如图4所示，由TDI引脚传输到待调试设备的测试输入信号只有在TMS引脚的信号为高电平时有效，而由待调试设备传输到上位机的测试输出信号则随时有效，可在cJTAG接口的TMSC引脚不传输测试输入信号的时候，传输该测试输出信号。
当然，在此仅举例TMS引脚的信号为高电平时使能，而为低电平时不使能，但是本申请不限于该例子，实际上也可以规定TMS引脚的信号为低电平时使能，只需要加反相器或其他电路或操作即可。
如此，利用三态缓冲器的方案可以使得从JTAG接口的TCK引脚输出的信号作为TCKC信号传输到被调试的例如RISC-V CPU的cJTAG接口的TCKC引脚，从JTAG接口的TDI引脚输出的TDI信号经过从JTAG接口的TMS引脚输出的TMS信号的使能，作为TMSC信号传输到被调试的例如RISC-V CPU的cJTAG接口的TMSC引脚。用三态缓冲器再加电阻器等的外围电路，将JTAG信号转换为cJTAG信号与被调试设备通信，简化了软件及硬件的设计。因此，在目前常用的FTDI JTAG调试电路基础上，以极低成本的方式，增加一个简单的转换电路，可以充分利用当前JTAG调试器的功能，实现cJTAG调试的全部功能。
图5示出了根据本申请的实施例的JTAG接口到cJTAG接口的转换方法的示意流程图。
如图5所示，JTAG接口到cJTAG接口的转换方法500包括：步骤510，通过使能装置利用JTAG接口输出的TMS信号作为使能信号，来使能JTAG接口输出的TDI信号，以输入到cJTAG接口的TMSC引脚；在步骤520，通过输出装置利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚。
如此，可以利用简单的电路就将JTAG接口TMS信号和TDI信号合并为输入到cJTAG接口的TMSC引脚的信号，然后获得cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的TDO引脚，从而实现了JTAG接口到cJTAG接口的转换。
图6示出了根据本申请的进一步实施例的JTAG接口到cJTAG接口的转换方法600的示意流程图。
在一个实施例中，使能装置包括第一三态缓冲器，其中JTAG接口的TMS引脚与第一三态缓冲器的高电平有效的使能端相连接，JTAG接口的TDI引脚与第一三态缓冲器的输入端相连接，第一三态缓冲器的输出端与cJTAG接口的TMSC引脚相连接。在该实施例中，输出装置包括第二三态缓冲器，其中cJTAG接口的TMSC引脚与第二三态缓冲器的输入端相连接，第二三态缓冲器的高电平有效的使能端与电源电压相连接，第二三态缓冲器的输出端与JTAG接口的TDO引脚相连接。
利用该一个实施例中的该使能装置和输出装置，该方法600包括：步骤610，通过使能装置利用JTAG接口的TMS引脚输出的TMS信号作为使能信号，来：当TMS信号为第一电平时使能将JTAG接口的TDI引脚输出的TDI信号输出到cJTAG接口的TMSC引脚，且当TMS信号为第二电平时断开JTAG接口的TDI引脚和cJTAG接口的TMSC引脚；步骤620，通过输出装置将cJTAG接口的TMSC引脚输出的TMSC信号输出到JTAG接口的TDO引脚。其中，第一电平可以是高电平，第二电平可以是低电平。
在另一实施例中，使能装置包括第三三态缓冲器，其中JTAG接口的TMS引脚经过反相器与第三三态缓冲器的低电平有效的使能端相连接，JTAG接口的TDI引脚与第三三态缓冲器的输入端相连接，第三三态缓冲器的输出端与cJTAG接口的TMSC引脚相连接。输出装置包括第四三态缓冲器，其中cJTAG接口的TMSC引脚与第四三态缓冲器的输入端相连接，第四三态缓冲器的低电平有效的使能端与地电压相连接，第四三态缓冲器的输出端与JTAG接口的TDO引脚相连接。
利用该另一实施例中的该使能装置和输出装置，该方法600包括：步骤610，通过使能装置利用JTAG接口的TMS引脚输出的TMS信号作为使能信号，来：当TMS信号为第一电平时使能将JTAG接口的TDI引脚输出的TDI信号输出到cJTAG接口的TMSC引脚，且当TMS信号为第二电平时断开JTAG接口的TDI引脚和cJTAG接口的TMSC引脚；步骤620，通过输出装置将cJTAG接口的TMSC引脚输出的TMSC信号输出到JTAG接口的TDO引脚。其中，第一电平可以是高电平，第二电平可以是低电平。
上述三态缓冲器可以是通用三态缓冲器或双门三态缓冲器。
如此，利用三态缓冲器的方案可以使得从JTAG接口的TCK引脚输出的信号作为TCKC信号传输到被调试的例如RISC-V CPU的cJTAG接口的TCKC引脚，从JTAG接口的TDI引脚输出的TDI信号经过从JTAG接口的TMS引脚输出的TMS信号的使能，作为TMSC信号传输到被调试的例如RISC-V CPU的cJTAG接口的TMSC引脚。用三态缓冲器再加电阻器等的外围电路，将JTAG信号转换为cJTAG信号与被调试设备通信，简化了软件及硬件的设计。因此，在目前常用的FTDI JTAG调试电路基础上，以极低成本的方式，增加一个简单的转换电路，可以充分利用当前JTAG调试器的功能，实现cJTAG调试的全部功能。
当然，上述的具体实施例仅是例子而非限制，且本领域技术人员可以根据本申请的构思从上述分开描述的各个实施例中合并和组合一些步骤和装置来实现本申请的效果，这种合并和组合而成的实施例也被包括在本申请中，在此不一一描述这种合并和组合。
注意，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
本公开中的步骤流程图以及以上方法描述仅作为例示性的例子并且不意图要求或暗示必须按照给出的顺序进行各个实施例的步骤。如本领域技术人员将认识到的，可以按任意顺序进行以上实施例中的步骤的顺序。诸如“其后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序；这些词语仅用于引导读者通读这些方法的描述。此外，例如使用冠词“一个”、“一”或者“该”对于单数的要素的任何引用不被解释为将该要素限制为单数。
另外，本文中的各个实施例中的步骤和装置并非仅限定于某个实施例中实行，事实上，可以根据本申请的概念来结合本文中的各个实施例中相关的部分步骤和部分装置以构思新的实施例，而这些新的实施例也包括在本申请的范围内。
以上描述的方法的各个操作可以通过能够进行相应的功能的任何适当的手段而进行。该手段可以包括各种硬件和/或软件组件和/或模块，包括但不限于硬件的电路、专用集成电路(ASIC)或处理器。
可以利用被设计用于进行在此描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、离散门或晶体管逻辑、离散的硬件组件或者其任意组合而实现或进行描述的各个例示的逻辑块、模块和电路。通用处理器可以是微处理器，但是作为替换，该处理器可以是任何商业上可获得的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合，多个微处理器、与DSP核协作的微处理器或任何其他这样的配置。
结合本公开描述的方法或算法的步骤可以直接嵌入在硬件中、处理器执行的软件模块中或者这两种的组合中。软件模块可以存在于任何形式的有形存储介质中。可以使用的存储介质的一些例子包括随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、硬碟、可移动碟、CD-ROM等。存储介质可以耦接到处理器以便该处理器可以从该存储介质读取信息以及向该存储介质写信息。在替换方式中，存储介质可以与处理器是整体的。软件模块可以是单个指令或者许多指令，并且可以分布在几个不同的代码段上、不同的程序之间以及跨过多个存储介质。
在此公开的方法包括用于实现描述的方法的动作。方法和/或动作可以彼此互换而不脱离权利要求的范围。换句话说，除非指定了动作的具体顺序，否则可以修改具体动作的顺序和/或使用而不脱离权利要求的范围。
上述功能可以按硬件、软件、固件或其任意组合而实现。如果以软件实现，功能可以作为指令存储在切实的计算机可读介质上。存储介质可以是可以由计算机访问的任何可用的切实介质。通过例子而不是限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存储、磁碟存储或其他磁存储器件或者可以用于携带或存储指令或数据结构形式的期望的程序代码并且可以由计算机访问的任何其他切实介质。如在此使用的，碟(disk)和盘(disc)包括紧凑盘(CD)、激光盘、光盘、数字通用盘(DVD)、软碟和蓝光盘，其中碟通常磁地再现数据，而盘利用激光光学地再现数据。
因此，计算机程序产品可以进行在此给出的操作。例如，这样的计算机程序产品可以是具有有形存储(和/或编码)在其上的指令的计算机可读的有形介质，该指令可由处理器执行以进行在此描述的操作。计算机程序产品可以包括包装的材料。
软件或指令也可以通过传输介质而传输。例如，可以使用诸如同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或诸如红外、无线电或微波的无线技术的传输介质从网站、服务器或者其他远程源传输软件。
此外，用于进行在此描述的方法和技术的模块和/或其他适当的手段可以在适当时由用户终端和/或基站下载和/或其他方式获得。例如，这样的设备可以耦接到服务器以促进用于进行在此描述的方法的手段的传送。或者，在此描述的各种方法可以经由存储部件(例如RAM、ROM、诸如CD或软碟等的物理存储介质)提供，以便用户终端和/或基站可以在耦接到该设备或者向该设备提供存储部件时获得各种方法。此外，可以利用用于将在此描述的方法和技术提供给设备的任何其他适当的技术。
其他例子和实现方式在本公开和所附权利要求的范围和精神内。例如，由于软件的本质，以上描述的功能可以使用由处理器、硬件、固件、硬连线或这些的任意的组合执行的软件实现。实现功能的特征也可以物理地位于各个位置，包括被分发以便功能的部分在不同的物理位置处实现。而且，如在此使用的，包括在权利要求中使用的，在以“至少一个”开始的项的列举中使用的“或”指示分离的列举，以便例如“A、B或C的至少一个”的列举意味着A或B或C，或AB或AC或BC，或ABC(即A和B和C)。此外，措辞“示例的”不意味着描述的例子是优选的或者比其他例子更好。
可以不脱离由所附权利要求定义的教导的技术而进行对在此描述的技术的各种改变、替换和更改。此外，本公开的权利要求的范围不限于以上描述的处理、机器、制造、事件的组成、手段、方法和动作的具体方面。可以利用与在此描述的相应方面进行基本相同的功能或者实现基本相同的结果的当前存在的或者稍后要开发的处理、机器、制造、事件的组成、手段、方法或动作。因而，所附权利要求包括在其范围内的这样的处理、机器、制造、事件的组成、手段、方法或动作。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (20)
1.一种联合测试工作组JTAG接口到紧凑联合测试工作组cJTAG接口的转换装置，包括：
使能装置，被配置为利用JTAG接口输出的测试模式选择TMS信号作为使能信号，来使能JTAG接口输出的测试数据输入TDI信号，以输入到cJTAG接口的测试模式选择计数器TMSC引脚；
输出装置，被配置为利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的测试数据输出TDO引脚。
2.根据权利要求1所述的转换装置，其中，所述使能装置包括第一三态缓冲器，其中JTAG接口的TMS引脚与所述第一三态缓冲器的高电平有效的使能端相连接，所述JTAG接口的TDI引脚与所述第一三态缓冲器的输入端相连接，所述第一三态缓冲器的输出端与cJTAG接口的TMSC引脚相连接。
3.根据权利要求2所述的转换装置，其中，所述第一三态缓冲器的使能端还与地电压相连接。
4.根据权利要求4所述的转换装置，其中，所述第一三态缓冲器的使能端通过第一电阻器与地电压相连接，其中所述第一电阻器的电阻大于第一预定阈值。
5.根据权利要求2所述的转换装置，其中，所述使能装置还包括所述第一三态缓冲器的输出端与TMSC引脚之间的电阻器。
6.根据权利要求3所述的转换装置，其中，所述输出装置包括第二三态缓冲器，其中所述cJTAG接口的TMSC引脚与所述第二三态缓冲器的输入端相连接，所述第二三态缓冲器的高电平有效的使能端与电源电压相连接，所述第二三态缓冲器的输出端与所述JTAG接口的TDO引脚相连接。
7.根据权利要求6所述的转换装置，其中，所述第二三态缓冲器的使能端通过第二电阻器与电源电压相连接，其中所述第二电阻器的电阻大于第二预定阈值。
8.根据权利要求3所述的转换装置，其中，所述输出装置还包括所述第二三态缓冲器的输出端与所述JTAG接口的TDO引脚之间的电阻器以及所述第二三态缓冲器的输入端与所述cJTAG接口的TMSC引脚之间的电阻器。
9.根据权利要求1所述的转换装置，其中，所述使能装置包括第三三态缓冲器，其中JTAG接口的TMS引脚经过反相器与所述第三三态缓冲器的低电平有效的使能端相连接，所述JTAG接口的TDI引脚与所述第三三态缓冲器的输入端相连接，所述第三三态缓冲器的输出端与cJTAG接口的TMSC引脚相连接。
10.根据权利要求9所述的转换装置，其中，所述使能装置还包括所述第三三态缓冲器的输出端与TMSC引脚之间的电阻器。
11.根据权利要求1所述的转换装置，其中，所述输出装置包括第四三态缓冲器，其中所述cJTAG接口的TMSC引脚与所述第四三态缓冲器的输入端相连接，所述第四三态缓冲器的低电平有效的使能端与地电压相连接，所述第四三态缓冲器的输出端与所述JTAG接口的TDO引脚相连接。
12.根据权利要求11所述的转换装置，其中，所述输出装置还包括所述第四三态缓冲器的输出端与所述JTAG接口的TDO引脚之间的电阻器以及所述第四三态缓冲器的输入端与所述cJTAG接口的TMSC引脚之间的电阻器。
13.根据权利要求1所述的转换装置，其中，所述JTAG接口的测试时钟TCK引脚通过一电阻器与所述cJTAG接口的测试时钟计数器TCKC引脚相连接。
14.根据权利要求2-12中任一所述的转换装置，其中，所述三态缓冲器是通用三态缓冲器或双门三态缓冲器。
15.一种联合测试工作组JTAG接口到紧凑联合测试工作组cJTAG接口的转换方法，包括：
通过使能装置利用JTAG接口输出的测试模式选择TMS信号作为使能信号，来使能JTAG接口输出的测试数据输入TDI信号，以输入到cJTAG接口的测试模式选择计数器TMSC引脚；
通过输出装置利用cJTAG接口的TMSC引脚输出的信号以输出到JTAG接口的测试数据输出TDO引脚。
16.根据权利要求15所述的转换方法，其中，所述使能装置包括第一三态缓冲器，其中所述JTAG接口的TMS引脚与所述第一三态缓冲器的高电平有效的使能端相连接，所述JTAG接口的TDI引脚与所述第一三态缓冲器的输入端相连接，所述第一三态缓冲器的输出端与所述cJTAG接口的TMSC引脚相连接，
其中，所述方法包括：通过所述使能装置利用JTAG接口的TMS引脚输出的TMS信号作为使能信号，来：
当TMS信号为第一电平时使能将所述JTAG接口的TDI引脚输出的TDI信号输出到所述cJTAG接口的TMSC引脚，且
当TMS信号为第二电平时断开所述JTAG接口的TDI引脚和所述cJTAG接口的TMSC引脚。
17.根据权利要求15所述的转换方法，其中，所述输出装置包括第二三态缓冲器，其中所述cJTAG接口的TMSC引脚与所述第二三态缓冲器的输入端相连接，所述第二三态缓冲器的高电平有效的使能端与电源电压相连接，所述第二三态缓冲器的输出端与所述JTAG接口的TDO引脚相连接，
其中，所述方法包括：通过所述输出装置将所述cJTAG接口的TMSC引脚输出的TMSC信号输出到JTAG接口的TDO引脚。
18.根据权利要求15所述的转换方法，其中，所述使能装置包括第三三态缓冲器，其中JTAG接口的TMS引脚经过反相器与所述第三三态缓冲器的低电平有效的使能端相连接，所述JTAG接口的TDI引脚与所述第三三态缓冲器的输入端相连接，所述第三三态缓冲器的输出端与cJTAG接口的TMSC引脚相连接，
其中，所述方法包括：通过所述使能装置利用JTAG接口的TMS引脚输出的TMS信号作为使能信号，来：
当TMS信号为第一电平时使能将所述JTAG接口的TDI引脚输出的TDI信号输出到所述cJTAG接口的TMSC引脚，且
当TMS信号为第二电平时断开所述JTAG接口的TDI引脚和所述cJTAG接口的TMSC引脚。
19.根据权利要求15所述的转换方法，其中，所述输出装置包括第四三态缓冲器，其中所述cJTAG接口的TMSC引脚与所述第四三态缓冲器的输入端相连接，所述第四三态缓冲器的低电平有效的使能端与地电压相连接，所述第四三态缓冲器的输出端与所述JTAG接口的TDO引脚相连接，
其中，所述方法包括：通过所述输出装置将所述cJTAG接口的TMSC引脚输出的TMSC信号输出到JTAG接口的TDO引脚。
20.根据权利要求16-19中任一所述的转换方法，其中，所述三态缓冲器是通用三态缓冲器或双门三态缓冲器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211436613.0A CN115765716A (zh) | 2022-11-16 | 2022-11-16 | JTAG接口到cJTAG接口的转换装置和转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211436613.0A CN115765716A (zh) | 2022-11-16 | 2022-11-16 | JTAG接口到cJTAG接口的转换装置和转换方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115765716A true CN115765716A (zh) | 2023-03-07 |
Family
ID=85372211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211436613.0A Pending CN115765716A (zh) | 2022-11-16 | 2022-11-16 | JTAG接口到cJTAG接口的转换装置和转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115765716A (zh) |
-
2022
- 2022-11-16 CN CN202211436613.0A patent/CN115765716A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111610435B (zh) | 用于控制时钟门控单元的控制电路、芯片及控制方法 | |
| CN105842615B (zh) | 可于异常状态下进行调试的系统芯片及其调试方法 | |
| US20160349320A1 (en) | Remote bus wrapper for testing remote cores using automatic test pattern generation and other techniques | |
| US9459319B2 (en) | Device and method for generating input control signals of a serialized compressed scan circuit | |
| US7352169B2 (en) | Testing components of I/O paths of an integrated circuit | |
| US11041905B2 (en) | Combinatorial serial and parallel test access port selection in a JTAG interface | |
| US10429441B2 (en) | Efficient test architecture for multi-die chips | |
| US10386413B2 (en) | Circuit and method for testing flip flop state retention | |
| US20080094104A1 (en) | High speed double data rate jtag interface | |
| US8037385B2 (en) | Scan chain circuit and method | |
| US20080255791A1 (en) | Interface to full and reduce pin jtag devices | |
| JP2006220515A (ja) | Ｊｔａｇ試験方式 | |
| US7406641B2 (en) | Selective control of test-access ports in integrated circuits | |
| US20110185243A1 (en) | Controlling two jtag tap controllers with one set of jtag pins | |
| US10890619B2 (en) | Sequential test access port selection in a JTAG interface | |
| CN101031809B (zh) | 电路互联测试装置及其方法 | |
| TW536635B (en) | Process for testing integrated circuits with access to memory points of the circuit | |
| KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
| CN115765716A (zh) | JTAG接口到cJTAG接口的转换装置和转换方法 | |
| Han et al. | A New Multi‐site Test for System‐on‐Chip Using Multi‐site Star Test Architecture | |
| CN102760497A (zh) | 含有jtag接口的芯片 | |
| CN109766292A (zh) | 一种jtag接口功能复用电路 | |
| JP3725932B2 (ja) | 集積回路用テスト回路 | |
| US20170010320A1 (en) | Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input | |
| KR20030027989A (ko) | 칩 테스트 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |