CN110457743B - 一种基于fpga的芯片检测方法 - Google Patents

Abstract

本发明实施例涉及芯片技术领域，公开了一种基于FPGA的芯片检测方法，包括：在仿真平台上进行仿真模型的测试用例仿真；抓取提供给所述仿真模型的输入数据、及仿真模型在所述输入数据激励下的输出数据，存储所述输入数据和所述输出数据作为参考数据；下载测试程序以及所述参考数据至FPGA；利用FPGA将所述参考数据中的输入数据发送给被测设备，获取被测设备在所述输入数据激励下的输出结果；将所述输出结果与所述参考数据中的输出数据进行对比；获取所述输出结果与所述输出数据的不同之处以作为检测错误；在仿真平台重现所述检测错误以进行错误定位。本发明实施方式所提供的基于FPGA的芯片检测方法具有准确的对芯片出现错误的部件进行定位的优点。

Description

一种基于FPGA的芯片检测方法

技术领域

本发明实施例涉及芯片技术领域，特别涉及一种基于FPGA的芯片检测方法。

背景技术

随着各式电子产品的蓬勃发展，各式芯片的应用越来越多。芯片主要包含基板和设置在基板上的集成电路，通过集成电路实现各式各样的功能。随着电子设备小型化的需求越来越大，单一芯片的功能越来越多，其上的集成电路也越来越复杂，集成电路中包含的电子元件也越来越多。在现有技术中，为了保证芯片的质量，芯片在设计成型至大批量生产的过程之间，通常包括芯片检测阶段。

然而，本发明的发明人发现，传统的芯片调试技术是基于芯片功能额外开发的一套针对功能的测试程序，其通常只能检测到芯片是否出现错误或者故障，而检测到芯片出现错误后，其并不能对芯片终端中的错误进行准确的定位，而只能通过检测人员的经验进行判断，导致芯片检测的速度较慢，效率较低。

发明内容

本发明实施方式的目的在于提供一种基于FPGA的芯片检测方法，能够准确的对芯片出现错误的部件进行定位。

为解决上述技术问题，本发明的实施方式提供了一种基于FPGA的芯片检测方法，包括：在仿真平台上进行仿真模型的测试用例仿真；抓取提供给所述仿真模型的输入数据、及仿真模型在所述输入数据激励下的输出数据，存储所述输入数据和所述输出数据作为参考数据；下载测试程序以及所述参考数据至FPGA；利用FPGA将所述参考数据中的输入数据发送给被测设备，获取被测设备在所述输入数据激励下的输出结果；将所述输出结果与所述参考数据中的输出数据进行对比；获取所述输出结果与所述输出数据的不同之处以作为检测错误；在仿真平台重现所述检测错误以进行错误定位。

与现有技术相比，本发明实施方式首先在仿真平台上对仿真模型进行仿真测试，抓取在仿真测试中提供给仿真模型的输入数据以及仿真模型的输出数据作为参考数据；然后将参考数据中的输入数据发送至被测设备，获取被测设备的输出结果。将输出结果和参考数据中的输出数据进行对比，由于仿真模型为理论模型，其输出数据即为正确的数据，因此，在输入数据相同的情况下，如果被测设备的输出结果与参考数据中输出数据存在不同之处，则说明被测设备中存在错误，将输出结果与输出数据的不同之处以作为检测错误，利用仿真平台重现该错误检测，由于仿真平台中可以获取仿真模型运行过程中的过程数据，从而可以根据错误检测对错误进行定位。

另外，所述存储所述输入数据和所述输出数据作为参考数据，具体为：将所述输入数据和所述输出数据存储为txt文本数据。将所述输入数据和所述输出数据存储为txt文本数据，提供了输入数据和输出数据的一种存储形式的实例。

另外，所述下载测试程序以及所述参考数据至FPGA，具体为：利用PC主机通过所述FPGA的UART接口，将所述测试程序以及所述参考数据下载至所述FPGA的存储器。

另外，所述将所述测试程序以及所述参考数据下载至所述FPGA的存储器，具体为：将所述测试程序以及所述参考数据下载至所述FPGA的SRAM。

另外，所述利用FPGA将所述输入数据发送给被测设备，获取被测设备在所述输入数据激励下的输出结果之前，还包括：将所述FPGA的IO接口配置为与所述仿真模型相同的IO模式。将所述FPGA的IO接口配置为与所述仿真模型相同的IO模式，更加便于FPGA与被测设备之间建立通信连接，从而更好的获取被测设备在所述输入数据激励下的输出结果。

另外，所述利用FPGA将所述输入数据发送给被测设备，具体包括：利用所述FPGA的debug controller从所述SRAM中读取所述输入数据；利用所述debug controller将读取的所述输入数据经由所述IO接口发送给所述被测设备。

另外，所述获取被测设备在所述输入数据激励下的输出结果，具体为：利用所述FPGA的debug controller经由所述IO接口读取所述被测设备在所述输入数据激励下的输出结果。

另外，所述将所述输出结果与所述参考数据中的输出数据进行对比，具体包括：利用所述debug controller从所述SRAM中读取所述输出数据；利用所述debug controller对比所述输出结果与所述输出数据。

另外，所述获取所述输出结果与所述输出数据的不同之处以作为检测错误，具体包括：在所述debug controller对比出所述利用所述debug controller所述输出结果与所述输出数据的不同之处时，利用所述debug controller产生中断给所述FPGA的CPU；在所述CPU接收到中断后，利用所述CPU经由所述FPGA的UART接口通知所述PC主机所述不同之处的位置。

附图说明

图1是本发明第一实施方式提供的基于FPGA的芯片检测方法的程序流程图；

图2是本发明第二实施方式提供的基于FPGA的芯片检测方法的程序流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本发明而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本发明所要求保护的技术方案。

本发明的第一实施方式涉及一种基于FPGA的芯片检测方法，如图1所示，包括以下步骤：

步骤S101：在仿真平台上进行仿真模型的测试用例仿真。

具体的，在本步骤中，首先根据被测设备的类别和结构，在仿真平台上建立仿真模型，仿真模型的结构与被测设备的结构相同；然后对仿真模型进行测试用例仿真，即向建立的仿真模型提供输入数据、并在仿真平台上进行仿真计算，得到仿真计算结果。

需要说明的是，在本实施方式中，对仿真模型进行测试用例仿真时，需要确保该测试用例可实现相应的测试目的。即向仿真模型提供的输入数据下、经过仿真平台上进行仿真计算后，可以得到有效的仿真计算结果。确保测试用例可实现相应的测试目的，从而保证测试用例可以达到测试效果

步骤S102：抓取提供给仿真模型的输入数据、及仿真模型在输入数据激励下的输出数据，存储输入数据和输出数据作为参考数据。

具体的，在本步骤中，PC主机直接从仿真平台获取输入仿真模型的输入数据、以及仿真模型在该输入数据激励下的输出数据，并将从仿真平台获得的仿真模型的输入数据和输出数据存储在PC主机中以形成参考数据。

进一步的，在本实施方式中，将从仿真平台获得的仿真模型的输入数据和输出数据存储为txt文本数据。将从仿真平台获得的仿真模型的输入数据和输出数据存储为txt文本数据，提供了一种参考数据的具体存储方式。可以理解的是，将从仿真平台获得的仿真模型的输入数据和输出数据存储为txt文本数据仅为本实施方式中的一种具体的存储方式的应用举例，并不构成限定，在实际的使用过程中，也可以是存储为其他类型的数据，在此不进行一一列举。

步骤S103：下载测试程序以及参考数据至FPGA。

具体的，在本步骤中，FPGA即现场可编程门阵列与PC主机连接通过各式接口进行连接，并可经由接口与PC主机之间进行数据交换。

进一步的，在本步骤中，利用PC主机通过FPGA的UART接口，将测试程序和参考数据下载至FPGA的存储器。可以理解的是，通过FPGA的UART接口下载测试程序和参考数据仅为本实施方式中的一种具体的应用举例，并不构成限定，在本发明的其他实施方式中，也可以是通过FPGA与PC主机之间相连的其他接口进行测试程序和参考数据的下载，在此不进行一一列举，具体可以根据实际情况进行灵活的选用。

更进一步的，在本步骤中，利用PC主机通过FPGA的UART接口，将测试程序和参考数据下载至FPGA的SRAM静态随机存取存储器。将测试程序和参考数据下载至SRAM，便于随时对测试程序和参考数据的取用。可以理解的是，将测试程序和参考数据下载之SRAM中仅为本步骤中的一种具体的举例说明，并不构成限定，在实际的应用过程中，可以将测试程序和参考数据存储在FPGA中的其他存储器中，在此不进行意义列举。

步骤S104：利用FPGA将参考数据中的输入数据发送给被测设备，获取被测设备在输入数据激励下的输出结果。

具体的，在本步骤中，FPGA与被测设备之间经由IO接口通信连接。对被测设备进行测试时，FPGA中的debug controller会从SRAM中逐行的读出存储为txt文件的参考数据，然后FPGA会利用debug controller将读出的参考数据中的输入数据经由FPGA与被测设备之间的IO接口发送至被测设备。

此外，在将输入数据发送给被测设备之后，FPGA中的debug controller会经由IO接口读取被测设备在输入数据激励下的输出结果。

步骤S105：将输出结果与参考数据中的输出数据进行对比，判断是否存在不同之处，若是，则执行步骤S106，若否，则结束进程。

具体的，在本步骤中，FPGA中的debug controller会从SARM中读出参考数据中的输出数据，将参考数据中的输出数据与从被测设备获取的输出结果进行对比，判断两者之间是否存在不同之处，由于输出数据为理论中正确的输出数据，若是，则说明被测设备中出现错误，则执行步骤S106，若否，则说明被测设备中未出现错误，则结束进程。

步骤S106：获取输出结果与输出数据的不同之处以作为检测错误。

具体的，在本步骤中，在FPGA中的debug controller对比出输出结果与输出数据的不同之处时，利用debug controller产生中断给FPGA的CPU；

在FPGA的CPU接收到中断后，利用CPU经由FPGA的UART接口通知PC主机不同之处的位置。

步骤S107：在仿真平台重现检测错误以进行错误定位。

具体的，在本步骤中，仿真平台会从仿真模型中获取检测错误出现的位置，从而对被测设备的错误进行定位。

下面，对本实施方式中进行错误定位的原理进行举例说明，可以理解的是，下述仅为本发明的一种具体的实施实例，并不构成限定。

例如，在仿真平台中建立的与被测设备相同的仿真模型中包括6个部件，向仿真模型的输入数据为A，仿真模型的输出数据为B、C、D、E、F、G，其分别为各个部件的中间数据；将输入数据A输入被测设备中，其输出结果为B、C、D、H、F、G，两者之间存在不同之处，则说明被测设备中出现错误。则将不同之处出现的位置发送至仿真平台中，利用仿真平台查看中间数据E对应的部件，从而对被测设备进行错误定位。

与现有技术相比，本发明第一实施方式所提供的基于FPGA的芯片检测方法，首先在仿真平台上对仿真模型进行仿真测试，抓取在仿真测试中提供给仿真模型的输入数据以及仿真模型的输出数据作为参考数据；然后将参考数据中的输入数据发送至被测设备，获取被测设备的输出结果。将输出结果和参考数据中的输出数据进行对比，由于仿真模型为理论模型，其输出数据即为正确的数据，因此，在输入数据相同的情况下，如果被测设备的输出结果与参考数据中输出数据存在不同之处，则说明被测设备中存在错误，将输出结果与输出数据的不同之处以作为检测错误，利用仿真平台重现该错误检测，由于仿真平台中可以获取仿真模型运行过程中的过程数据，从而可以根据错误检测对错误进行定位。

本发明的第二实施方式涉及一种基于FPGA的芯片检测方法。本实施方式是在第一实施方式的基础上做了进一步改进，具体步骤如图2所示，包括以下步骤：

步骤S201：在仿真平台上进行仿真模型的测试用例仿真。

步骤S202：抓取提供给仿真模型的输入数据、及仿真模型在输入数据激励下的输出数据，存储输入数据和输出数据作为参考数据。

步骤S203：下载测试程序以及参考数据至FPGA。

具体的，由于本实施方式中的步骤S201至步骤S203与第一实施方式中的步骤S101至步骤S103大致相同，在此不再进行赘述。

步骤S204：将FPGA的IO接口配置为与仿真模型相同的IO模式。

具体的，在本步骤中，FPGA内的测试程序执行会将IO Interface配置成与仿真环境行为模型相同的IO模式，然后执行后续步骤。

步骤S205：利用FPGA将参考数据中的输入数据发送给被测设备，获取被测设备在输入数据激励下的输出结果。

步骤S206：将输出结果与参考数据中的输出数据进行对比，判断是否存在不同之处，若是，则执行步骤S207，若否，则结束进程。

步骤S207：获取输出结果与输出数据的不同之处以作为检测错误。

步骤S208：在仿真平台重现检测错误以进行错误定位。

具体的，由于本实施方式中的步骤S205至步骤S208与第一实施方式中的步骤S104至步骤S107大致相同，在此不再进行赘述。

与现有技术相比，本发明第二实施方式在保留第一实施方式所有技术效果的同时，在利用FPGA将参考数据中的输入数据发送给被测设备前，FPGA内的测试程序执行会将IO Interface配置成与仿真环境行为模型相同的IO模式，从而更加便于FPGA与被测设备之间的数据传输，提升错误定位的速度和效率。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (8)

1.一种基于FPGA的芯片检测方法，其特征在于，包括：

在仿真平台上进行仿真模型的测试用例仿真；

抓取提供给所述仿真模型的输入数据、及仿真模型在所述输入数据激励下的输出数据，存储所述输入数据和所述输出数据作为参考数据；

下载测试程序以及所述参考数据至FPGA；

利用FPGA将所述参考数据中的输入数据发送给被测设备，获取被测设备在所述输入数据激励下的输出结果；

利用所述FPGA将所述输出结果与所述参考数据中的输出数据进行对比；

利用所述FPGA获取所述输出结果与所述输出数据的不同之处以作为检测错误；

在仿真平台重现所述检测错误以进行错误定位；

其中，在所述利用FPGA将所述参考数据中的输入数据发送给被测设备，获取被测设备在所述输入数据激励下的输出结果之前，还包括：

将所述FPGA的IO接口配置为与所述仿真模型相同的IO模式。

2.根据权利要求1所述的基于FPGA的芯片检测方法，其特征在于，所述存储所述输入数据和所述输出数据作为参考数据，具体为：

将所述输入数据和所述输出数据存储为txt文本数据。

3.根据权利要求1所述的基于FPGA的芯片检测方法，其特征在于，所述下载测试程序以及所述参考数据至FPGA，具体为：

利用PC主机通过所述FPGA的UART接口，将所述测试程序以及所述参考数据下载至所述FPGA的存储器。

4.根据权利要求3所述的基于FPGA的芯片检测方法，其特征在于，所述将所述测试程序以及所述参考数据下载至所述FPGA的存储器，具体为

将所述测试程序以及所述参考数据下载至所述FPGA的SRAM。

5.根据权利要求4所述的基于FPGA的芯片检测方法，其特征在于，所述利用FPGA将所述参考数据中的输入数据发送给被测设备，具体包括：

利用所述FPGA的debug controller从所述SRAM中读取所述输入数据；

利用所述debug controller将读取的所述输入数据经由所述IO接口发送给所述被测设备。

6.根据权利要求4所述的基于FPGA的芯片检测方法，其特征在于，所述获取被测设备在所述输入数据激励下的输出结果，具体为：

利用所述FPGA的debug controller经由所述IO接口读取所述被测设备在所述输入数据激励下的输出结果。

7.根据权利要求6所述的基于FPGA的芯片检测方法，其特征在于，所述利用所述FPGA将所述输出结果与所述参考数据中的输出数据进行对比，具体包括：

利用所述debug controller从所述SRAM中读取所述输出数据；

利用所述debug controller对比所述输出结果与所述输出数据。

8.根据权利要求7所述的基于FPGA的芯片检测方法，其特征在于，所述利用所述FPGA获取所述输出结果与所述输出数据的不同之处以作为检测错误，具体包括：

在所述debug controller对比出所述输出结果与所述输出数据的不同之处时，利用所述debug controller产生中断给所述FPGA的CPU；

在所述CPU接收到中断后，利用所述CPU经由所述FPGA的UART接口通知所述PC主机所述不同之处的位置。