CN111859845B - 芯片内部顶层到外部顶层连线的检测系统及应用 - Google Patents
芯片内部顶层到外部顶层连线的检测系统及应用 Download PDFInfo
- Publication number
- CN111859845B CN111859845B CN202010550222.6A CN202010550222A CN111859845B CN 111859845 B CN111859845 B CN 111859845B CN 202010550222 A CN202010550222 A CN 202010550222A CN 111859845 B CN111859845 B CN 111859845B
- Authority
- CN
- China
- Prior art keywords
- top layer
- chip
- dut
- interface
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 25
- 230000005284 excitation Effects 0.000 claims abstract description 62
- 238000004088 simulation Methods 0.000 claims abstract description 38
- 238000012806 monitoring device Methods 0.000 claims abstract description 25
- 238000012544 monitoring process Methods 0.000 claims abstract description 22
- 238000012360 testing method Methods 0.000 claims description 27
- 238000012795 verification Methods 0.000 abstract description 15
- 238000011161 development Methods 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了芯片内部顶层到外部顶层连线的检测系统及应用，涉及芯片开发技术领域。所述检测系统，包括激励装置、监控装置、对比装置和比对参考装置，激励装置用于将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比装置；监控装置用于监测dut_top层的仿真结果并反馈给对比装置；对比装置对接收的信息进行比对以判断芯片内部顶层到外部顶层的连线是否正确；比对参考装置用于记录dut_top层的接口信号，并基于历史记录的接口信号生成比对参考数据并发送给对比装置。本发明实现了芯片内部顶层到外部顶层连线的自动检查，缩减了验证模型接口检测的时间开销。
Description
技术领域
本发明涉及芯片开发技术领域，尤其涉及一种芯片验证中内部顶层到外部顶层连线的检测系统及应用。
背景技术
在芯片进行研发和制造的过程中，需要进行芯片验证。目前的芯片验证过程可以概括如下：激励产生器负责产生各种激励，在某一时刻预先产生好一个报文和处理该报文所需的控制信号，存在一处队列中；根据待测试设计dut(Device Under Test，也称待测实体或待测设备)的输入接口时序特征，这些报文数据和控制信号，被分成不同的碎片，以时间先后顺序发出，送给符合待测试设计要求的激励波形；验证模型作为待测试设计的软件实现，必须和待测试设计的功能行为一致，所以验证模型也需要模拟待测试设计的接口设计，根据激励产生的时序要求，去接收对应的数据和控制信号，以报文处理模块为例，当一个报文所需的所有内容都接收好后，再一并对报文进行处理。
对于芯片RTL(Register Transfer Level，寄存器转换级电路)代码的顶层(top层)，只有需要进行IO(In/Out，输入/输出)交互的内部信号，才需要连接到芯片的外部顶层形成芯片内部顶层到外部顶层连线，而其它的内部信号是不需要连接到芯片的外部顶层。如果芯片上面的某个信号没有被灌激励，在芯片的仿真波形当中就会呈现高阻状态。
随着集成电路规模的增大和验证的复杂性，接口设计愈发复杂，一方面，设计人员可能花费大量精力在验证模型自身的接口设计上，而芯片验证的重点应该是待测试设计的功能和行为，在接口设计上的花费的大量精力一定程度上影响了芯片验证效率。另一方面，当芯片的内部顶层到外部顶层连线出现问题时——比如由于设计人员疏忽，在将上述需要进行IO交互的内部信号连接到芯片外部顶层的过程当中，少连接了几个内部信号到外部顶层。现有的解决方案通常是通过pinglist(pinglist是芯片设计人员编写的一份关于芯片IO接口映射数据的文件)文档进行核对，所述pinglist文档中记载了哪些内部信号需要拉到外部顶层；然后，用脚本将pinglist文档中的上述需要拉到外部顶层的信号拉到外部顶层。具体的，通常用脚本对芯片顶层(chip_top层)的信号进行提取，然后按照verilog语言的语法格式将对应的信号定义为In/Out类型，即该信号为需要进行IO交互的信号。然而，由于pinglist文档需要芯片设计人员参与编写，由于人工的参与，不可避免的会出现pinglist文档中遗漏了或错误记载了需要连接到外部顶层的信号信息，从而导致脚本中通过pinglist文档生成的RTL源代码的顶层也遗漏了信号或出现错误信息。也就是说，人工操作增加了错误出现的风险，且由于接口设计的复杂，错误检测难度增加，加大了验证模型的实现难度和时间开销，对于芯片设计的进度不利。
发明内容
本发明的目的在于：克服现有技术的不足，提供了一种芯片内部顶层到外部顶层连线的检测系统及应用。本发明通过设置对比装置对激励装置发送的高电平信号和监控装置的判断结果进行比对以判断芯片内部顶层到外部顶层的连线是否正确，并通过比对参考装置生成比对参考数据以便对比装置确定需要进行比对的接口信号，实现了芯片内部顶层到外部顶层连线的自动检查，缩减了验证模型接口检测的时间开销。
为实现上述目标，本发明提供了如下技术方案：
一种芯片内部顶层到外部顶层连线的检测系统，所述系统包括激励装置、监控装置、对比装置和比对参考装置；
所述激励装置，连接芯片顶层chip_top层，用于对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比装置；
所述监控装置，连接待测实体顶层dut_top层，用于监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比装置；
所述对比装置，连接前述激励装置和前述监控装置，用于接收激励装置发送的高电平信号和监控装置的判断结果，并对接收的高电平信号和判断结果进行比对以判断芯片内部dut_top层到chip_top层的连线是否正确；
所述比对参考装置，连接待测实体顶层dut_top层和对比装置，用于记录dut_top层的接口信号；以及，在同一测试案例中，当dut_top层进行版本迭代时，基于前述记录的接口信号生成比对参考数据并发送给对比装置，以便对比装置确定需要进行比对的接口信号。
进一步，所述对比装置被配置为：获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励装置发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，判定不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号；
以及生成报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出。
进一步，在报告文件中以列表的形式输出dut_top层接口和chip_top层接口，表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口在同一行输出；不同的行对应于不同的无信号的chip_top层接口。
进一步，所述报告文件设置为3列，第1列显示遗漏项的排序编号，第2列显示chip_top层接口及相关信息，第3列表示dut_top层接口及相关信息。
进一步，对于同一测试案例，在dut_top层进行版本迭代时，所述比对参考装置能够获取更新后的dut_top层接口信号，并与历史记录的dut_top层接口信号进行比对后获取新出现的dut_top层接口信号作为比对参考数据发送至对比装置；
所述对比装置在进行比对时，对于不在前述比对参考数据中的接口信号不再进行比对。
进一步，所述激励装置包括激励产生单元和激励发送单元，所述激励产生单元用于产生不同的测试激励信号，所述激励发送单元用于将前述激励信号施加到chip_top层上的接口。
本发明还提供了一种芯片内部顶层到外部顶层连线的检测装置，所述装置包括激励模块、监控模块、对比模块和比对参考模块；
所述激励模块，连接芯片顶层chip_top层，用于对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比模块；
所述监控模块，连接待测实体顶层dut_top层，用于监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比模块；
所述对比模块，连接前述激励模块和前述监控模块，用于接收激励模块发送的高电平信号和监控模块的判断结果，并对接收的高电平信号和判断结果进行比对以判断芯片内部dut_top层到chip_top层的连线是否正确；
所述比对参考模块，连接待测实体顶层dut_top层和对比模块，用于记录dut_top层的接口信号；以及，在同一测试案例中，当dut_top层进行版本迭代时，基于前述记录的接口信号生成比对参考数据并发送给对比模块，以便对比模块确定需要进行比对的接口信号。
进一步，所述对比模块被配置为：
获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励装置发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，判定不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号；
以及生成报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出。
本发明还提供了一种芯片内部顶层到外部顶层连线的检测方法，包括如下步骤：
通过激励装置对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给关联的对比装置；
通过监控装置监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给前述对比装置；
对比装置对接收的高电平信号和判断结果进行比对，判断芯片内部dut_top层到chip_top层的连线是否正确；
其中，在同一测试案例中，当dut_top层进行版本迭代时，通过比对参考装置获取更新后的dut_top层接口信号并与历史记录的dut_top层接口信号进行比对，生成比对参考数据发送给对比装置，以便对比装置确定需要进行比对的接口信号。
本发明还提供了一种芯片测试方法，利用前述的检测方法检查芯片内部顶层到外部顶层连线是否连接正确。
本发明由于采用以上技术方案，与现有技术相比，作为举例，具有以下的优点和积极效果：通过设置对比装置对激励装置发送的高电平信号和监控装置的判断结果进行比对以判断芯片内部顶层到外部顶层的连线是否正确，并通过比对参考装置生成比对参考数据以便对比装置确定需要进行比对的接口信号，实现了芯片内部顶层到外部顶层连线的自动检查，缩减了验证模型接口检测的时间开销。进一步，还可以将错误信息以报告文件的方式输出，便于设计人员进行核对。
附图说明
图1为本发明实施例提供的检测系统的结构示意图。
图2为本发明实施例提供的芯片内部顶层到外部顶层的连线结构示意图。
图3为pinglist文档的数据格式示例图。
图4为本发明实施例提供的报告文件的数据格式示例图。
图5为本发明实施例提供的芯片内部顶层到外部顶层连线的检测方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明公开的芯片内部顶层到外部顶层连线的检测系统及应用作进一步详细说明。应当注意的是，下述实施例中描述的技术特征或者技术特征的组合不应当被认为是孤立的，它们可以被相互组合从而达到更好的技术效果。在下述实施例的附图中，各附图所出现的相同标号代表相同的特征或者部件，可应用于不同实施例中。因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
需说明的是，本说明书所附图中所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定发明可实施的限定条件，任何结构的修饰、比例关系的改变或大小的调整，在不影响发明所能产生的功效及所能达成的目的下，均应落在发明所揭示的技术内容所能涵盖的范围内。本发明的优选实施方式的范围包括另外的实现，其中可以不按所述的或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
实施例
参见图1所示，为本发明提供的芯片内部顶层到外部顶层连线的检测系统。所述检测系统包括激励装置、监控装置、对比装置和比对参考装置。
所述激励装置，连接芯片顶层chip_top层。
激励装置用于对chip_top层上的所有接口(port)施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比装置。
所述监控装置，连接待测实体顶层dut_top层。
监控装置用于监测dut_top层的仿真结果，根据仿真结果的仿真波形，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比装置。
所述对比装置，连接前述激励装置和前述监控装置。
对比装置用于接收激励装置发送的高电平信号，以及接收监控装置的判断结果，并对接收的高电平信号和判断结果进行比对以判断芯片内部dut_top层到chip_top层的连线是否正确。如果dut_top层接口信号出现高阻状态，或者chip_top层接口找不到信号(无信号)，则可以判定连线错误。
所述比对参考装置，连接待测实体顶层dut_top层和对比装置。
比对参考装置用于记录dut_top层的接口信号；以及，在同一测试案例中，当dut_top层进行版本迭代时，基于前述记录的接口信号生成比对参考数据并发送给对比装置，以便对比装置确定需要进行比对的接口信号。优选的，对于同一测试案例，在dut_top层进行版本迭代时，所述比对参考装置可以获取更新后的dut_top层接口信号，并与历史记录的dut_top层接口信号进行比对后，获取新出现的dut_top层接口信号作为比对参考数据发送至对比装置。所述对比装置在进行比对时，对于前述比对参考数据中未记录的接口信号，不再进行比对。
本实施例中，所述对比装置可以被配置为：
获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励装置发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，判定不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号；
以及生成报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出。在不存在表现为高阻状态的接口时，报告文件显示为空。
本实施例中，所述报告文件的文件类型可以采用为TXT文档、Excel文档。当然，也可以根据需要采用其他文档格式，不应作为对本发明的限制。
优选的，在报告文件中，以列表的形式输出dut_top层接口和chip_top层接口。并且，将表现为高阻状态的dut_top层接口信号和对应的不存在的chip_top层接口在同一行输出。不同的行对应于不同的无信号的chip_top层接口。
作为典型实施方式的优选，所述报告文件输出的列表包括3列：第1列显示错误项的排序编号，第2列显示chip_top层接口及相关信息，第3列表示dut_top层接口及相关。
下面结合图2至图4详细描述本实施例提供的检测系统的技术方案和优势。
参见图2所示，芯片顶层chip_top层为芯片的最外层；芯片内部设置有待测实体dut(Device Under Test，或称待测设计)，待测实体顶层为dut_top层，所述dut_top层通过芯片封装层pkg_top层进行封装。
所述芯片顶层chip_top层设置有多个接口(port)，图2中示例了包括接口DDR_CS、DDR_CK、DDR_CK_N、DDR_A0、DDR_A1、DDR_A2、DDR_A3、DDR_A4、DDR_A5、DDR_A6、DDR_A7、DDR_A9、DDR_A10、DDR_A11、DDR_A12。
所述待测实体顶层dut_top层也对应设置有多个接口，所述接口连接在dut_top层的封装层pkg_top层上，包括接口DDR_CS、DDR_CK、DDR_CK_N、DDR_A0、DDR_A1、DDR_A2、DDR_A3、DDR_A4、DDR_A5、DDR_A6、DDR_A7、DDR_A9、DDR_A10、DDR_A11、DDR_A12。
设计人员根据图2示例的接口信息编写关于芯片IO接口映射数据的pinglist文档，参见图3所示，pinglist文档中遗漏了需要连线的输入输出接口DDR_A8。即，DDR_A8为需要进行IO交互的接口信号，但由于连线错误，pinglist文档编写错误，导致DDR_A8接口信号被遗漏了，这样会导致生成的RTL源代码的顶层也遗漏了DDR_A8接口信号。如果出现错误，设计人员需要调取pinglist文档以检查出被遗漏的接口信号，在接口信号繁多时，会花费大量时间。
本发明在激励装置将高电平信号施加给chip_top层接口的同时，将相同的高电平信号发送给对比装置。如此，对比装置就能够获取被施加高电平信号的外部顶层(chip_top层)接口信号。
监控装置在监测dut_top层的仿真结果时，根据仿真波形判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比装置。如果芯片上面的某个信号没有加上激励，在芯片的仿真波形当中就会呈现高阻状态。如此，对比装置就能够获取表现为高阻状态的内部顶层(dut_top层)接口信息。
然后，对比装置对接收的高电平信号和判断结果进行比对，判断芯片内部dut_top层到芯片顶层chip_top层的连线是否正确。具体的，对比装置获取dut_top层中仿真波形信号表现为高阻状态的接口信号——比如DDR_A8接口信号，并与获取被施加高电平信号的chip_top层接口信号进行比对，比对后发现chip_top层接口信号中不存在DDR_A8接口信号，判定chip_top层的DDR_A8接口无信号。如此，可以判定DDR_A8接口的连线是错误的。
进一步，对比装置生成一报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口信号和对应的无信号的chip_top层接口信号一起输出。如此，可以方便设计人员快速、高效地获取遗漏的接口信号信息。
优选的，所述报告文件的数据格式参见图4所示。所述报告文件中的列表设置为3列，第1列显示遗漏项的排序编号，第2列显示chip_top层接口信号及相关信息，第3列表示dut_top层接口信号及相关。
作为举例而非限制，比如比对装置比对信息后发现，芯片内部的dut_top层中的DDR_A8接口信号为高阻状态，外部chip_top层中DDR_A8接口信号找不到，则可以在报告文件中的“排序编号”列下写入“1”，在“chip_top”列下写入“DDR_A8无此信号”，“dut_top”列下写入“DDR_A8为高阻”。
本实施例中，所述激励装置具体可以包括激励产生单元和激励发送单元，所述激励产生单元用于产生不同的测试激励信号，所述激励发送单元用于将前述激励信号施加到chip_top层上的接口。
本发明提供的上述技术方案，通过将芯片顶层chip_top层上的所有接口都灌上激励，通过激励装置发送高电平信号给到chip_top的所有接口，同时激励装置将相同的高电平信号发送给到对比装置；然后通过监控装置观察dut_top层的仿真波形，判断哪些接口信号对对应的波形为高阻状态，并将结果反馈给对比装置；所述对比装置根据激励装置的激励以及监控装置的上述结果生成最终的报告文件，通报告文件显示dut_top层中的哪些接口信号为高阻状态，chip_top层中哪些接口信号找不到，实现了芯片内部顶层到外部顶层连线的自动检查，缩减了验证模型接口检测的时间开销。
同时，本发明还通过设置比对参考装置记录历史的dut_top层的接口信息作为经验数据，在同一个项目(即同一测试案例中)，当dut_top层进行版本迭代时，能够基于前述历史记录的接口信号生成比对参考数据并发送给对比装置；对比装置进行比对的时候，能够基于比对参考数据确定需要进行比对的接口信号，比如——不在比对参考信号中的信号，不再参与比对。以此，可以进一步缩减验证模型接口检测的时间开销，也减少了需要处理的数据量。
本发明的另一实施例，还提供了一种芯片内部顶层到外部顶层连线的检测装置。所述检测装置可以设置在芯片验证平台中。
所述检测装置包括激励模块、监控模块、对比模块和比对参考模块。
所述激励模块，连接芯片顶层chip_top层，用于对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比模块。
所述监控模块，连接待测实体顶层dut_top层，用于监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比模块。
所述对比模块，连接前述激励模块和前述监控模块，用于接收激励模块发送的高电平信号和监控模块的判断结果，并对接收的高电平信号和判断结果进行比对以判断芯片内部dut_top层到chip_top层的连线是否正确。如果dut_top层接口信号出现高阻状态，或者chip_top层接口找不到信号(无信号)，则可以判定连线错误。
所述比对参考模块，连接待测实体顶层dut_top层和对比模块，用于记录dut_top层的接口信号；以及，在同一测试案例中，当dut_top层进行版本迭代时，基于前述记录的接口信号生成比对参考数据并发送给对比模块，以便对比模块确定需要进行比对的接口信号。优选的，对于同一测试案例，在dut_top层进行版本迭代时，所述比对参考模块可以获取更新后的dut_top层接口信号，并与历史记录的dut_top层接口信号进行比对后获取新出现的dut_top层接口信号作为比对参考数据发送至对比模块；所述对比模块在进行比对时，对于不在前述比对参考数据中的接口信号不再进行比对。
本实施例中，所述对比模块可以被配置为：获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励模块发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号；
以及生成报告文件，在所述报告文件中，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出。在不存在表现为高阻状态的接口时，报告文件显示为空。
本实施例中，所述报告文件的文件类型可以采用为TXT文档、Excel文档。当然，也可以根据需要采用其他文档格式，不应作为对本发明的限制。
优选的，在报告文件中，以列表的形式输出dut_top层接口和chip_top层接口，表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口在同一行输出。不同的行对应于不同的无信号的chip_top层接口。
其它技术特征参考在前实施例，在此不再赘述。
参见图5所示，本发明的另一实施例，还提供了一种芯片内部顶层到外部顶层连线的检测方法。所述检测方法包括如下步骤：
S100，通过激励装置对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给关联的对比装置。
S200，通过监控装置监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给前述对比装置。
S300，对比装置对接收的高电平信号和判断结果进行比对，判断芯片内部dut_top层到chip_top层的连线是否正确。如果dut_top层接口信号出现高阻状态，或者chip_top层接口找不到信号(无信号)，则可以判定连线错误。具体的，通过对比装置获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励装置发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，判定不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号。
在同一测试案例中，当dut_top层进行版本迭代时，通过比对参考装置获取更新后的dut_top层接口信号并与历史记录的dut_top层接口信号进行比对，生成比对参考数据发送给对比装置，以便对比装置确定需要进行比对的接口信号。
优选的，对于同一测试案例，在dut_top层进行版本迭代时，所述比对参考装置能够获取更新后的dut_top层接口信号，并与历史记录的dut_top层接口信号进行比对后获取新出现的dut_top层接口信号作为比对参考数据发送至对比装置。所述对比装置在进行比对时，对于不在前述比对参考数据中的接口信号不再进行比对。
所述对比装置还可以根据比对结果生成报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出。优选的，在报告文件中以列表的形式输出dut_top层接口和chip_top层接口，表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口在同一行输出；不同的行对应于不同的无信号的chip_top层接口。
其它技术特征参考在前实施例，在此不再赘述。
本发明还提供了一种芯片测试方法，利用如下检测方法检查芯片内部顶层到外部顶层连线是否连接正确：
首先，通过激励装置对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给关联的对比装置。
然后，通过监控装置监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给前述对比装置。
随后，对比装置对接收的高电平信号和判断结果进行比对，判断芯片内部dut_top层到chip_top层的连线是否正确。如果dut_top层接口信号出现高阻状态，或者chip_top层接口找不到信号(无信号)，则可以判定连线错误。
其中，在同一测试案例中，当dut_top层进行版本迭代时，通过比对参考装置获取更新后的dut_top层接口信号并与历史记录的dut_top层接口信号进行比对，生成比对参考数据发送给对比装置，以便对比装置确定需要进行比对的接口信号。
其它技术特征参考在前实施例，在此不再赘述。
在上面的描述中，本发明的公开内容并不旨在将其自身限于这些方面。而是，在本公开内容的目标保护范围内，各组件可以以任意数目选择性地且操作性地进行合并。另外，像“包括”、“囊括”以及“具有”的术语应当默认被解释为包括性的或开放性的，而不是排他性的或封闭性，除非其被明确限定为相反的含义。所有技术、科技或其他方面的术语都符合本领域技术人员所理解的含义，除非其被限定为相反的含义。在词典里找到的公共术语应当在相关技术文档的背景下不被太理想化或太不实际地解释，除非本公开内容明确将其限定成那样。本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种芯片内部顶层到外部顶层连线的检测系统，其特征在于：所述系统包括激励装置、监控装置、对比装置和比对参考装置；
所述激励装置，连接芯片顶层chip_top层，用于对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比装置；
所述监控装置，连接待测实体顶层dut_top层，用于监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比装置；
所述对比装置，连接前述激励装置和前述监控装置，用于接收激励装置发送的高电平信号和监控装置的判断结果，并对接收的高电平信号和判断结果进行比对以判断芯片内部dut_top层到chip_top层的连线是否正确；
所述比对参考装置，连接待测实体顶层dut_top层和对比装置，用于记录dut_top层的接口信号；以及，在同一测试案例中，当dut_top层进行版本迭代时，基于前述记录的接口信号生成比对参考数据并发送给对比装置，以便对比装置确定需要进行比对的接口信号；
其中，所述对比装置被配置为：获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励装置发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号；以及生成报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出；
对于同一测试案例，在dut_top层进行版本迭代时，所述比对参考装置能够获取更新后的dut_top层接口信号，并与历史记录的dut_top层接口信号进行比对后获取新出现的dut_top层接口信号作为比对参考数据发送至对比装置；所述对比装置在进行比对时，对于不在前述比对参考数据中的接口信号不再进行比对。
2.根据权利要求1所述的检测系统，其特征在于：在报告文件中以列表的形式输出dut_top层接口和chip_top层接口，表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口在同一行输出；不同的行对应于不同的无信号的chip_top层接口。
3.根据权利要求2所述的检测系统，其特征在于：所述报告文件设置为3列，第1列显示错误项的排序编号，第2列显示chip_top层接口及相关信息，第3列表示dut_top层接口及相关信息。
4.根据权利要求1所述的检测系统，其特征在于：所述激励装置包括激励产生单元和激励发送单元，所述激励产生单元用于产生不同的测试激励信号，所述激励发送单元用于将前述激励信号施加到chip_top层上的接口。
5.一种芯片内部顶层到外部顶层连线的检测装置，其特征在于：所述装置包括激励模块、监控模块、对比模块和比对参考模块；
所述激励模块，连接芯片顶层chip_top层，用于对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给对比模块；
所述监控模块，连接待测实体顶层dut_top层，用于监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给对比模块；
所述对比模块，连接前述激励模块和前述监控模块，用于接收激励模块发送的高电平信号和监控模块的判断结果，并对接收的高电平信号和判断结果进行比对以判断dut_top层到chip_top层的连线是否正确；
所述比对参考模块，连接待测实体顶层dut_top层和对比模块，用于记录dut_top层的接口信号；以及，在同一测试案例中，当dut_top层进行版本迭代时，基于前述记录的接口信号生成比对参考数据并发送给对比模块，以便对比模块确定需要进行比对的接口信号；
其中，所述对比模块被配置为：获取dut_top层中仿真波形信号表现为高阻状态的接口信号，将获取的接口信号与激励装置发送的高电平信号进行比对，判断是否存在对应的chip_top层接口信号，不存在对应的chip_top层接口信号时，判定该chip_top层接口无信号；以及生成报告文件，在所述报告文件中，将表现为高阻状态的dut_top层接口和对应的无信号的chip_top层接口一起输出；
对于同一测试案例，在dut_top层进行版本迭代时，所述比对参考装置能够获取更新后的dut_top层接口信号，并与历史记录的dut_top层接口信号进行比对后获取新出现的dut_top层接口信号作为比对参考数据发送至对比装置；所述对比装置在进行比对时，对于不在前述比对参考数据中的接口信号不再进行比对。
6.一种根据权利要求1所述的检测系统的检测方法，其特征在于包括步骤：
通过激励装置对chip_top层上的所有接口施加激励，将高电平信号施加给chip_top层的所有接口，以及将相同的高电平信号发送给关联的对比装置；
通过监控装置监测dut_top层的仿真结果，判断哪些仿真波形信号表现为高阻状态，并将判断结果反馈给前述对比装置；
对比装置对接收的高电平信号和判断结果进行比对，判断dut_top层到chip_top层的连线是否正确；其中，在同一测试案例中，当dut_top层进行版本迭代时，通过比对参考装置获取更新后的dut_top层接口信号并与历史记录的dut_top层接口信号进行比对，生成比对参考数据发送给对比装置，以便对比装置确定需要进行比对的接口信号。
7.一种芯片测试方法，其特征在于：利用权利要求6中所述的检测方法检查芯片内部顶层到外部顶层连线是否连接正确。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010550222.6A CN111859845B (zh) | 2020-06-16 | 2020-06-16 | 芯片内部顶层到外部顶层连线的检测系统及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010550222.6A CN111859845B (zh) | 2020-06-16 | 2020-06-16 | 芯片内部顶层到外部顶层连线的检测系统及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111859845A CN111859845A (zh) | 2020-10-30 |
| CN111859845B true CN111859845B (zh) | 2024-01-19 |
Family
ID=72987973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010550222.6A Active CN111859845B (zh) | 2020-06-16 | 2020-06-16 | 芯片内部顶层到外部顶层连线的检测系统及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111859845B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010075815A1 (zh) * | 2009-01-03 | 2010-07-08 | 上海芯豪微电子有限公司 | 集成电路并行测试方法、装置和系统 |
| CN105004984A (zh) * | 2015-06-25 | 2015-10-28 | 深圳市芯海科技有限公司 | 一种自动化芯片测试方法 |
| CN205584608U (zh) * | 2015-12-31 | 2016-09-14 | 青岛智能产业技术研究院 | 高频无线射频模块 |
| WO2016197768A1 (zh) * | 2016-01-04 | 2016-12-15 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
| CN108763743A (zh) * | 2018-05-28 | 2018-11-06 | 天津芯海创科技有限公司 | 验证平台、方法及电子设备 |
| CN109033540A (zh) * | 2018-07-02 | 2018-12-18 | 郑州云海信息技术有限公司 | 一种芯片随机验证过程中的激励管理方法及系统 |
| CN110058974A (zh) * | 2019-03-22 | 2019-07-26 | 威海优微科技有限公司 | 一种基于risc_v处理器的usb pd快速充电协议芯片验证法 |
| WO2019200285A1 (en) * | 2018-04-12 | 2019-10-17 | NeuSpera Medical Inc. | Midfield power source for wireless implanted devices |
| CN110457743A (zh) * | 2019-06-27 | 2019-11-15 | 芯翼信息科技(上海)有限公司 | 一种基于fpga的芯片检测方法 |
| CN210430056U (zh) * | 2019-10-29 | 2020-04-28 | 合肥徽联波电信技术有限公司 | 一种带告警功能的合路器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9542524B2 (en) * | 2015-01-27 | 2017-01-10 | International Business Machines Corporation | Static timing analysis (STA) using derived boundary timing constraints for out-of-context (OOC) hierarchical entity analysis and abstraction |
| KR20200041771A (ko) * | 2018-10-12 | 2020-04-22 | 삼성전자주식회사 | 전력 특성을 고려한 메모리 시스템의 설계 방법, 상기 메모리 시스템의 제조 방법, 및 상기 메모리 시스템을 설계하기 위한 컴퓨팅 시스템 |
-
2020
- 2020-06-16 CN CN202010550222.6A patent/CN111859845B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010075815A1 (zh) * | 2009-01-03 | 2010-07-08 | 上海芯豪微电子有限公司 | 集成电路并行测试方法、装置和系统 |
| CN105004984A (zh) * | 2015-06-25 | 2015-10-28 | 深圳市芯海科技有限公司 | 一种自动化芯片测试方法 |
| CN205584608U (zh) * | 2015-12-31 | 2016-09-14 | 青岛智能产业技术研究院 | 高频无线射频模块 |
| WO2016197768A1 (zh) * | 2016-01-04 | 2016-12-15 | 中兴通讯股份有限公司 | 芯片验证方法、装置及系统 |
| WO2019200285A1 (en) * | 2018-04-12 | 2019-10-17 | NeuSpera Medical Inc. | Midfield power source for wireless implanted devices |
| CN108763743A (zh) * | 2018-05-28 | 2018-11-06 | 天津芯海创科技有限公司 | 验证平台、方法及电子设备 |
| CN109033540A (zh) * | 2018-07-02 | 2018-12-18 | 郑州云海信息技术有限公司 | 一种芯片随机验证过程中的激励管理方法及系统 |
| CN110058974A (zh) * | 2019-03-22 | 2019-07-26 | 威海优微科技有限公司 | 一种基于risc_v处理器的usb pd快速充电协议芯片验证法 |
| CN110457743A (zh) * | 2019-06-27 | 2019-11-15 | 芯翼信息科技(上海)有限公司 | 一种基于fpga的芯片检测方法 |
| CN210430056U (zh) * | 2019-10-29 | 2020-04-28 | 合肥徽联波电信技术有限公司 | 一种带告警功能的合路器 |
Non-Patent Citations (4)
| Title |
|---|
| CAN控制器IP核优化设计的仿真和通信验证;赵锦宇;王忠;陈基昕;;单片机与嵌入式系统应用(第10期);24-27 * |
| Detection system based on a novel large area hybrid detector;Nascetti, A;《MICROELECTRONICS JOURNAL》;第41卷(第11期);752-757 * |
| 基于UVM实现SD存储控制器的功能验证;牛玉坤;孟令琴;;工业控制计算机(第08期);23-24+26 * |
| 网站及网络自动检测告警系统的实现;甘铮;;电脑编程技巧与维护(第18期);99-101 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111859845A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487700B1 (en) | Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it | |
| US6609221B1 (en) | Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator | |
| EP2003653B1 (en) | Test device and test method | |
| CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| EP1959455A1 (en) | Testing apparatus and method | |
| US7797584B2 (en) | SATA interface tester and testing method | |
| CN111523284B (zh) | 转换芯片eda仿真配置的方法、装置及应用 | |
| US20100229039A1 (en) | Testing apparatus, testing method, and program | |
| WO2023207965A1 (zh) | 芯片验证方法及平台 | |
| CN101923494B (zh) | 一种存储器控制器验证系统、方法及记分板 | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US20090144675A1 (en) | Transaction based verification of a system on chip on system level by translating transactions into machine code | |
| US8543368B1 (en) | Method and system for testing | |
| CN111859845B (zh) | 芯片内部顶层到外部顶层连线的检测系统及应用 | |
| CN113377587B (zh) | 基于FPGA芯片实现的scan chain电路的测试系统及方法 | |
| US20050066232A1 (en) | Debug circuit | |
| US9470760B2 (en) | Functional ASIC verification using initialization microcode sequence | |
| JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
| CN114880972A (zh) | 支持错误注入验证测试的验证方法、计算机可读介质 | |
| US6885961B2 (en) | Hybrid tester architecture | |
| CN110988658A (zh) | 一种通过烧写器系统检测待烧写mcu芯片管脚功能的方法 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| US11768239B1 (en) | Method and apparatus for timing-annotated scan-chain testing using parallel testbench | |
| CN117233581B (zh) | 一种芯片测试方法、装置、设备及介质 | |
| CN109977437B (zh) | 晶体管级电路的验证方法、装置、设备及计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 201210 floor 8, building 1, No. 298, Xiangke Road, Pudong New Area, Shanghai Applicant after: MOUXIN TECHNOLOGY (SHANGHAI) Co.,Ltd. Address before: 201210 room 507, building 1, No. 800, Naxian Road, pilot Free Trade Zone, Pudong New Area, Shanghai Applicant before: MOUXIN TECHNOLOGY (SHANGHAI) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |