CN117233581B - 一种芯片测试方法、装置、设备及介质 - Google Patents

Abstract

本申请提供一种芯片测试方法、装置、设备及介质，控制测试机台利用测试向量对多个待测芯片同时进行测试，得到待测芯片对应的第一测试结果并存储，第一测试结果包括多个数据位的数据宽度；根据数据宽度对第一测试结果进行解析，得到第二测试结果；第二测试数据包括多个数据位；将第二测试结果和预期测试结果进行对比，如果二者一致，则判断待测芯片通过测试；预期测试结果为对测试向量进行解析得到。以测试向量的预期测试结果作为基准，判断第二测试结果是否与其相同，从而确定待测芯片是否正常，这样，无论待测芯片为单线通信芯片还是双线通信芯片，都能够实现测试机台对多个待测芯片同时进行检测，还能提高芯片检测准确率。

Description

一种芯片测试方法、装置、设备及介质

技术领域

本申请涉及芯片领域，特别涉及一种芯片测试方法、装置、设备及介质。

背景技术

目前，利用自动测试设备（Automatic Test Equipment，ATE）可以对芯片进行缺陷检测，ATE测试机台可以对多颗芯片同时进行测试，即可以实现多同测。待测芯片可以为单线通信芯片，也可以为双线通信芯片。在对多颗双线通信芯片进行测试时，可以使用ATE的自动匹配方法，此方法的原理是在指定时间周期中，在一颗芯片有了输出响应后，ATE测试机台停止其时钟信号，芯片也会停止输出，依次类推处理剩余芯片，直到所有待测芯片都有响应后，再一起恢复时钟信号，一起比较响应的结果是不是符合预期。

而在ATE测试机台对多颗单线通信芯片进行测试时，由于单线通信芯片没有时钟控制信号，对于输出引脚的状态就没有方法进行控制，无法控制单颗芯片停止输出，无法实现对多颗单线通信芯片的同时测试。因此，提供一种合适的芯片测试方法成为目前急需解决的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种芯片测试方法、装置、设备及介质，能够实现测试机台对多个待测芯片同时进行检测，还能提高芯片检测准确率。其具体方案如下：

一方面，本申请提供了一种芯片测试方法，包括：

控制测试机台利用测试向量对多个待测芯片同时进行测试，得到所述待测芯片对应的第一测试结果并存储；所述第一测试结果包括多个数据位的数据宽度；

根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果；所述第二测试数据包括多个数据位；

将所述第二测试结果和预期测试结果进行对比，如果二者一致，则判断所述待测芯片通过测试；所述预期测试结果为对所述测试向量进行解析得到。

具体地，所述根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果，包括：

在所述数据宽度位于220个周期到280个周期之间时，确定所述数据位为一个位，取值为0，在所述数据宽度位于660个周期到840个周期之间时，确定所述数据位为一个位，取值为1，将多个所述数据位按顺序记录从而得到所述第二测试结果。

具体地，所述第二测试结果包括多帧数据，在所述数据宽度大于2000个周期时，确定所述数据宽度对应的数据位为相邻两帧的间隔。

具体地，所述方法还包括：

将所述第一测试结果存储在所述测试机台的失效单元存储模块中。

具体地，所述待测芯片为单线通信芯片。

又一方面，本申请实施例还提供了一种芯片测试装置，包括：

测试单元，用于控制测试机台利用测试向量对多个待测芯片同时进行测试，得到所述待测芯片对应的第一测试结果并存储；所述第一测试结果包括多个数据位的数据宽度；

解析单元，用于根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果；所述第二测试数据包括多个数据位；

对比单元，用于将所述第二测试结果和预期测试结果进行对比，如果二者一致，则判断所述待测芯片通过测试；所述预期测试结果为对所述测试向量进行解析得到。

具体地，所述解析单元用于：

在所述数据宽度位于220个周期到280个周期之间时，确定所述数据位为一个位，取值为0，在所述数据宽度位于660个周期到840个周期之间时，确定所述数据位为一个位，取值为1，将多个所述数据位按顺序记录从而得到所述第二测试结果。

具体地，所述第二测试结果包括多帧数据，在所述数据宽度大于2000个周期时，确定所述数据宽度对应的数据位为相邻两帧的间隔。

又一方面，本申请实施例提供了一种计算机设备，所述计算机设备包括处理器以及存储器：

所述存储器用于存储程序代码，并将所述程序代码传输给所述处理器；

所述处理器用于根据所述程序代码中的指令执行以上方面所述的方法。

又一方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质用于存储计算机程序，所述计算机程序用于执行以上方面所述的方法。

本申请实施例提供了一种芯片测试方法、装置、设备及介质，控制测试机台利用测试向量对多个待测芯片同时进行测试，得到待测芯片对应的第一测试结果并存储，这样，每得到一个待测芯片输出的第一测试结果就将其存储起来，便于利用第一测试结果进行芯片测试；第一测试结果包括多个数据位的数据宽度；根据数据宽度对第一测试结果进行解析，得到第二测试结果；第二测试数据包括多个数据位；将第二测试结果和预期测试结果进行对比，如果二者一致，则判断待测芯片通过测试；预期测试结果为对测试向量进行解析得到。可见，利用数据宽度进行解析，能够更准确的确定出第二测试结果，以测试向量的预期测试结果作为基准，判断第二测试结果是否与其相同，从而确定待测芯片是否正常，这样，无论待测芯片为单线通信芯片还是双线通信芯片，都能够实现测试机台对多个待测芯片同时进行检测，还能提高芯片检测准确率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1示出了本申请实施例提供的一种芯片测试方法的流程示意图；

图2示出了本申请实施例提供的一种芯片测试系统的结构示意图；

图3示出了本申请实施例提供的又一种芯片测试方法的流程示意图；

图4为本申请实施例提供的一种芯片测试装置的结构框图；

图5为本申请实施例提供的一种计算机设备的结构图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

为了便于理解，下面结合附图对本申请实施例提供的一种芯片测试方法、装置、设备及介质进行详细的说明。

参考图1所示，为本申请实施例提供的一种芯片测试方法的流程示意图，该方法可以包括以下步骤。

S101，控制测试机台利用测试向量对多个待测芯片同时进行测试，得到待测芯片对应的第一测试结果并存储。

具体地，参考图2所示，为本申请实施例提供的一种芯片测试系统的结构示意图，包括测试机台101、待测芯片102、测试电脑103、测试程序104和测试向量105。

测试机台101可以和待测芯片102连接，测试电脑103可以和测试机台101建立通信，测试电脑103可以控制测试机台101对待测芯片102进行测试，测试电脑103中保存有测试程序104和测试向量105，测试程序104用于控制和处理整个测试过程，测试向量105包括对待测芯片102的输入信号和待测芯片102的预期的输出信号，可以利用测试向量105对待测芯片102进行测试。举例来说，对于单线通信协议中，测试机台101可以作为主设备，待测芯片102可以作为从设备，测试机台101可以发送测试信号给待测芯片102，待测芯片102反馈响应给测试机台101。

在本申请实施例中，在进行多同测时，测试机台101可以和多个待测芯片102进行连接，待测芯片102可以为单线通信芯片，也可以为双线通信芯片，可以控制测试机台101利用测试向量103对多个待测芯片102同时进行测试，由于不同的待测芯片102的响应时间可能不同，因此，不同的待测芯片102可能在不同时刻输出响应，即输出第一测试结果，这样，对于每个待测芯片102，在得到第一测试结果时可以将第一测试结果存储起来，在得到所有待测芯片102对应的第一测试结果之后再进行测试结果对比。

具体地，第一测试结果可以包括多个数据位的数据宽度，也就是说，待测芯片102输出的响应为多个数据位的数据宽度值，数据宽度值可以理解为数据位的宽度，也就是高低电平的数据宽度。比如，第一测试结果可以为（252，756，252，252），包括4个数据位对应的数据宽度。其中多个数据位的数量可以根据通信协议确定，比如本发明涉及的单线通信协议确定数据位具有13位（bit）。

在待测芯片102为单线通信芯片时，由于单线通信芯片没有时钟控制信号，在单颗芯片输出响应之后，无法通过控制时钟控制信号来使该芯片停止输出响应，后续也就无法实现多个芯片同时检测，通过将每个单线通信芯片的第一测试结果进行存储，便于后续对每个单线通信芯片进行芯片检测，第一测试结果和单线通信芯片具有一一对应关系，能够实现多个芯片同时检测。

在本申请实施例中，可以将第一测试结果存储在测试机台101的失效单元存储模块（Fail Capture Memory，FCM）中，利用测试机台101原有的模块，能够降低检测成本。

具体地，需要对测试向量文件进行修改，从而使第一测试结果可以存储在失效单元存储模块。当然，也可以将第一测试结果存储在其它存储模块中，在此不做具体限定。

具体地，可以根据测试向量103的大小，计算出需要占用的失效单元存储模块的存储空间大小，可以使失效单元存储模块的存储空间大于测试向量103的大小，即定义失效单元存储模块的深度。此外，还需要在测试向量文件中进行标记，进行标记的作用是使标记的内容对应的实际测试结果可以保存在失效单元存储模块中，从而实现在失效单元存储模块中存储第一测试结果。

在实际应用时，可以修改测试向量文件和主程序文件，测试向量文件中包括输入和对应的输出，主程序文件包括芯片电压、频率和逻辑等，对测试向量文件进行标记，经过这样的处理，测试程序执行的过程就会将实际输出的数据保存。

S102，根据数据宽度对第一测试结果进行解析，得到第二测试结果。

在本申请实施例中，可以根据数据宽度值对第一测试结果进行解析，得到解析之后的第二测试结果，第二测试结果不同于第一测试结果，第二测试结果包括多个数据位，数据位的单位为位（bit），取值可以为0或1，根据数据宽度可以确定该数据位取值为0还是1，第二测试结果为多个数据位0和多个数据位1的组合得到的数组，比如第二测试结果可以为0111100100101。

在一种可能的实现方式中，由于第一测试结果中的每一个数据位的数据宽度不相同，每一个0数据位的数据宽度是以252个周期为中心值，有一定偏差。每一个数据位1是以756个周期为中心值，也有一定偏差。举例来说，数据宽度为252个周期表示数据位取值为0，数据宽度为256个周期也表示数据位取值为0。

具体地，在根据数据宽度进行解析时，可以具体为，在数据位的数据宽度位于220个周期到280个周期之间时，确定该数据位为一个位，取值为0，在数据位的数据宽度位于660个周期到840个周期之间时，确定该数据位为一个位，取值为1，将第一测试结果中的每个数据位均按照该方式进行解析，得到多个数据位，将多个数据位按照多个数据宽度的排序顺序进行排序，得到第二测试结果。

具体地，一个周期的数据宽度的时间为250ns，220个周期的数据宽度对应的时间为55us，55us=250ns220，280个周期的数据宽度对应的时间为70us，70us=250ns/>280，即数据位取值为0时，数据宽度位于220个周期至280个周期，时间为55us-70us。同样的，数据位取值为1时，数据宽度位于660个周期到840个周期之间，时间为165us-210us，其中，165us=250ns/>660，210us=250ns/>840。

举例来说，在第一测试结果为（252，756，252，252）时，解析得到第二测试结果为0100。这样，在数据宽度属于预设数据宽度范围时，可以记录为数据位0或1，考虑了数据宽度的微小变化，解决了输出的每一个数据宽度不一致的情况，能够提高第二测试结果的准确性。

可以理解的是，根据协议的要求，在默认不输出的等待状态时，输入输出接口保持高电平状态，在输出信号时，变为低电平，因此，第一测试结果的第一个数据位宽度位于220个周期到280个周期之间，为低电平状态，从第一个低电平开始处理。

在本申请实施例中，一个测试向量103的完整结果由多个帧组合而成，即第一测试结果具有许多帧，第二测试结果也包括多帧数据，根据协议要求，一个帧可以包括13个数据位。

具体地，在数据位的数据宽度大于2000个周期时，说明该数据位为相邻两帧的间隔，上一帧结束，下一帧开始。也就是说，按照多个数据宽度的排列顺序依次处理13个数据宽度，第14个数据宽度大于2000个周期，表示开始下一帧，循环往复，处理完成所有帧数据，将最终结果保存为数组形式，作为第二测试结果。这样，能够更加准确的区别不同帧对应的数据，避免不同帧之间数据发生错乱，提高芯片检测准确性。

S103，将第二测试结果和预期测试结果进行对比，如果二者一致，则判断待测芯片通过测试。

在本申请实施例中，测试向量103可以包括输入信号和预期的输出信号，预期的输出信号可以包括多个数据位的数据宽度值，可以对测试向量103进行解析，将数据宽度值转换为数据位，得到预期测试结果。也就是说，预期测试结果也是由多个数据位0和多个数据位1组合得到的数组。预期测试结果表示输入信号对应的正确的输出结果，可以将其作为判断基准。

其中，测试向量103中的每一行按照协议解析，解析过程由脚本实现。对测试向量103进行解析时，可以按照预期理想输出解析，即按照标准的252个周期，756个周期进行解析，如果数据宽度为252个周期则记录数据位的取值为0，如果数据宽度为756个周期则记录数据位的取值为1，从而得到预期测试结果，测试向量为理想仿真结果，无需预设数据宽度范围。

在本申请实施例中，可以将第二测试结果和预期测试结果进行比较，如果二者相同，则表示待测芯片102输出了正确的测试结果，待测芯片102通过测试，如果二者不相同，则表示待测芯片102没有通过测试，待测芯片102存在缺陷。可以理解的是，对于多个待测芯片102，可以依次串行解析，得到每个待测芯片102对应的第二测试结果，实现多同测。

这样，利用数据宽度进行解析，能够更准确的确定出第二测试结果，以测试向量103的预期测试结果作为基准，判断第二测试结果是否与其相同，从而确定待测芯片102是否正常，这样，无论待测芯片102为单线通信芯片还是双线通信芯片，尤其是单线通信芯片，能够实现测试机台101对多个待测芯片102同时进行检测，提供了一种对多个单线通信芯片同时检测的方式，填补了现有技术的空白，还能提高芯片检测准确率。

参考图3所示，为本申请实施例提供的又一种芯片测试方法的流程示意图，可以对测试向量进行解析得到数组B，即预期测试结果，失效单元存储模块中存储有第一测试结果，对第一测试结果进行解析，可以得到数组A，即第二测试结果，将数组A和数组B进行比较，如果二者一致，则待测芯片通过测试，如果二者不一致，则待测芯片不通过测试。

本申请实施例提供了一种芯片测试方法，控制测试机台利用测试向量对多个待测芯片同时进行测试，得到待测芯片对应的第一测试结果并存储，这样，每得到一个待测芯片输出的第一测试结果就将其存储起来，便于利用第一测试结果进行芯片测试；第一测试结果包括多个数据位的数据宽度；根据数据宽度对第一测试结果进行解析，得到第二测试结果；第二测试数据包括多个数据位；将第二测试结果和预期测试结果进行对比，如果二者一致，则判断待测芯片通过测试；预期测试结果为对测试向量进行解析得到。可见，利用数据宽度进行解析，能够更准确的确定出第二测试结果，以测试向量的预期测试结果作为基准，判断第二测试结果是否与其相同，从而确定待测芯片是否正常，这样，无论待测芯片为单线通信芯片还是双线通信芯片，都能够实现测试机台对多个待测芯片同时进行检测，还能提高芯片检测准确率。

基于以上芯片测试方法，本申请实施例还提供了一种芯片测试装置，参考图4所示，为本申请实施例提供的一种芯片测试装置的结构框图，该装置可以包括：

测试单元301，用于控制测试机台利用测试向量对多个待测芯片同时进行测试，得到所述待测芯片对应的第一测试结果并存储；所述第一测试结果包括多个数据位的数据宽度；

解析单元302，用于根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果；所述第二测试数据包括多个数据位；

对比单元303，用于将所述第二测试结果和预期测试结果进行对比，如果二者一致，则判断所述待测芯片通过测试；所述预期测试结果为对所述测试向量进行解析得到。

具体地，所述解析单元用于：

在所述数据宽度位于220个周期到280个周期之间时，确定所述数据位为一个位，取值为0，在所述数据宽度位于660个周期到840个周期之间时，确定所述数据位为一个位，取值为1，将多个所述数据位按顺序记录从而得到所述第二测试结果。

具体地，所述第二测试结果包括多帧数据，在所述数据宽度大于2000个周期时，确定所述数据宽度对应的数据位为相邻两帧的间隔。

具体地，所述装置还包括：

存储单元，用于将所述第一测试结果存储在所述测试机台的失效单元存储模块中。

具体地，所述待测芯片为单线通信芯片。

本申请实施例提供了一种芯片测试装置，测试单元，用于控制测试机台利用测试向量对多个待测芯片同时进行测试，得到所述待测芯片对应的第一测试结果并存储；所述第一测试结果包括多个数据位的数据宽度；解析单元，用于根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果；所述第二测试数据包括多个数据位；对比单元，用于将所述第二测试结果和预期测试结果进行对比，如果二者一致，则判断所述待测芯片通过测试；所述预期测试结果为对所述测试向量进行解析得到。可见，利用数据宽度进行解析，能够更准确的确定出第二测试结果，以测试向量的预期测试结果作为基准，判断第二测试结果是否与其相同，从而确定待测芯片是否正常，这样，无论待测芯片为单线通信芯片还是双线通信芯片，都能够实现测试机台对多个待测芯片同时进行检测，还能提高芯片检测准确率。

又一方面，本申请实施例提供了一种计算机设备，参考图5所示，为本申请实施例提供的一种计算机设备的结构图，所述计算机设备包括处理器310以及存储器320：

所述存储器320用于存储程序代码，并将所述程序代码传输给所述处理器310；

所述处理器310用于根据所述程序代码中的指令执行上述实施例提供的方法。

该计算机设备可以包括终端设备或服务器，前述的装置可以配置在该计算机设备中。

又一方面，本申请实施例还提供了一种存储介质，所述存储介质用于存储计算机程序，所述计算机程序用于执行上述实施例提供的方法。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令硬件来完成，前述程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质可以是下述介质中的至少一种：只读存储器（英文：Read-only Memory，缩写：ROM）、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (8)

1.一种芯片测试方法，其特征在于，包括：

控制测试机台利用测试向量对多个待测芯片同时进行测试，得到所述待测芯片对应的第一测试结果并存储；所述第一测试结果包括多个数据位的数据宽度；

根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果；所述第二测试结果包括多个数据位；

将所述第二测试结果和预期测试结果进行对比，如果二者一致，则判断所述待测芯片通过测试；所述预期测试结果为对所述测试向量进行解析得到；

所述根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果，包括：

在所述数据宽度位于220个周期到280个周期之间时，确定所述数据位为一个位，取值为0，在所述数据宽度位于660个周期到840个周期之间时，确定所述数据位为一个位，取值为1，将多个所述数据位按顺序记录从而得到所述第二测试结果。

2.根据权利要求1所述的方法，其特征在于，所述第二测试结果包括多帧数据，在所述数据宽度大于2000个周期时，确定所述数据宽度对应的数据位为相邻两帧的间隔。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

将所述第一测试结果存储在所述测试机台的失效单元存储模块中。

4.根据权利要求1-3任意一项所述的方法，其特征在于，所述待测芯片为单线通信芯片。

5.一种芯片测试装置，其特征在于，包括：

测试单元，用于控制测试机台利用测试向量对多个待测芯片同时进行测试，得到所述待测芯片对应的第一测试结果并存储；所述第一测试结果包括多个数据位的数据宽度；

解析单元，用于根据所述数据宽度对所述第一测试结果进行解析，得到第二测试结果；所述第二测试结果包括多个数据位；

对比单元，用于将所述第二测试结果和预期测试结果进行对比，如果二者一致，则判断所述待测芯片通过测试；所述预期测试结果为对所述测试向量进行解析得到；

所述解析单元用于：

在所述数据宽度位于220个周期到280个周期之间时，确定所述数据位为一个位，取值为0，在所述数据宽度位于660个周期到840个周期之间时，确定所述数据位为一个位，取值为1，将多个所述数据位按顺序记录从而得到所述第二测试结果。

6.根据权利要求5所述的装置，其特征在于，所述第二测试结果包括多帧数据，在所述数据宽度大于2000个周期时，确定所述数据宽度对应的数据位为相邻两帧的间隔。

7.一种计算机设备，其特征在于，所述计算机设备包括处理器以及存储器：

所述存储器用于存储程序代码，并将所述程序代码传输给所述处理器；

所述处理器用于根据所述程序代码中的指令执行权利要求1-4中任意一项所述的方法。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质用于存储计算机程序，所述计算机程序用于执行权利要求1-4中任意一项所述的方法。