CN114239477A - 硬件连线检查方法、装置、存储介质及电子设备 - Google Patents

Abstract

本申请实施例提供一种硬件连线检查方法、装置、存储介质和电子设备，其中硬件连线检查方法包括获取待连线检查电路的信号列表；通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。本申请实施例所提供的硬件连线检查方法、装置、存储介质和电子设备，可以在实现具有逻辑功能的连接的硬件连线检查的基础上，提高硬件连线检查的效率。

Description

硬件连线检查方法、装置、存储介质及电子设备

技术领域

本申请实施例涉及计算机领域，尤其涉及一种硬件连线检查方法、装置、存储介质及电子设备。

背景技术

SOC系统级芯片内部分层次包括大量模块，随着芯片设计越来越复杂，内部连线越来越多，又由于接口间的连线关系层次不同，故极容易出现连接错误。因此在芯片顶层集成时，通常需要检查各个连线是否正确。

现有的硬件连线检查方法主要有两种，分别是编写断言和使用硬件连线检查工具。其中，编写断言复杂度高，需要人工再次确认，人力成本较高且效率较低；而硬件连线检查工具只能单纯检查没有逻辑功能的连线，因此当连接具有逻辑功能时，会被硬件连线检查工具分割为数个无逻辑功能的连接，需要结合其它方法对无逻辑连线间的逻辑功能部分进一步检查，才能验证具有逻辑功能的连接是否正确，步骤繁琐复杂，检查效率较低。

因此，如何在实现具有逻辑功能的连接的硬件连线检查的基础上，提高硬件连线检查的效率，成为本领域技术人员需要解决的技术问题。

发明内容

有鉴于此，本申请实施例提供一种硬件连线检查方法、装置、存储介质及电子设备，以在实现具有逻辑功能的连接的硬件连线检查的基础上，提高硬件连线检查的效率。

为实现上述目的，本申请实施例提供如下技术方案：

第一方面，本申请实施例提供一种硬件连线检查方法，包括：

获取待连线检查电路的信号列表；

通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。

第二方面，本申请实施例提供一种硬件连线检查装置，包括：

信号列表获取模块，适于获取待连线检查电路的信号列表；

硬件连线检查模块，适于通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。

第三方面，本申请实施例提供一种存储介质，所述存储介质有适于检查连线的程序，以实现如第一方面任一实施例所述的硬件连线检查方法。

第四方面，本申请实施例提供一种电子设备，包括至少一个存储器和至少一个处理器；所述存储器存储有程序，所述处理器调用所述程序，以执行如第一方面任一实施例所述的硬件连线检查方法。

本申请实施例所提供的硬件连线检查方法，首先获取具有逻辑功能的待检查硬件连线的使能信号，即待检查硬件连线经过的逻辑功能模块中除待检查硬件连线的起点信号和终点信号之外的其他信号的取值，然后控制使能信号，使得待检查硬件连线起点信号和终点信号之间的逻辑唯一，从而通过起点信号和终点信号的比较，实现对于待检查硬件连线的检查。可见，本申请实施例所提供的硬件连线检查方法，通过使能信号的利用，改变具有逻辑功能的待检查硬件连线的逻辑，使连线起点的起点信号和连线终点的终点信号逻辑唯一，实现使用硬件连线检查工具对具有逻辑功能的硬件连线进行检查，从而不仅能够实现具有逻辑功能的连接的硬件连线检查，还可以实现快速检查，提高硬件连线检查效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1a为芯片内部部分结构的一结构示意图；

图1b为图1a中数据选择器1的结构示意图；

图2a为本申请实施例所提供的硬件连线检查方法的一流程图；

图2b为芯片内部部分结构的一示意图；

图2c为图2b结构的真值表；

图3a为本申请实施例所提供的硬件连线检查方法的信号列表获取的一流程图；

图3b为本申请实施例所提供的硬件连线检查方法的信号列表的一示意图；

图4为本申请实施例所提供的硬件连线检查方法的硬件连线检查工具启动的一流程图；

图5为本申请实施例所提供的硬件连线检查方法的文件列表获取的一流程图；

图6a为本申请实施例所提供的硬件连线检查方法的时序逻辑连线检查的一流程图；

图6b为本申请实施例所提供的硬件连线检查方法的信号列表的另一示意图；

图6c为图2b结构的一时序图；

图7为本申请实施例所提供的硬件连线检查装置的一框架图；

图8为本申请实施例所提供的硬件连线检查装置的信号列表获取模块的框架图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为方便理解，下面首先对现有的利用硬件连线检查工具进行硬件连线检查的方法进行介绍。请参考图1a和图1b，图1a为芯片内部部分结构的一结构示意图；图1b为图1a中数据选择器1的结构示意图。

如图1a所示，芯片内部的引脚和模块A作为数据选择器1的起点与数据选择器1相连，数据选择器1与模块B作为数据选择器2的起点与数据选择器2相连，模块C作为数据选择器2的终点与数据选择器2相连，数据选择器1和数据选择器2都由控制模块控制。当然，模块A、模块B和模块C等模块是指芯片内具有一定功能的单元，既可以是SOC级芯片内部具有一定功能的芯片(如IP芯片)，也可以是SOC级芯片或IP芯片等集成电路中的逻辑门。

当引脚接收信号并需要将信号传递给模块C时，控制模块会控制数据选择器1在a1和b1中选择a1接收的信号作为终点信号，即数据选择器1的终点信号y1与a1相同，并且控制模块会控制数据选择器2在a2(等于y1)和b2中选择a2接收的信号作为终点信号，从而实现信号从引脚到数据选择器1，再从数据选择器1到数据选择器2，即数据选择器1的终点信号y2与a2相同，最后由数据选择器2到模块C的传递过程，也即该信号传输的完成依赖于引脚—数据选择器1—数据选择器2—模块C这一连线，为方便描述，以下称该连线为连线X。

由图中可以看出，连线X中既包括没有逻辑功能的连线部分，例如端口c和端口b1间的连线部分，也包括具有逻辑功能的连线部分，如端口b1到端口y1的连线部分，该部分经过数据选择器1，数据选择器1是具有逻辑功能，其内部结构可以如图1b。

容易理解的是，为保证信号从引脚沿连线X传递至模块C内，需要连线X整体连线正确，即不仅需要连线X中没有逻辑功能的连线部分连线正确，也需要有逻辑功能的连线部分逻辑正确。

现有技术使用硬件连线检查工具对连线X进行检查时，只能检查引脚到端口a1连线部分、端口y1到端口a2连线部分和端口y2到端口d连线部分这三段没有逻辑功能的连线部分，而对于有逻辑功能的端口a1经过数据选择器1到端口y1的连线和端口a2经过数据选择器2到端口d的连线，无法直接进行检查，因此为了检查连线X，需要在硬件连线检查工具对连线X检查完毕后结合其它方法实现对剩余的逻辑功能部分的检查。

当然，对于上述所述的无法直接检查端口a1经过数据选择器1到端口y1的连线和端口a2经过数据选择器2到端口d的连线，并非指现有的硬件连线检查工具不能进入数据选择器1和数据选择器2的内部进行检查，对于内部的非逻辑功能部分亦可以被硬件连线检查工具检查，如图1b所示，在数据选择器1内部，硬件连线检查工具可以进一步的检查端口a1到与门间的连线、与门到或门间的连线和或门到端口y1间的连线，但基于相同的原理，具有逻辑功能的与门起点端到与门终点端和或门起点端到或门终点端是无法被硬件连线检查工具检查的，而与门和或门等逻辑门作为最基本的门级电路，是不可分的，故上述具有逻辑功能的连线部分无法被硬件连线检查工具检查，同时，深入检查至门级模块也会增加硬件连线检查的时间成本。

因此现有技术使用硬件连线检查工具必须与其它检测方法结合才能实现具有逻辑功能的连接的硬件连线完整检查，导致总体上硬件连线检查效率较低。

为了解决前述问题，本申请实施例提供一种硬件连线检查方法、装置、存储介质和电子设备，以实现更高效率的硬件连线检查。

请参考图2a，图2a为本申请实施例所提供的硬件连线检查方法的一流程图。

如图2a所示，本申请实施例所提供的硬件连线检查方法包括：

在步骤S210中，获取待连线检查电路的信号列表。

当然，所述待连线检查电路是需要进行硬件连线检查的目标电路，通常为集成电路，具体的，可以为一SOC级芯片。

在计算机中，所述待连线检查电路通常以rtl代码形式和原理图形式表现，即以文件的形式表示，具体地，可以以文件列表的形式表示，即文件列表(filelist)可以看做待连线检查电路本身，即硬件连线检查工具对待连线检查电路的硬件连线检查，具体可以为，硬件连线检查工具对文件列表的硬件连线检查。

而在硬件连线检查工具对待连线检查电路进行硬件连线检查时，需要基于待连线检查电路的信号列表给出信号，因此，需要获取待连线检查电路的信号列表。

其中，信号列表是硬件连线检查的基础，包含了待连线检查电路中各个待检查硬件连线的信息，包括连线名称、连线起点、连线终点等，本申请中，为了实现对于包含逻辑关系的待检查硬件连线的检查，信号列表所包含的信息还需要包括对应具体的待检查硬件连线的使能信号。

需要说明的是，本文所述的使能信号是指，基于待检查硬件连线所经过的逻辑电路，能够保证待检查硬件连线的连线起点的起点信号、连线终点的终点信号之间的逻辑关系唯一的其他信号起点的信号，即通过设置使能信号后，待检查硬件连线的终点信号仅由起点信号决定，当起点信号改变时，终点信号也改变。

容易理解的是，信号列表中的内容是待连线检查电路的设计方提供的，对于硬件连线检查，需要告知待连线检查电路的设计方所提供的信号列表需要包含的信息。

在一些实施例中，待连线检查电路的设计方所提供的信号列表的格式可能不适于被硬件连线检查工具获取使用，还需要对其进行处理，得到适于硬件连线检查工具进行硬件连线检查的信号列表，请参考图3a和图3b，图3a为本申请实施例所提供的硬件连线检查方法的信号列表获取的一流程图；图3b为本申请实施例所提供的硬件连线检查方法的信号列表的一示意图。

当然，为了与适于被硬件连线检查工具获取使用的信号列表相区分，将待连线检查电路的设计方所提供的信号列表称为源信号列表。

如图3a所示，本申请实施例所提供的硬件连线检查方法，从源信号列表中获取信号列表的具体步骤可以包括：

在步骤S211中，获取所述待连线检查电路的源信号列表。

基于前述所述，源信号列表即为待连线检查电路的设计方所提供的原始的信号列表，其中需要至少包括待连线检查电路的各个待检查硬件连线的连线起点、连线终点和使能信号，即包含所有所述信号列表的信息。

当然，为了满足具体的硬件连线检查工具的要求，待连线检查电路的待检查硬件连线还可以包括连线名称。

容易理解的是，基于待连线检查电路的设计方的不同，源信号列表的格式可以不同。

当然，基于前述描述可知，除了不能直接被硬件连线检查工具读取并进行硬件连线检查外，源信号列表与信号列表没有不同，而源信号列表不能被硬件连线检查工具获取使用通常是因为不具有适于被硬件连线检查工具获取的文件格式，以及列表中信息的排列方式没有与硬件连线检查工具的配置相匹配。

比如：硬件连线检查工具所需要的是基于每个待检查硬件连线分别获取信号列表中的信息并对待检查硬件连线进行检查，但源信号列表中可能会以简化的方式表示各个待检查硬件连线，将使能信号相同的待检查硬件连线合并表示，从而造成硬件连线检查工具无法读取。

在步骤S212中，按照所述硬件连线检查工具的预定信号列表格式，对所述源信号列表中的各个待检查硬件连线的所述连线起点、所述连线终点和所述使能信号进行处理，得到满足所述预定信号列表格式要求的所述信号列表。

所述处理指将源信号列表的文件格式，转换为适于被硬件连线检查工具读取的格式，即前述的预定信号列表格式。

在一些实施例中，预定信号列表格式可以是CSV格式，CSV格式的通用性好，且易于转换，从而可以在保证转换后的信号列表的通用性的基础上，降低转换难度。

在另一些实施例中，对于能读取并使用excel格式或text格式的硬件连线检查工具，预定信号列表格式还可以是excel格式或text格式。

当然，在其他实施例中还可以转换为其他硬件连线检查工具所需要的格式。

这样，可以在降低对于待检查电路的设计者所提供的源信号列表的要求的同时，满足利用硬件连线检查工具进行硬件连线检查的需要。

在一具体实施方式中，可以通过格式调整脚本获取所述信号列表，这样可以更快地转化源文件列表为文件列表，从而更快地获取信号列表，提高硬件连线检查的效率。

当然，格式调整脚本是预先编写的，当得到源信号列表后，通过格式调整脚本对源信号列表进行格式调整，就可以得到满足格式要求的信号列表。

在步骤S220中，通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。

如前所述，信号列表中包括各个待检查硬件连线的连线起点、连线终点和使能信号，所述使能信号能够保证待检查硬件连线的连线起点的起点信号、连线终点的终点信号之间的逻辑关系唯一。

为方便理解使能信号，请参考图2b和图2c，图2b为芯片内部部分结构的一示意图；图2c为图2b结构的真值表。

如图2b所示，该芯片内部部分结构包括能被控制的三个起点A_in、B_in和D_in，一个终点E_out，三个逻辑门电路，分别为与门(&)、或门(≥1)和非门，为方便理解，在结构内部还标识出了与门的终点C_out，当然C_out无法被控制模块直接控制，其取值只能由A_in和B_in共同决定。

如果待检查硬件连线为A_in到E_out，即A_in-与门-C_out-或门-E_out的连线(以下简称待检查硬件连线1)，则A_in-与门-C_out连线部分和C_out-或门-E_out连线部分分别经过逻辑与门和逻辑或门，属于具有逻辑功能的连线部分，其中逻辑与门和逻辑或门均为逻辑功能模块。逻辑与门的连线起点信号为A_in，连线终点信号为C_out，逻辑或门的连线起点信号为C_out，连线终点信号为E_out，而影响待检查硬件连线1的终点信号，但并非是待检查硬件连线1起点信号的信号包括B_in&&D_in。

根据如图2c所示的真值表，当逻辑关系信号为B_in和D_in都为1时，E_out唯一决定于为A_in，因此，使能信号为(B_in&&D_in)，即当(B_in&&D_in)＝1满足时，待检查硬件连线1的终点信号E_out唯一决定于起点信号A_in，保持了逻辑唯一，因此，待检查硬件连线1整体上是不具有逻辑功能的，可以直接利用硬件连线检查工具进行检查。

当然(B_in&&D_in)＝1作为使能信号是基于需要提前设置于信号列表中的，在进行硬件连线检查时，仅需要从信号列表中获取出与待检查硬件连线对应的使能信号，并进行设置即可。

具体的，在进行硬件连线检查时，硬件连线检查工具读取图2b所示结构所属待检查电路中信号列表的待检查硬件连线1，根据该连线1实例中记载的连线起点A_in、连线终点E_out和使能信号(B_in&&D_in)，设置所述待连线检查电路中所述待检查硬件连线连线1的使能信号(B_in&&D_in)和连线起点A_in的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号，即在控制B_in和D_in满足使能信号(B_in&&D_in)时，分别设置A_in为1和0，并获取E_out相应的值。

容易理解的是，在使用硬件连线检查工具对连线1进行检查时，若逻辑功能模块与门、或门和非门发生故障导致逻辑功能错误，或者相互间的连线错误导致整体逻辑功能错误，或者控制起点A_in、B_in和D_in的控制模块出现不能控制功能的错误等连线故障，都会导致终点信号和起点信号的逻辑不一致，即不满足如真值表图2c所示的1-1和0-0关系，从而被硬件连线检查工具检查得出。

当然，所述逻辑唯一并非仅指终点信号与终点信号相同，即1-1和0-0，也可以是1-0和0-1，只要终点信号唯一决定于起点信号即可。容易理解的是，所述唯一决定不包括起点信号的多个值对应终点信号一个值的情况。

信号列表中通常会有大量的待检查硬件连线，硬件连线检查工具每检查完一个待检查硬件连线就会对下一待检查硬件连线的检查，直至检查完所有的待检查硬件连线，如果所有实例的检查结果都正确，则检查通过，完成对待连线检查电路的硬件连线检查。

当然，如果一个待检查硬件连线被检查出错误，即未通过，则获取该错误待检查硬件连线的连线名称，即信号列表中记载的实例名，之后获取下一实例，对下一待检查硬件连线进行检查，直至所有待检查硬件连线都检查完毕，返回所有未通过的待检查硬件连线的连线名称。

这样，可以将检查结果返回给用户(比如：连线检查电路的设计者)，使连线检查电路的设计者针对检查结果进行下一步措施，比如查找错误原因，并进行调整。

可见，本申请实施例所提供的硬件连线检查方法，通过使能信号的利用，改变具有逻辑功能的待检查硬件连线的逻辑，使连线起点的起点信号和连线终点的终点信号逻辑唯一，实现使用硬件连线检查工具对具有逻辑功能的硬件连线进行检查，从而不仅能够实现具有逻辑功能的连接的硬件连线检查，还可以实现快速检查，提高硬件连线检查效率。

当然，为了进一步简化硬件连线检查的流程，还可以简化硬件连线检查工具的启动，本申请实施例还提供一种硬件连线检查方法，具体请参考图4，图4为本申请实施例所提供的硬件连线检查方法的硬件连线检查工具启动的一流程图。

如图4所示，本申请实施例所提供的硬件连线检查方法的硬件连线检查工具启动的步骤可以包括：

在步骤S310中，运行第一工具启动脚本，通过所述第一工具启动脚本选择所述硬件连线检查工具的版本，并启动所述硬件连线检查工具和第二工具启动脚本。

容易理解的是，即使是同一公司提供的同一工具，也会有不同时期推出的不同版本，而不同版本之间的差异会影响脚本的自动化处理，因此需要首先通过第一工具启动脚本进行版本选择，并启动对应版本的所述硬件连线检查工具。

为了简化操作流程，第一工具启动脚本中可以包含用于选择所述硬件连线检查工具的工作模式的第二工具启动脚本，从而仅需要运行第一工具启动脚本还可以同时实现第二工具启动脚本的启动。

在步骤S320中，通过所述第二工具启动脚本选择所述硬件连线检查工具的工作模式。

当然，硬件连线检查工具具有不同的工作模式，以VC Formal工具为例，只有CC模式才能进行硬件连线检查，而通过第二工具启动脚本，可以直接实现硬件连线检查工具的工作模式的选择，无需进行过多的操作。

这样，通过将选择版本并启动硬件连线检查工具的步骤和对启动后的硬件连线检查工具选择工作模式的步骤分别编写为两个脚本，即第一工具启动脚本和第二工具启动脚本，并在第一工具启动脚本中写入启动第二工具启动脚本的第二工具启动脚本命令，从而在实现自动化启动脚本的同时，保证了脚本逻辑的清楚，有利于后续对脚本的嵌套或修改。

当然，在另一种具体实施方式中，可以将选择所述硬件连线检查工具的版本和选择所述硬件连线检查工具的工作模式的功能要求通过一个脚本实现。

当然，为了提高硬件连线检查的方便性，在另一种具体实施方式中，还可以包括：

在步骤S330中，通过所述第二工具启动脚本将所述硬件连线检查工具配置为与所述信号列表的表项对应。

容易理解的是，利用硬件连线检查工具进行硬件连线检查前，需要首先对硬件连线检查工具进行配置，以与所述信号列表的表项对应，从而使硬件连线检查工具可以读取信号列表的信息，并根据所述信息进行硬件连线检查。

所述信号列表的表项如图3b所示，具体包括待连线检查名称、使能信号、连线起点和连线终点，因此，对硬件连线检查工具的配置具体包括待检查硬件连线的连线名称、连线起点、连线终点和使能信号等信息。

当然，对硬件连线检查工具的配置是预先写于第二工具启动脚本中的，而对源信号列表的调整也是预先写入格式调整脚本中的，因此所述通过第二工具启动脚本将所述硬件连线检查工具配置为与所述信号列表的表项对应是通过在第二工具启动脚本和格式调整脚本进行编写时，直接将工具的配置命令与信号列表的格式调整命令编写为对应关系实现的。

为方便理解，以VC Formal工具为例，需要对VC Formal工具进行如下配置：

这样，在第二工具启动脚本中编写用于配置工具的工具配置命令可以在选择工作模式的同时对硬件连线检查工具进行配置，减少了人力成本，更加提高了硬件连线检查的效率。

除了通过脚本实现前述功能，在另一种具体实施方式中，还可以通过脚本实现更多的功能，从而提高硬件连线检查的方便性。

具体地，本申请实施例所提供的硬件连线检查方法的硬件连线检查工具启动的步骤还可以包括：

在步骤S340中，通过所述第二工具启动脚本导入所述待连线检查电路的文件列表和所述信号列表。

当然，所述文件列表和信号列表为适于被硬件连线检查工具读取并使用。

这样，在第二工具启动脚本中编写导入所述待连线检查电路的文件列表和所述信号列表的文件导入命令，可以在选择硬件连线检查的模式并进行配置后，导入适于被硬件连线检查工具读取并使用的文件列表和信号列表，从而实现只要启动第一工具启动脚本就可以自动实现硬件连线检查工具对电路的硬件连线检查，使硬件连线检查更加方便。

在一种具体实施方式中，为了保证待检查电路的文件列表适于硬件连线检查工具读取，本申请实施例还提供一种硬件连线检查方法，具体请参考图5，图5为本申请实施例所提供的硬件连线检查方法的文件列表获取步骤的一流程图。

如图5所示，本申请实施例所提供的硬件连线检查方法的文件列表的获取步骤包括：

在步骤S410中，获取所述待连线检查电路的源文件列表。

其中，源信号列表即为待连线检查电路的设计方所提供的原始的文件列表，基于待连线检查电路的设计方的不同，源文件列表的格式可以不同，源文件列表通常具有表头信息。

在步骤S420中，对所述源文件列表进行处理，得到所述硬件连线检查工具可读取的所述文件列表。

具体地，可以将源文件列表中的一些字符等去除，实现对于源文件列表的处理，得到文件列表。

得到硬件连线检查工具可读取的文件列表和信号列表后，就可以通过第二工具启动脚本导入硬件连线检查工具。

当然，在其他实施例中，得到硬件连线检查工具可读取的文件列表和信号列表后，也可以通过其他方式将其导入硬件连线检查工具，以便进行硬件连线检查。

容易理解的是，在进行硬件连线检查时，文件列表即相当于待连线检查电路。

为了方便文件列表的导入，请继续参考图5，在一种具体实施方式中，本申请实施例所提供的硬件连线检查方法的文件列表的获取步骤，还可以包括：

在步骤S430中，将得到的所述文件列表放入适于所述硬件连线检查工具导入和识别的指定目录。

通过将所述文件列表放入适于所述硬件连线检查工具导入和识别的指定目录，可以进一步有利于进行脚本自动化，例如通过第二工具启动脚本导入文件列表，从而提高硬件连线检查的效率。

然而，具有逻辑功能的待检查硬件连线，很有可能还具有时序关系，即所述逻辑功能单元为时序逻辑电路，此时连线检查不仅需要检查连线的终点信号是否与起点信号逻辑唯一，还要检查是否符合时序要求，为此，本申请实施例还提供一种硬件连线检查方法，具体请参考图6a、图6b和图6c，图6a为本申请实施例所提供的硬件连线检查方法的时序逻辑连线检查的一流程图；图6b为本申请实施例所提供的硬件连线检查方法的信号列表的另一示意图；图6c为图2b结构的一时序图。

如图6a所示，本申请实施例所提供的硬件连线检查方法的时序逻辑连线检查的步骤包括：

在步骤S510中，获取待连线检查电路的信号列表。

所述获取待连线检查电路的信号列表的步骤具体请参考前述关于步骤S210的描述，当然，在步骤S510中获取的信号列表中不仅有连线起点、连线终点和使能信号，还有使能信号保持周期和时钟周期，具体如图6b所示。

所述使能信号保持周期表示硬件连线检查工具需要控制使能信号保持多少个时钟周期，所述时钟周期表示连线起点发送起点信号后经过多少个时钟周期后在连线终点得到终点信号。

在步骤S520中，通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点、使能信号、使能信号保持周期和时钟周期，设置所述连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号的接收时钟周期。

所述获取对应所述待检查硬件连线的所述连线终点的终点信号的具体步骤请参考前述关于步骤S220的描述。容易理解的是，在一些实施例中，利用硬件连线检查工具进行硬件连线检查前需要对硬件连线检查工具进行配置，该部分具体步骤请参考前述关于步骤S330的描述，当然，为了与信号列表相对应，对硬件连线检查工具的配置还包括使能信号保持周期和时钟周期。

当然，在步骤S520中除了获取终点信号还要获取终点信号的接收时钟周期，即接收时的时钟周期。

为便于理解，继续以待检查硬件连线1的硬件连线检查为例进行说明，假设待检查硬件连线1具有时序关系，具体如图6b所示，从产生连线起点A_in的起点信号到接收连线终点E_out的终点信号共经过的时钟周期为4，使能信号(B_in&&D_in)需要保持的时钟周期为4。

硬件连线检查工具对待检查硬件连线1进行检查后得出的时序图如图6c所示，其中在每个时钟周期的上升沿改变电位高低，以高电平为逻辑1，低电平为逻辑0。则在时钟1连线起点A_in产生起点信号逻辑1，B_in和D_in同时产生逻辑1，以满足使能信号(B_in&&D_in)＝1，与门接收到A_in产生的逻辑1和B_in产生的逻辑1，或门接收到D_in产生的逻辑1。在时钟2与门因为在时钟1时接收到A_in和B_in的逻辑1，因此C_out产生逻辑1终点，同时或门接收到C_out产生逻辑1，A_in和B_in因为已经完成使C_out产生逻辑1终点的任务而结束，重新变为逻辑0。在时钟3和时钟4没有电平发生变化。在时钟5或门产生逻辑1，E_out变为高电平的逻辑1，同时D_in和C_out因为已经完成使E_out产生逻辑1终点的任务而结束，重新变为逻辑0。

因此，硬件连线检查工具根据信号列表使能信号保持4个时钟周期的信息，控D_in保持了4个时钟周期，控制B_in在第二个时钟周期产生的C_out保持了三个时钟周期，并最终在第五个时钟周期获得了E_out终点信号，从第一个时钟周期产生起点信号A_in到第五个时钟周期接收终点信号E_out共经过四个时钟周期，故接收时钟周期为4，与信号列表的时钟周期一致，因此连线1的时序关系正确。

上述例子中的时序关系为多拍时序关系，即或门在接收到所有起点信号后经过3个时钟周期才产生终点信号E_out，容易理解的是，本申请实施例所提供的硬件连线检查方法也可以检查单拍时序关系。

可见，通过本申请实施例所提供的硬件连线检查方法，可以得到待检查硬件连线的所述连线终点的终点信号的接收时钟周期。

这样，本申请实施例所提供的硬件连线检查方法不仅可以检查经过组合逻辑电路的待检查硬件连线，还可以检查经过时序逻辑电路的待检查硬件连线，进一步扩大了硬件连线检查的范围，在对集成电路中既有逻辑功能又有时序关系的硬件连线进行检查时，不仅能够实现具有逻辑功能的连接的硬件连线检查，而且可以实现快速检查，可以提高硬件连线检查效率。

在步骤S530中，判断所述终点信号和所述起点信号是否相同，如果相同则执行步骤S540，如果不同则执行步骤S560。

在步骤S540中，判断所述接受时钟信号和所述时钟周期是否相同，如果相同则执行步骤S550，如果不同则执行步骤S560。

得到待检查硬件连线的所述连线终点的终点信号的接收时钟周期后，进一步进行比较，判断所述终点信号和所述起点信号是否相同，以及接受时钟信号和所述时钟周期是否相同。

当然，当连线没有时序关系时，只需要判断所述终点信号和所述起点信号是否相同。

在步骤S550中，所述待连线检查电路的各个所述待检查硬件连线检查通过。

容易理解的是，信号列表中通常会有大量待检查硬件连线，硬件连线检查工具每检查完一个待检查硬件连线就读取下一待检查硬件连线，直至检查完所有实例，即检查完所有待检查硬件连线。如果所有实例的检查结果都正确，则检查通过。

在步骤S560中，获取对应的所述待检查硬件连线的连线名称。

当然，如果一个待检查硬件连线被检查出错误，即未通过，则获取该错误待检查硬件连线的连线名称，之后获取下一待检查硬件连线，并进行检查，直至所有待检查硬件连线都检查完毕，返回所有未通过的连线名称。

在一些实施例中，返回的连线名称后还可以包括出现的错误名。

这样，可以将检查结果返回给用户，使用户针对检查结果进行下一步措施。

上文描述了本申请实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本申请实施例披露、公开的实施例方案。

本申请实施例还提供一种硬件连线检查装置，该装置可以认为是实现本申请实施例提供的硬件连线检查方法所需设置的功能模块。本文描述的装置内容与上文描述方法内容相互对应参照。

请参考图7和图8，图7为本申请实施例所提供的硬件连线检查装置的框架图；图8为本申请实施例所提供的硬件连线检查装置的信号列表获取模块的框架图。该硬件连线检查装置适用于本申请实施例所提供的硬件连线检查方法，如图7所示，硬件连线检查装置包括：

信号列表获取模块110，适于获取待连线检查电路的信号列表；

硬件连线检查模块120，适于通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。

可见，本申请实施例所提供的硬件连线检查装置，通过使能信号使连线起点的起点信号和连线终点的终点信号逻辑一致，转变具有逻辑功能的待检查硬件连线为无逻辑功能的等待检查硬件连线，实现使用硬件连线检查工具对具有逻辑功能的硬件连线进行检查，从而快速实现对具有逻辑功能的连线的检查，因此提高了硬件连线检查效率。

在一具体实施方式中，如图8所示，信号列表获取模块110包括：

源信号列表获取单元111，适于获取所述待连线检查电路的源信号列表；

信号列表格式转化单元112，适于按照所述硬件连线检查工具的预定信号列表格式，对所述源信号列表中的各个待检查硬件连线的所述连线起点、所述连线终点和所述使能信号进行处理，得到满足所述预定信号列表格式要求的所述信号列表。

在一具体实施方式中，所述预定信号列表格式包括csv格式、excel格式或text格式。

在一具体实施方式中，所述信号列表通过格式调整脚本获取。

在一具体实施方式中，所述硬件连线检查工具通过硬件连线检查工具启动模块130启动，所述硬件连线检查工具启动模块适于：

运行第一工具启动脚本，通过所述第一工具启动脚本选择所述硬件连线检查工具的版本，并启动所述硬件连线检查工具和第二工具启动脚本；

通过所述第二工具启动脚本选择所述硬件连线检查工具的工作模式。

在一具体实施方式中，硬件连线检查工具启动模块130还适于：

通过所述第二工具启动脚本将所述硬件连线检查工具配置为与所述信号列表的表项对应。

在一具体实施方式中，硬件连线检查工具启动模块130还适于：

通过所述第二工具启动脚本导入所述待连线检查电路的文件列表和所述信号列表。

在一具体实施方式中，所述文件列表通过文件列表获取模块140获取，所述文件列表获取模块140适于：

获取所述待连线检查电路的源文件列表；

对所述源文件列表进行处理，得到包括所述硬件连线检查工具可读取的所述文件列表。

在一具体实施方式中，文件列表获取模块140还适于：

将得到的所述文件列表放入适于所述硬件连线检查工具导入和识别的指定目录。

在一具体实施方式中，硬件连线检查模块120，适于通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号，包括：

通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点、使能信号、使能信号保持周期和时钟周期，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号和终点信号的接收时钟周期。

在一具体实施方式中，还包括：

硬件连线检查反馈模块150，适于当所述终点信号与所述起点信号不同或所述接收时钟信号与所述时钟周期不同时，获取对应的所述待检查硬件连线的连线名称。

在一具体实施方式中，硬件连线检查反馈模块150，还适于当各个所述待检查硬件连线的所述终点信号与所述起点信号相同，且所述接收时钟信号与所述时钟周期相同时，所述待连线检查电路的各个所述待检查硬件连线检查通过。

本申请实施例还提供一种存储介质，所述存储介质有适于硬件连线检查的程序，以实现本申请任一实施例所述的硬件连线检查方法。

可见，本申请实施例所提供的存储介质，通过适于硬件连线检查的程序对使能信号的利用，改变具有逻辑功能的待检查硬件连线的逻辑，使连线起点的起点信号和连线终点的终点信号逻辑唯一，实现使用硬件连线检查工具对具有逻辑功能的硬件连线进行检查，从而不仅能够实现具有逻辑功能的连接的硬件连线检查，还可以实现快速检查，提高硬件连线检查效率。

本申请实施例还提供一种电子设备，包括至少一个存储器和至少一个处理器；所述存储器存储有程序，所述处理器调用所述程序，以执行本申请任一实施例所述的硬件连线检查方法。

可见，本申请实施例所提供的电子设备，通过使能信号的利用，改变具有逻辑功能的待检查硬件连线的逻辑，使连线起点的起点信号和连线终点的终点信号逻辑唯一，实现使用硬件连线检查工具对具有逻辑功能的硬件连线进行检查，从而不仅能够实现具有逻辑功能的连接的硬件连线检查，还可以实现快速检查，提高硬件连线检查效率。

虽然本申请实施例披露如上，但本申请并非限定于此。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各种更动与修改，因此本申请的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种硬件连线检查方法，其特征在于，包括：

获取待连线检查电路的信号列表；

通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。

2.如权利要求1所述的硬件连线检查方法，其特征在于，所述获取待连线检查电路的信号列表的步骤包括：

获取所述待连线检查电路的源信号列表；

按照所述硬件连线检查工具的预定信号列表格式，对所述源信号列表中的各个待检查硬件连线的所述连线起点、所述连线终点和所述使能信号进行处理，得到满足所述预定信号列表格式要求的所述信号列表。

3.如权利要求2所述的硬件连线检查方法，其特征在于，所述预定信号列表格式包括csv格式、excel格式或text格式。

4.如权利要求1所述的硬件连线检查方法，其特征在于，所述信号列表通过格式调整脚本获取。

5.如权利要求1所述的硬件连线检查方法，其特征在于，所述硬件连线检查工具的启动步骤包括：

运行第一工具启动脚本，通过所述第一工具启动脚本选择所述硬件连线检查工具的版本，并启动所述硬件连线检查工具和第二工具启动脚本；

通过所述第二工具启动脚本选择所述硬件连线检查工具的工作模式。

6.如权利要求5所述的硬件连线检查方法，其特征在于，所述硬件连线检查工具的启动步骤还包括：

通过所述第二工具启动脚本将所述硬件连线检查工具配置为与所述信号列表的表项对应。

7.如权利要求6所述的硬件连线检查方法，其特征在于，所述硬件连线检查工具的启动步骤还包括：

通过所述第二工具启动脚本导入所述待连线检查电路的文件列表和所述信号列表。

8.如权利要求7所述的硬件连线检查方法，其特征在于，所述文件列表的获取步骤包括：

获取所述待连线检查电路的源文件列表；

对所述源文件列表进行处理，得到所述硬件连线检查工具可读取的所述文件列表。

9.如权利要求8所述的硬件连线检查方法，其特征在于，所述文件列表的获取步骤还包括：

将得到的所述文件列表放入适于所述硬件连线检查工具导入和识别的指定目录。

10.如权利要求1所述的硬件连线检查方法，其特征在于，所述通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号包括：

通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点、使能信号、使能信号保持周期和时钟周期，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号和终点信号的接收时钟周期。

11.如权利要求10所述的硬件连线检查方法，其特征在于，还包括：

当所述终点信号与所述起点信号不同或所述接收时钟信号与所述时钟周期不同时，获取对应的所述待检查硬件连线的连线名称。

12.如权利要求11所述的硬件连线检查方法，其特征在于，还包括：

当各个所述待检查硬件连线的所述终点信号与所述起点信号相同，且所述接收时钟信号与所述时钟周期相同时，所述待连线检查电路的各个所述待检查硬件连线检查通过。

13.一种硬件连线检查装置，其特征在于，包括：

信号列表获取模块，适于获取待连线检查电路的信号列表；

硬件连线检查模块，适于通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号。

14.如权利要求13所述的硬件连线检查装置，其特征在于，所述信号列表获取模块包括：

源信号列表获取单元，适于获取所述待连线检查电路的源信号列表；

信号列表格式转化单元，适于按照所述硬件连线检查工具的预定信号列表格式，对所述源信号列表中的各个待检查硬件连线的所述连线起点、所述连线终点和所述使能信号进行处理，得到满足所述预定信号列表格式要求的所述信号列表。

15.如权利要求14所述的硬件连线检查装置，其特征在于，所述预定信号列表格式包括csv格式、excel格式或text格式。

16.如权利要求13所述的硬件连线检查装置，其特征在于，所述信号列表通过格式调整脚本获取。

17.如权利要求13所述的硬件连线检查装置，其特征在于，所述硬件连线检查工具通过硬件连线检查工具启动模块启动，所述硬件连线检查工具启动模块适于：

运行第一工具启动脚本，通过所述第一工具启动脚本选择所述硬件连线检查工具的版本，并启动所述硬件连线检查工具和第二工具启动脚本；

通过所述第二工具启动脚本选择所述硬件连线检查工具的工作模式。

18.如权利要求17所述的硬件连线检查装置，其特征在于，所述所述硬件连线检查工具启动模块还适于：

通过所述第二工具启动脚本将所述硬件连线检查工具配置为与所述信号列表的表项对应。

19.如权利要求18所述的硬件连线检查装置，其特征在于，所述硬件连线检查工具启动模块还适于：

通过所述第二工具启动脚本导入所述待连线检查电路的文件列表和所述信号列表。

20.如权利要求19所述的硬件连线检查装置，其特征在于，所述文件列表通过文件列表获取模块获取，所述文件列表获取模块适于：

获取所述待连线检查电路的源文件列表；

对所述源文件列表进行处理，得到所述硬件连线检查工具可读取的所述文件列表。

21.如权利要求20所述的硬件连线检查装置，其特征在于，所述文件列表获取模块还适于：

将得到的所述文件列表放入适于所述硬件连线检查工具导入和识别的指定目录。

22.如权利要求13所述的硬件连线检查装置，其特征在于，所述硬件连线检查模块，适于通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点和使能信号，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号，包括：

通过硬件连线检查工具，根据所述信号列表的各个待检查硬件连线的连线起点、连线终点、使能信号、使能信号保持周期和时钟周期，设置所述待连线检查电路中各个所述待检查硬件连线的所述使能信号和所述连线起点的起点信号，获取对应所述待检查硬件连线的所述连线终点的终点信号和终点信号的接收时钟周期。

23.如权利要求22所述的硬件连线检查装置，其特征在于，还包括：

硬件连线检查反馈模块，适于当所述终点信号与所述起点信号不同或所述接收时钟信号与所述时钟周期不同时，获取对应的所述待检查硬件连线的连线名称。

24.如权利要求23所述的硬件连线检查装置，其特征在于，所述硬件连线检查反馈模块，还适于当各个所述待检查硬件连线的所述终点信号与所述起点信号相同，且所述接收时钟信号与所述时钟周期相同时，所述待连线检查电路的各个所述待检查硬件连线检查通过。

25.一种存储介质，其特征在于，所述存储介质有适于硬件连线检查的程序，以实现如权利要求1-12任一项所述的硬件连线检查方法。

26.一种电子设备，其特征在于，包括至少一个存储器和至少一个处理器；所述存储器存储有程序，所述处理器调用所述程序，以执行如权利要求1-12任一项所述的硬件连线检查方法。

Images