CN112782562A - 基于ate的soc芯片低电压差分信号测试方法及装置 - Google Patents

基于ate的soc芯片低电压差分信号测试方法及装置 Download PDF

Info

Publication number
CN112782562A
CN112782562A CN202110009431.4A CN202110009431A CN112782562A CN 112782562 A CN112782562 A CN 112782562A CN 202110009431 A CN202110009431 A CN 202110009431A CN 112782562 A CN112782562 A CN 112782562A
Authority
CN
China
Prior art keywords
test
voltage differential
ate
soc chip
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110009431.4A
Other languages
English (en)
Inventor
颜军
赵厉
唐芳福
韩俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Orbita Aerospace Technology Co ltd
Original Assignee
Zhuhai Orbita Aerospace Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Orbita Aerospace Technology Co ltd filed Critical Zhuhai Orbita Aerospace Technology Co ltd
Priority to CN202110009431.4A priority Critical patent/CN112782562A/zh
Publication of CN112782562A publication Critical patent/CN112782562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及集成电路测试领域，公开了一种基于ATE的SOC芯片低电压差分信号测试方法及装置，其测试方法包括：构建用于测试SOC低电压差分信号的计算机代码，计算机代码包含SOC低电压差分信号的参数，参数包括SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；基于计算机代码通过仿真环境生成ATE可以识别的测试向量；ATE通过测试向量执行对SOC芯片低电压差分信号的测试。本发明至少具有以下有益效果：能够及时发现SOC芯片中低电压差分信号的异常现象，能够全面验证SOC芯片低电压差分信号的各项性能指标，降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本。

Description

基于ATE的SOC芯片低电压差分信号测试方法及装置
技术领域
本发明涉及集成电路测试领域，特别涉及一种基于ATE的SOC芯片低电压差分信号测试方法及装置。
背景技术
SOC芯片低电压差分信号(LVDS)测试要在SOC芯片正常启动工作的基础上再进行LVDS的相关测试。ATE测试机台是一款高集成度和低价格的测试机，因为其性价比突出、开发测试程序简便，被广泛使用在数字芯片系统的测试上。基于ATE测试机台对SOC芯片LVDS测试可以快速精确地发现异常现象，提高SOC芯片测试效率，缩短测试周期，降低测试成本。因此，开发一种SOC芯片LVDS的ATE测试方法，有利于满足SOC芯片的LVDS测试，甚至给所有SOC芯片的测试提供了便捷、有效地方法。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于ATE的SOC芯片低电压差分信号测试方法，能够降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本，满足SOC芯片低电压差分信号的测试要求。
本发明还提出一种具有上述基于ATE的SOC芯片低电压差分信号测试方法的测试装置。
本发明还提出一种具有上述基于ATE的SOC芯片低电压差分信号测试方法的计算机可读存储介质。
根据本发明的第一方面实施例的基于ATE的SOC芯片低电压差分信号测试方法，包括以下步骤：S100、构建用于测试SOC低电压差分信号的计算机代码，所述计算机代码包含所述SOC低电压差分信号的参数，所述参数包括所述SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；S200、基于所述计算机代码通过仿真环境生成所述ATE可以识别的测试向量；S300、所述ATE通过所述测试向量执行对所述SOC芯片低电压差分信号的测试。
根据本发明的一些实施例，所述步骤S300包括：S310、加载测试限值数据至所述ATE，所述测试限值数据为对应的测试项目的测试结果标准值；S320、获取所述测试项目的输入信号值，将所述输入信号值输入所述SOC芯片；S330、获取所述SOC芯片根据所述输入信号值的测试结果；S340、将所述测试结果与所述测试限值数据进行对比。
根据本发明的一些实施例，所述仿真环境还生成并存储所述参数在执行仿真过程中产生的数据信息。
根据本发明的一些实施例，将所述SOC芯片的地址引脚、数据引脚、片选使能引脚、电源引脚及地引脚通过转接模块与所述ATE进行电气连接。
根据本发明的一些实施例，所述转接模块包括转接板及位于所述转接板上的芯片测试框架，所述芯片测试框架包括插入所述SOC芯片管脚的凹槽。
根据本发明的一些实施例，所述ATE为J750EX测试机台。
根据本发明的一些实施例，所述SOC芯片低电压差分信号采用单时钟输入，通过配置所述SOC芯片的数据通道寄存器设置对应的数据通道是否用于传输数据。
根据本发明的第二方面实施例的基于ATE的SOC芯片低电压差分信号测试装置，包括：构建模块，用于构建用于测试SOC低电压差分信号的计算机代码，所述计算机代码包含所述SOC低电压差分信号的参数，所述参数包括所述芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；矢量文件生成模块，用于基于所述计算机代码通过仿真环境生成所述ATE能够识别的矢量文件格式；测试执行模块，用于通过所述测试向量执行对所述SOC低电压差分信号的测试。
根据本发明的一些实施例，所述测试执行模块包括：加载单元，用于加载测试限值数据至所述ATE，所述测试限值数据为对应的测试项目的测试结果标准值；信号输入单元，用于获取所述测试项目的输入信号值，将所述输入信号值输入所述SOC芯片；测试结果获取单元，用于获取所述SOC芯片根据所述输入信号值的测试结果；对比单元，用于将所述测试结果与所述测试限值数据进行对比。
根据本发明的第三方面实施例的一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被一个或多个处理器执行时能够执行上述任一项所述的基于ATE的SOC芯片低电压差分信号测试方法的步骤。
根据本发明实施例的基于ATE的SOC芯片低电压差分信号测试方法，至少具有如下有益效果：能够及时发现SOC芯片中低电压差分信号的异常现象，能够全面验证SOC芯片低电压差分信号的各项性能指标，基于ATE的SOC芯片低电压差分信号测试方法，能够降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本，及时的精准发现测试中产生的异常情况，满足SOC芯片低电压差分信号的测试要求。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的方法的流程示意图；
图2为本发明实施例的子方法的流程示意图；
图3为本发明实施例的仿真文件存储文件格式；
图4为本发明实施例的J750EX测试机台识别的矢量文件格式；
图5为本发明实施例的ATE测试程序用到的矢量文件格式；
图6为本发明实施例的测试装置的模块示意框图；
图7为本发明实施例的测试装置的子模块示意框图。
名词解释：
ATE：ATE是Automatic Test Equipment的缩写，根据客户的测试要求、图纸及参考方案，采用MCU、PLC、PC基于VB、VC开发平台，利用TestStand&LabVIEW和JTAG/BoundaryScan等技术开发、设计各类自动化测试设备；
SOC：(System-on-a-Chip)片上系统；
LVDS:(Low-Voltage Differential Signaling)低电压差分信号。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，图1示出了本发明实施例的方法的流程示意图，包括以下步骤：
S100、构建用于测试SOC低电压差分信号的计算机代码，计算机代码包含SOC低电压差分信号的参数，参数包括SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；
具体的，编写SOC芯片LVDS的ATE测试程序包括引脚映射、信道映射、设定管脚值、设定工作条件、定义SOC芯片输入时钟周期、定义SOC芯片信号脚时间约束、确定待测参数项
S200、基于计算机代码通过仿真环境生成ATE可以识别的测试向量；
S300、ATE通过测试向量执行对SOC芯片低电压差分信号的测试。
可以理解的是，通过构建用于测试SOC低电压差分信号的计算机代码，将计算机代码转换成ATE测试机台可以识别的实测向量，测试机台通过测试向量对SOC芯片执行低电压差分信号的各项测试用例的测试，能够及时发现SOC芯片中低电压差分信号的异常现象，能够全面验证SOC芯片低电压差分信号的各项性能指标，基于ATE的SOC芯片低电压差分信号测试方法，能够降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本，及时的精准发现测试中产生的异常情况，满足SOC芯片低电压差分信号的测试要求。
需要说明的是，测试参数根据不同的测试项目输入的测试参数不一样，可以使用Modelsim仿真软件生成ATE可以识别的测试向量。
图2为本发明实施例的子方法的流程示意图，包括：
S310、加载测试限值数据至ATE，测试限值数据为对应的测试项目的测试结果标准值；
S320、获取测试项目的输入信号值，将输入信号值输入SOC芯片；
S330、获取SOC芯片根据输入信号值的测试结果；
S340、将测试结果与测试限值数据进行对比。
在本发明一些实施例之中，仿真环境还生成并存储参数在执行仿真过程中产生的数据信息，具体的，测试代码的Modelsim仿真包含了LVDS跑功能时进行读写数据过程中有关信号脚的信息值，并对这些信号脚的信息值存储到一个文件中，测试代码的Modelsim仿真存储文件格式如图3所示，仿真文件转成测试向量是对数据信息存储的格式的改变，将仿真文件格式转换成ATE测试机台识别的矢量文件格式，ATE测试机台是J750EX或其他测试机台，J750EX测试机台识别的矢量文件格式如图4所示，J750EX测试机台配套的编程软件为矢量文件转化为J750EX测试程序用到的矢量文件格式，ATE测试程序用到的矢量文件格式如图5所示。
在本发明一些实施例之中，将SOC芯片的地址引脚、数据引脚、片选使能引脚、电源引脚及地引脚通过转接模块与ATE进行电气连接，具体的，ATE测试机台是J750EX测试机台，将SOC芯片的地址、数据、片选使能信号脚与J750EX测试机台电气连接，电源脚与J750测试机台的电源通道电气连接，地引脚与J750测试机台的地电气连接。
在本发明一些实施例之中，转接模块包括转接板及位于转接板上的芯片测试框架，芯片测试框架包括能够插入SOC芯片管脚的凹槽，具体的，SOC芯片与J750EX测试机台的电气连接是通过转接板进行连接，并通过在转接板上加装芯片测试座放置SOC芯片，SOC芯片所有的IO引脚、电源和地引脚通过芯片测试座与转接板连接，转接板放置到J750EX测试机台上的母板上，这样完成了SOC芯片IO脚、电源和地引脚分别与J750EX机台信道、电源脚和地的电气连接。
在本发明一些实施例之中，ATE为J750EX测试机台。
在本发明一些实施例之中，SOC芯片低电压差分信号采用单时钟输入，通过配置SOC芯片的数据通道寄存器设置对应的数据通道是否用于传输数据。
图6为本发明实施例的测试装置的模块示意框图，包括本发明实施例的方法，包括：
构建模块，用于构建用于测试SOC低电压差分信号的计算机代码，计算机代码包含SOC低电压差分信号的参数，参数包括芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；
矢量文件生成模块，用于基于计算机代码通过仿真环境生成ATE能够识别的矢量文件格式；
测试执行模块，用于通过测试向量执行对SOC低电压差分信号的测试。
如图7，图7是本发明实施例的测试装置的测试执行模块示意框图，测试执行模块包括：
加载单元，用于加载测试限值数据至ATE，测试限值数据为对应的测试项目的测试结果标准值；
信号输入单元，用于获取测试项目的输入信号值，将输入信号值输入SOC芯片；
测试结果获取单元，用于获取SOC芯片根据输入信号值的测试结果；
对比单元，用于将测试结果与测试限值数据进行对比。
在本发明一些实施例之中，还包括一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现本发明中任一项方法的步骤。
本发明一些具体的实施例：
实施例一：基于ATE的SOC芯片低电压差分信号直流参数测试包括：根据SOC详细规范规定的工作条件，分别设定SOC芯片的内核电压、IO电压、输入/输出电压、参考电压的值，利用J750EX测试机台的测量单元对LVDS进行直流参数测试。直流参数测试具体包括：内核电源动态电流Idd，内核电源静态电流Idds，IO电源静态电流Iddios，输入高/低电平漏电流IIH/IIL，输出高/低电平电压VOH/VOL，短路输出电流IOS。
实施例二：基于ATE的SOC芯片低电压差分信号功能测试，包括：根据SOC详细规范规定的工作条件，分别设定SOC芯片的内核电压、IO电压、输入/输出电压、参考电压的值，定义SOC芯片的输入时钟周期，定义SOC芯片信号脚时间约束，将LVDS的功能pattern加载到J750EX测试机台的存储单元。J750EX测试机台根据功能pattern提供的输入信号值给SOC芯片提供激励信号，SOC芯片很据激励信号作出相应的功能，再将芯片输出的信号值，与功能pattern中储存的输出信号值进行对比，从而对LVDS的功能进行测试。
实施例三：基于ATE的SOC芯片低电压差分信号交流参数测试，包括：根据SOC详细规范规定的工作条件，分别设定SOC芯片的内核电压、IO电压、输入/输出电压、参考电压的值，定义SOC芯片的输入时钟，定义SOC芯片信号脚的时间约束，将LVDS的功能pattern加载到J750EX测试机台的存储单元，对LVDS的交流参数进行测试。
本发明的一种基于ATE的SOC芯片低电压差分信号测试方法，能够及时发现SOC芯片中低电压差分信号的异常现象，能够全面验证SOC芯片低电压差分信号的各项性能指标，基于ATE的SOC芯片低电压差分信号测试方法，能够降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本，及时的精准发现测试中产生的异常情况，满足SOC芯片低电压差分信号的测试要求。
尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种例示性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的例示性具体实施和架构的许多其它修改也处于本公开的范围内。
上文参考根据示例性实施方案所述的系统、方法、系统和/或计算机程序产品的框图和流程图描述了本公开的某些方面。应当理解，框图和流程图中的一个或多个块以及框图和流程图中的块的组合可分别通过执行计算机可执行程序指令来实现。同样，根据一些实施方案，框图和流程图中的一些块可能无需按示出的顺序执行，或者可以无需全部执行。另外，超出框图和流程图中的块所示的那些部件和/或操作以外的附加部件和/或操作可存在于某些实施方案中。
因此，框图和流程图中的块支持用于执行指定功能的装置的组合、用于执行指定功能的元件或步骤的组合以及用于执行指定功能的程序指令装置。还应当理解，框图和流程图中的每个块以及框图和流程图中的块的组合可以由执行特定功能、元件或步骤的专用硬件计算机系统或者专用硬件和计算机指令的组合来实现。
本文所述的程序模块、应用程序等可包括一个或多个软件组件，包括例如软件对象、方法、数据结构等。每个此类软件组件可包括计算机可执行指令，所述计算机可执行指令响应于执行而使本文所述的功能的至少一部分(例如，本文所述的例示性方法的一种或多种操作)被执行。
软件组件可以用各种编程语言中的任一种来编码。一种例示性编程语言可以为低级编程语言，诸如与特定硬件体系结构和/或操作系统平台相关联的汇编语言。包括汇编语言指令的软件组件可能需要在由硬件架构和/或平台执行之前由汇编程序转换为可执行的机器代码。另一种示例性编程语言可以为更高级的编程语言，其可以跨多种架构移植。包括更高级编程语言的软件组件在执行之前可能需要由解释器或编译器转换为中间表示。编程语言的其它示例包括但不限于宏语言、外壳或命令语言、作业控制语言、脚本语言、数据库查询或搜索语言、或报告编写语言。在一个或多个示例性实施方案中，包含上述编程语言示例中的一者的指令的软件组件可直接由操作系统或其它软件组件执行，而无需首先转换成另一种形式。
软件组件可存储为文件或其它数据存储构造。具有相似类型或相关功能的软件组件可一起存储在诸如特定的目录、文件夹或库中。软件组件可为静态的(例如，预设的或固定的)或动态的(例如，在执行时创建或修改的)。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，包括以下步骤：
S100、构建用于测试SOC低电压差分信号的计算机代码，所述计算机代码包含所述SOC低电压差分信号的参数，所述参数包括所述SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；
S200、基于所述计算机代码通过仿真环境生成所述ATE可以识别的测试向量；
S300、所述ATE通过所述测试向量执行对所述SOC芯片低电压差分信号的测试。
2.根据权利要求1所述的基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，所述步骤S300包括：
S310、加载测试限值数据至所述ATE，所述测试限值数据为对应的测试项目的测试结果标准值；
S320、获取所述测试项目的输入信号值，将所述输入信号值输入所述SOC芯片；
S330、获取所述SOC芯片根据所述输入信号值的测试结果；
S340、将所述测试结果与所述测试限值数据进行对比。
3.根据权利要求1所述的基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，所述仿真环境还生成并存储所述参数在执行仿真过程中产生的数据信息。
4.根据权利要求1所述的基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，将所述SOC芯片的地址引脚、数据引脚、片选使能引脚、电源引脚及地引脚通过转接模块与所述ATE进行电气连接。
5.根据权利要求4所述的基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，所述转接模块包括转接板及位于所述转接板上的芯片测试框架，所述芯片测试框架包括插入所述SOC芯片管脚的凹槽。
6.根据权利要求1所述的基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，所述ATE为J750EX测试机台。
7.根据权利要求1所述的基于ATE的SOC芯片低电压差分信号测试方法，其特征在于，所述SOC芯片低电压差分信号采用单时钟输入，通过配置所述SOC芯片的数据通道寄存器设置对应的数据通道是否用于传输数据。
8.一种基于ATE的SOC芯片低电压差分信号测试装置，包括权利要求1至7任一项所述的方法，其特征在于，包括：
构建模块，用于构建用于测试SOC低电压差分信号的计算机代码，所述计算机代码包含所述SOC低电压差分信号的参数，所述参数包括所述芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；
矢量文件生成模块，用于基于所述计算机代码通过仿真环境生成所述ATE能够识别的矢量文件格式；
测试执行模块，用于通过所述测试向量执行对所述SOC低电压差分信号的测试。
9.根据权利要求8所述的基于ATE的SOC芯片低电压差分信号测试装置，其特征在于，所述测试执行模块包括：
加载单元，用于加载测试限值数据至所述ATE，所述测试限值数据为对应的测试项目的测试结果标准值；
信号输入单元，用于获取所述测试项目的输入信号值，将所述输入信号值输入所述SOC芯片；
测试结果获取单元，用于获取所述SOC芯片根据所述输入信号值的测试结果；
对比单元，用于将所述测试结果与所述测试限值数据进行对比。
10.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1至7中任一项的方法。
CN202110009431.4A 2021-01-05 2021-01-05 基于ate的soc芯片低电压差分信号测试方法及装置 Pending CN112782562A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110009431.4A CN112782562A (zh) 2021-01-05 2021-01-05 基于ate的soc芯片低电压差分信号测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110009431.4A CN112782562A (zh) 2021-01-05 2021-01-05 基于ate的soc芯片低电压差分信号测试方法及装置

Publications (1)

Publication Number Publication Date
CN112782562A true CN112782562A (zh) 2021-05-11

Family

ID=75755497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110009431.4A Pending CN112782562A (zh) 2021-01-05 2021-01-05 基于ate的soc芯片低电压差分信号测试方法及装置

Country Status (1)

Country Link
CN (1) CN112782562A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113341296A (zh) * 2021-05-17 2021-09-03 上海科海华泰船舶电气有限公司 一种基于ate的soc芯片测试方法
CN114252758A (zh) * 2021-12-03 2022-03-29 杭州至千哩科技有限公司 Ate测试通道资源配置方法、装置、设备及存储介质
CN115291082A (zh) * 2022-08-04 2022-11-04 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559110A (zh) * 2013-11-01 2014-02-05 珠海全志科技股份有限公司 Soc芯片lvds接口测试方法及装置
US20140184262A1 (en) * 2013-01-02 2014-07-03 International Business Machines Corporation Low-voltage ic test for defect screening
TW201534054A (zh) * 2014-01-20 2015-09-01 Samsung Electronics Co Ltd 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
US20160117964A1 (en) * 2014-10-22 2016-04-28 Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. Testing apparatus for electronic device
CN208638364U (zh) * 2018-07-09 2019-03-22 上海欧比特航天科技有限公司 一种基于以太网的lvds总线检测系统
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140184262A1 (en) * 2013-01-02 2014-07-03 International Business Machines Corporation Low-voltage ic test for defect screening
CN103559110A (zh) * 2013-11-01 2014-02-05 珠海全志科技股份有限公司 Soc芯片lvds接口测试方法及装置
TW201534054A (zh) * 2014-01-20 2015-09-01 Samsung Electronics Co Ltd 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
US20160117964A1 (en) * 2014-10-22 2016-04-28 Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. Testing apparatus for electronic device
CN208638364U (zh) * 2018-07-09 2019-03-22 上海欧比特航天科技有限公司 一种基于以太网的lvds总线检测系统
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈晓敏 等: "低电压差分信号长线传输的优化设计", 电子技术应用, vol. 46, no. 11, pages 104 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113341296A (zh) * 2021-05-17 2021-09-03 上海科海华泰船舶电气有限公司 一种基于ate的soc芯片测试方法
CN114252758A (zh) * 2021-12-03 2022-03-29 杭州至千哩科技有限公司 Ate测试通道资源配置方法、装置、设备及存储介质
CN115291082A (zh) * 2022-08-04 2022-11-04 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质

Similar Documents

Publication Publication Date Title
CN112782562A (zh) 基于ate的soc芯片低电压差分信号测试方法及装置
US8683451B1 (en) System and method for translating software code
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
CN104797948A (zh) 半导体器件测试环境中的调试
US10592370B2 (en) User control of automated test features with software application programming interface (API)
CN110632499B (zh) 基于测试对象的测试向量生成方法及存储介质
CN115656792B (zh) 芯片可测性设计的测试方法及测试平台
CN115656791B (zh) 芯片可测性设计的测试方法及测试平台
CN115684896B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
US6360353B1 (en) Automated alternating current characterization testing
CN114510902B (zh) 仿真结果的验证方法、装置、设备及计算机存储介质
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
CN114564394A (zh) 一种测试用例确定方法、系统及相关组件
CN105158673A (zh) 一种ate机台文件的生成方法及装置
CN114239477A (zh) 硬件连线检查方法、装置、存储介质及电子设备
CN115684894B (zh) 芯片可测性设计的测试方法及测试平台
GB2412444A (en) Tools and methods for circuit scan test models
US20140358514A1 (en) System and method for automatically generating offline result emulation files from a testflow
US20140173539A1 (en) Method and Apparatus for Isolating and/or Debugging Defects in Integrated Circuit Designs
CN210270870U (zh) 一种用于服务器开机debug的装置
CN116431473A (zh) 测试程序开发方法、系统及电子设备
CN109800155B (zh) 一种基于Probe的QTE联锁应用软件测试方法及装置
CN117452846A (zh) 一种基于CANoe的仪器控制方法
KR100488582B1 (ko) 어드벤테스트를위한테스트프로그램을자동으로발생하는방법
CN118035074A (zh) 自动化测试方法、装置、介质及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination