CN113341296A - 一种基于ate的soc芯片测试方法 - Google Patents

一种基于ate的soc芯片测试方法 Download PDF

Info

Publication number
CN113341296A
CN113341296A CN202110532131.4A CN202110532131A CN113341296A CN 113341296 A CN113341296 A CN 113341296A CN 202110532131 A CN202110532131 A CN 202110532131A CN 113341296 A CN113341296 A CN 113341296A
Authority
CN
China
Prior art keywords
ate
soc chip
test
chip
lvds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110532131.4A
Other languages
English (en)
Other versions
CN113341296B (zh
Inventor
高杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kehai Huatai Ship Electric Co ltd
Original Assignee
Shanghai Kehai Huatai Ship Electric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kehai Huatai Ship Electric Co ltd filed Critical Shanghai Kehai Huatai Ship Electric Co ltd
Priority to CN202110532131.4A priority Critical patent/CN113341296B/zh
Publication of CN113341296A publication Critical patent/CN113341296A/zh
Application granted granted Critical
Publication of CN113341296B publication Critical patent/CN113341296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Abstract

本发明公开了一种基于ATE的SOC芯片测试方法，包括以下步骤：设计接口完成ATE平台和SOC芯片的连接；基于ATE平台进行SOC芯片LVDS的输入和输出测试；基于ATE平台进行SOC芯片ADC和DAC的动态测试。具有速率高，抗干扰能力强优点。同时又兼有集成度高，量产成本低等优点，可分析混合芯片测试所需的基于DSP的相干采样原理，以及不相干采样对测试结果的影响。

Description

一种基于ATE的SOC芯片测试方法
技术领域
本发明涉及SOC，尤其涉及一种基于ATE的SOC芯片测试方法。
背景技术
SOC从出现到今日，无论是研发人员，市场人员都给予了较大的重视。主要是因为SOC的产品保证，风险控制，开发周期的缩减等方面，都大大的领先了传统的技术。正是由于各方的共同努力，使得SOC技术在短短的数年内，取得了骄人的进步。但是由于芯片的工作频率和集成度不断的提高，引脚数不断增加，造成测试的难度越来越大，测试的费用越来越高。
在传统的集成电路测试技术中，常常采用分离仪器的方法对芯片进行测试。一般通过电源对芯片进行上电，然后用信号发生器给芯片发送工作所需的信号，同时用示波器之类的观察仪器，观察芯片是否输出预期的波形。在这种测试方法中，如需多台仪器按一定的时序进行工作，一般采用GPIB把仪器串接在仪器。
这种测试方法，对于规模较小，频率较低的芯片确实具有成本较低，测试周期较短的优点。但对于现在数百甚至上千个数字管脚，几百兆存储深度的仿真向量而言，实现起来有一定的困难。更为致命的是，如果在系统板级测试中花费较多的时间，对于现在永远只有18个月市场的半导体行业，将会在市场竞争中处于劣势。
发明内容
鉴于目前存在的上述不足，本发明提供一种基于ATE的SOC芯片测试方法，通过ATE测试SOC芯片具有速率高，抗干扰能力强优点。同时又兼有集成度高，量产成本低等优点。
为达到上述目的，本发明的实施例采用如下技术方案：
一种基于ATE的SOC芯片测试方法，包括以下步骤：
设计接口完成ATE平台和SOC芯片的连接；
基于ATE平台进行SOC芯片LVDS的输入和输出测试；
基于ATE平台进行SOC芯片ADC和DAC的动态测试。
依照本发明的一个方面，所述设计接口完成ATE平台和SOC芯片的连接包括：根据ATE配置和SOC芯片的测试需求设计接口。
依照本发明的一个方面，所述基于ATE平台进行SOC芯片LVDS的输入测试包括：通过应用软件算法动态产生测试向量，测试向量输入LVDS接口进行数字信号测试。
依照本发明的一个方面，所述基于ATE平台进行SOC芯片LVDS的输出测试包括：将芯片LVDS输出的电流转换为电压并通过测试机PE的比较器比较差分信号。
依照本发明的一个方面，所述通过测试机PE的比较器比较差分信号具体为：应用软件编程动态调整测试机PE的比较器阈值电压，使两个单端信号向同方向同幅值偏差，在测试机PE单端比较器上动态实时地比较差分信号。
依照本发明的一个方面，还包括步骤：对LVDS的输出信号进行抖动测试和眼图测试。
依照本发明的一个方面，所述抖动测试具体为：应用动态伪随机码对DJ和RJ进行测试。
依照本发明的一个方面，所述眼图测试具体为：通过二分法搜索找到比较沿的中间点并找到电平方向的中间点，以确定比较的中间点。以中间点为基准，在上下左右方向各自确定时间和电平范围，选取六个点，进行功能比较，最后根据这六点确定眼图的大小。
依照本发明的一个方面，所述基于ATE平台进行SOC芯片ADC测试包括：进行快速傅立叶变换，把模拟信号在时域内转化成数字信号，最后用FFT换成频谱进行测试。
依照本发明的一个方面，所述基于ATE平台进行SOC芯片DAC测试包括：通过数字板卡送出数字码型的整周期数正弦信号，经芯片DAC转换后得到模拟信号，然后用测试的Digitizer接收，Digitizer将接收到的模拟信号重新数字化，并进行时域向频域转换的处理，比对计算得到芯片DAC的测试结果。
本发明实施的优点：本发明所述的一种基于ATE的SOC芯片测试方法，包括以下步骤：设计接口完成ATE平台和SOC芯片的连接；基于ATE平台进行SOC芯片LVDS的输入和输出测试；基于ATE平台进行SOC芯片ADC和DAC的动态测试。具有速率高，抗干扰能力强优点。同时又兼有集成度高，量产成本低等优点，可分析混合芯片测试所需的基于DSP的相干采样原理，以及不相干采样对测试结果的影响。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述的一种基于ATE的SOC芯片测试方法示意图；
图2为本发明所述的一种基于ATE的SOC芯片测试方法的系统框架图；
图3为本发明所述的LVDS发送端测试示意图；
图4为本发明所述的LVDS抖动测试示意图；
图5为本发明所述的ADC动态参数测试示意图；
图6为本发明所述的DAC动态参数测量示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种基于ATE的SOC芯片测试方法，包括以下步骤：
S1：设计接口完成ATE平台和SOC芯片的连接；
在实际应用中，所述设计接口完成ATE平台和SOC芯片的连接包括：根据ATE配置和SOC芯片的测试需求设计接口,如对ADC/DAC的模拟信号做好信号完整性设计，对模拟地/数字地做分层处理。
S2：基于ATE平台进行SOC芯片LVDS的输入和输出测试；
在实际应用中，所述基于ATE平台进行SOC芯片LVDS的输入测试包括：通过应用软件算法动态产生测试向量，开发D2S软件可以根据地址/数据实时产出波形，测试向量输入LVDS接口进行数字信号测试。具体可为根据时钟的上升沿对输出信号实时捕捉，然后和软件D2S的输入信号进行比较，以确定芯片是否正确实现功能。
在实际应用中，所述基于ATE平台进行SOC芯片LVDS的输出测试包括：将芯片LVDS输出的电流转换为电压并通过测试机PE的比较器比较差分信号，目前的单端比较器，只能在某一时刻，对电压值与特定的阈值电压比较，无法用单端比较器实时对差分信号进行比较，本发明通过软件创新实现了应用单端比较器比较差分信号的突破。具体为应用软件编程动态调整测试机的比较器阈值电压，使得两个单端信号向同方向同幅值偏差，以实现在单端比较器上，动态实时地比较差分信号。与现行必须动态比较器的方案上，实现了低成本，高质量地完成差分信号的波形比较。
在实际应用中，还包括步骤：对LVDS的输出信号进行抖动测试和眼图测试，高速LVDS接口的眼图测试，量产六点眼图程序的开发，实现了量产阶段眼图测试的突破。眼图测试是考量芯片信号质量的重要指标，因其测试时间长，量产阶段很少测试。我们通过软件创新，首先通过二分法搜索找到比较沿的中间点,然后通过二分法搜索找到电平方向的中间点，以确定比较的中间点。以中间点为基准，上下左右，各确定一定的时间和电平范围，选取六个点，进行功能比较，然后根据这六点确定眼图的大小。此方法能动态实时的进行功能比较，在芯片眼图测试具有较大的意义。
在实际应用中，所述抖动测试具体为：应用动态伪随机码对DJ和RJ进行测试。具体为通过软件控制jitter发生器，来模拟芯片实际的工作环境，达到jitter测试的目的。
在实际应用中，抖动(Jitter)是来自与一个事件的理想时间的偏差，参考事件是电子事件的微分零点交叉口(differential zero crossing)和光学系统的标称接收门限功率电平。Jitter是由确定性内容和高斯(随机)内容组成的。
S3：基于ATE平台进行SOC芯片ADC和DAC的动态测试。
在实际应用中，所述基于ATE平台进行SOC芯片ADC测试包括：进行快速傅立叶变换，使用软件编程AWG,生成模拟波形。ADC模块会把模拟信号在时域内转化成数字信号，最后用FFT换成频谱进行测试，通过频谱的分析，可得到信号的频率/幅值，2到5次的谐波频率/幅值，以及低噪的信息。通过软件计算得到ADC的功能以及性能的比较。
在实际应用中，所述基于ATE平台进行SOC芯片DAC测试包括：通过数字板卡送出数字码型的整周期数正弦信号，经芯片DAC转换后得到模拟信号，然后用测试的Digitizer接收，Digitizer将接收到的模拟信号重新数字化，并进行时域向频域转换的处理，比对计算得到芯片DAC的测试结果。
以下展示本发明实施例的实现过程：
如图2所示，为本发明SOC芯片框架图，包括LVDS的输入和输出，DAC的测试点数字输入和模拟输出，ADC的模拟输入和测试点数字输出，其中还包括寄存器，PN码发送、PN码校验模块以及数据采集RAM和单/多音信号发送器。此芯片主要分为模拟输入LVDS输出和LVDS输入模拟输出两部分。模拟输入LVDS输出主要工作原理为：外部仪器对芯片输入一定带宽的中频模拟信号，芯片ADC的IP将会对模拟信号数字化，经过芯片的DSP模块做一定的信号处理，然后通过伪随机码的形式输入到芯片的上行接口，最后用LVDS的格式输出；LVDS输入模拟输出的主要工作原理为：芯片在下行接口接收LVDS信号，然后对接收的信号进行伪随机码校验，以保障信号的质量，在信号正确的情况下，进行一定的数据处理，最后送到芯片的DAC的IP将信号模拟化，输出中频模拟信号。
如图3所示，为LVDS发送端测试示意图，现在业界的测试机对数字功能的测试只能采用电压的形式，所以我们将电流转换为电压后在进行功能比对，因此将芯片LVDS输出的电流转换为电压并通过测试机PE的比较器比较差分信号，通过软件创新实现了应用单端比较器比较差分信号的突破。
如图4所示，为对LVDS的输出信号进行抖动测试示意图，具体应用动态伪随机码对DJ和RJ进行测试，对于LVDS高速信号其输出信号的Jitter也是评价芯片性能的一个关键指标。Jitter是来自与一个事件的理想时间的偏差，参考事件是电子事件的微分零点交叉口(differential zero crossing)和光学系统的标称接收门限功率电平。Jitter是由确定性内容和高斯(随机)内容组成的。
如图5所示，为ADC动态参数测试示意图，首先进行快速傅立叶变换(FFT)变换，其实质是把模拟信号在时域内转化成数字信号，最后用FFT换成频谱。
如图6所示，为DAC动态参数测试示意图，首先要用ATE的数字板卡送出数字码型的整周期数正弦信号，经芯片转换后得到模拟信号，然后用测试的Digitizer接收。Digitizer实质上是一个ADC芯片，它会把接收到的模拟信号，重新数字化，然后做一些时域向频域转换的处理，通过计算得到DAC的一些动态参数。为了保证测试的准确性，Digitizer的精度要比DAC高一个数量级以上。
本发明系统内部所有硬件接口均采用智能化设计，并有明确的设计标识符，这样操作上就不会引起错乱，软件程序也具有设置自修复，这样处理使得如果芯片输错或者卡机时，系统内部能自动复位，保证系统能安全有效地运行。
本发明各软件本身采用模块化设计，预留有系统升级、改进的接口与内存空间，方便以后的维护与升级。
本发明实施的优点：本发明所述的一种基于ATE的SOC芯片测试方法，包括以下步骤：设计接口完成ATE平台和SOC芯片的连接；基于ATE平台进行SOC芯片LVDS的输入和输出测试；基于ATE平台进行SOC芯片ADC和DAC的动态测试。具有速率高，抗干扰能力强优点。同时又兼有集成度高，量产成本低等优点，可分析混合芯片测试所需的基于DSP的相干采样原理，以及不相干采样对测试结果的影响。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域技术的技术人员在本发明公开的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基于ATE的SOC芯片测试方法，其特征在于，包括以下步骤：
设计接口完成ATE平台和SOC芯片的连接；
基于ATE平台进行SOC芯片LVDS的输入和输出测试；
基于ATE平台进行SOC芯片ADC和DAC的动态测试。
2.根据权利要求1所述的基于ATE的SOC芯片测试方法，其特征在于，所述设计接口完成ATE平台和SOC芯片的连接包括：根据ATE配置和SOC芯片的测试需求设计接口。
3.根据权利要求1所述的基于ATE的SOC芯片测试方法，其特征在于，所述基于ATE平台进行SOC芯片LVDS的输入测试包括：通过应用软件算法动态产生测试向量，测试向量输入LVDS接口进行数字信号测试。
4.根据权利要求3所述的基于ATE的SOC芯片测试方法，其特征在于，所述基于ATE平台进行SOC芯片LVDS的输出测试包括：将芯片LVDS输出的电流转换为电压并通过测试机PE的比较器比较差分信号。
5.根据权利要求4所述的基于ATE的SOC芯片测试方法，其特征在于，所述通过测试机PE的比较器比较差分信号具体为：应用软件编程动态调整测试机PE的比较器阈值电压，使两个单端信号向同方向同幅值偏差，在测试机PE单端比较器上动态实时地比较差分信号。
6.根据权利要求1所述的基于ATE的SOC芯片测试方法，其特征在于，还包括步骤：对LVDS的输出信号进行抖动测试和眼图测试。
7.根据权利要求6所述的基于ATE的SOC芯片测试方法，其特征在于，所述抖动测试具体为：应用动态伪随机码对DJ和RJ进行测试。
8.根据权利要求6所述的基于ATE的SOC芯片测试方法，其特征在于，所述眼图测试具体为：通过二分法搜索找到比较沿的中间点并找到电平方向的中间点，以确定比较的中间点。以中间点为基准，在上下左右方向各自确定时间和电平范围，选取六个点，进行功能比较，最后根据这六点确定眼图的大小。
9.根据权利要求1所述的基于ATE的SOC芯片测试方法，其特征在于，所述基于ATE平台进行SOC芯片ADC测试包括：进行快速傅立叶变换，把模拟信号在时域内转化成数字信号，最后用FFT换成频谱进行测试。
10.根据权利要求1所述的基于ATE的SOC芯片测试方法，其特征在于，所述基于ATE平台进行SOC芯片DAC测试包括：通过数字板卡送出数字码型的整周期数正弦信号，经芯片DAC转换后得到模拟信号，然后用测试的Digitizer接收，Digitizer将接收到的模拟信号重新数字化，并进行时域向频域转换的处理，比对计算得到芯片DAC的测试结果。
CN202110532131.4A 2021-05-17 2021-05-17 一种基于ate的soc芯片测试方法 Active CN113341296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110532131.4A CN113341296B (zh) 2021-05-17 2021-05-17 一种基于ate的soc芯片测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110532131.4A CN113341296B (zh) 2021-05-17 2021-05-17 一种基于ate的soc芯片测试方法

Publications (2)

Publication Number Publication Date
CN113341296A true CN113341296A (zh) 2021-09-03
CN113341296B CN113341296B (zh) 2022-12-27

Family

ID=77468821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110532131.4A Active CN113341296B (zh) 2021-05-17 2021-05-17 一种基于ate的soc芯片测试方法

Country Status (1)

Country Link
CN (1) CN113341296B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114035557A (zh) * 2021-11-19 2022-02-11 西安太乙电子有限公司 一种用于RapidIO协议器件的测试系统及方法
CN117491842A (zh) * 2023-11-02 2024-02-02 珠海电科星拓科技有限公司 一种优化dc参数准确性且缩短测试时间的方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206864A1 (en) * 2008-02-15 2009-08-20 Texas Instruments Incorporated On-chip servo loop integrated circuit system test circuitry and method
WO2009153766A1 (en) * 2008-06-20 2009-12-23 University Of Limerick A testing system
US20110181312A1 (en) * 2010-01-26 2011-07-28 Chris Ouslis Mixed signal integrated circuit, with built in self test and method
CN102207535A (zh) * 2010-03-30 2011-10-05 上海摩波彼克半导体有限公司 对含adc和dac的模拟基带芯片自动测试的电路结构及方法
CN102788947A (zh) * 2011-05-17 2012-11-21 联咏科技股份有限公司 测试芯片及其芯片测试系统
US8543960B1 (en) * 2012-05-31 2013-09-24 International Business Machines Corporation Power and timing optimization for an integrated circuit by voltage modification across various ranges of temperatures
CN103457603A (zh) * 2013-09-09 2013-12-18 江南大学 一种基于平均频谱测试adc动态参数的方法
CN103559110A (zh) * 2013-11-01 2014-02-05 珠海全志科技股份有限公司 Soc芯片lvds接口测试方法及装置
CN103684453A (zh) * 2012-08-31 2014-03-26 复旦大学 一种模数变换器集成芯片量产测试方法
CN104572383A (zh) * 2014-11-28 2015-04-29 深圳市芯海科技有限公司 一种基于ate的mcu/soc芯片的测试方法
CN107390109A (zh) * 2017-06-09 2017-11-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
CN109725250A (zh) * 2019-01-04 2019-05-07 珠海亿智电子科技有限公司 一种片上系统芯片模拟电路的测试系统及测试方法
CN110708047A (zh) * 2019-08-29 2020-01-17 上海御渡半导体科技有限公司 一种基于tdc芯片测量高速比较器精度的结构及方法
CN111025134A (zh) * 2019-12-30 2020-04-17 北京自动测试技术研究所 一种片上系统芯片的测试方法及系统
CN111596201A (zh) * 2020-05-25 2020-08-28 上海岱矽集成电路有限公司 一种用数字通道供电的方法
CN112782562A (zh) * 2021-01-05 2021-05-11 珠海欧比特宇航科技股份有限公司 基于ate的soc芯片低电压差分信号测试方法及装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206864A1 (en) * 2008-02-15 2009-08-20 Texas Instruments Incorporated On-chip servo loop integrated circuit system test circuitry and method
WO2009153766A1 (en) * 2008-06-20 2009-12-23 University Of Limerick A testing system
US20110181312A1 (en) * 2010-01-26 2011-07-28 Chris Ouslis Mixed signal integrated circuit, with built in self test and method
CN102207535A (zh) * 2010-03-30 2011-10-05 上海摩波彼克半导体有限公司 对含adc和dac的模拟基带芯片自动测试的电路结构及方法
CN102788947A (zh) * 2011-05-17 2012-11-21 联咏科技股份有限公司 测试芯片及其芯片测试系统
US8543960B1 (en) * 2012-05-31 2013-09-24 International Business Machines Corporation Power and timing optimization for an integrated circuit by voltage modification across various ranges of temperatures
CN103684453A (zh) * 2012-08-31 2014-03-26 复旦大学 一种模数变换器集成芯片量产测试方法
CN103457603A (zh) * 2013-09-09 2013-12-18 江南大学 一种基于平均频谱测试adc动态参数的方法
CN103559110A (zh) * 2013-11-01 2014-02-05 珠海全志科技股份有限公司 Soc芯片lvds接口测试方法及装置
CN104572383A (zh) * 2014-11-28 2015-04-29 深圳市芯海科技有限公司 一种基于ate的mcu/soc芯片的测试方法
CN107390109A (zh) * 2017-06-09 2017-11-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
CN109725250A (zh) * 2019-01-04 2019-05-07 珠海亿智电子科技有限公司 一种片上系统芯片模拟电路的测试系统及测试方法
CN110708047A (zh) * 2019-08-29 2020-01-17 上海御渡半导体科技有限公司 一种基于tdc芯片测量高速比较器精度的结构及方法
CN111025134A (zh) * 2019-12-30 2020-04-17 北京自动测试技术研究所 一种片上系统芯片的测试方法及系统
CN111596201A (zh) * 2020-05-25 2020-08-28 上海岱矽集成电路有限公司 一种用数字通道供电的方法
CN112782562A (zh) * 2021-01-05 2021-05-11 珠海欧比特宇航科技股份有限公司 基于ate的soc芯片低电压差分信号测试方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
千奕等: "一种前端ASIC芯片测试系统的设计与实现", 《核技术》 *
孙灯亮: "《信号完整性测量技术》", 31 August 2013, 上海交通大学出版社 *
陈新军: "基于ATE的LVDS芯片测试技术", 《电子产品可靠性与环境试验》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114035557A (zh) * 2021-11-19 2022-02-11 西安太乙电子有限公司 一种用于RapidIO协议器件的测试系统及方法
CN117491842A (zh) * 2023-11-02 2024-02-02 珠海电科星拓科技有限公司 一种优化dc参数准确性且缩短测试时间的方法

Also Published As

Publication number Publication date
CN113341296B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
CN113341296B (zh) 一种基于ate的soc芯片测试方法
CN201215580Y (zh) 一种集成电路测试系统
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
US6324665B1 (en) Event based fault diagnosis
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US3927371A (en) Test system for large scale integrated circuits
US7032151B2 (en) Systems and methods for testing integrated circuits
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
US11929902B2 (en) PCIe signal bandwidth determining method, apparatus and device
CN104536282A (zh) 时间数字转换器、时间测量装置及其测量方法
CN107728045A (zh) 基于Ultra‑Flex的FPGA测试方法
US20100107026A1 (en) Semiconductor device having built-in self-test circuit and method of testing the same
CN106405388B (zh) 一种数字芯片功能测试方法及系统
IL147110A (en) On-chip histogram testing
KR100974669B1 (ko) 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
CN106990376A (zh) 一种杂散测试系统线损的测试装置及测试方法
CN104049142A (zh) 用于rf频率/功率测量的ate数字通道
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
CN112630626B (zh) 片上自测试系统及方法
Gomes et al. Minimal length diagnostic tests for analog circuits using test history
CN107786204A (zh) 数模转换器参数测试系统及方法
CN204347455U (zh) 时间数字转换器及时间测量装置
CN205430209U (zh) 一种基于虚拟仪器的dac测试系统
CN1318965C (zh) 测试式样产生方法与其装置
CN115629298A (zh) 一种ate设备中异常同步触发信号的捕捉方法及其装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Test Method of SOC Chip Based on ATE

Effective date of registration: 20230222

Granted publication date: 20221227

Pledgee: Shanghai Rural Commercial Bank Co.,Ltd. Songjiang sub branch

Pledgor: SHANGHAI KEHAI HUATAI SHIP ELECTRIC CO.,LTD.

Registration number: Y2023310000039