KR100974669B1 - 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 - Google Patents
룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 Download PDFInfo
- Publication number
- KR100974669B1 KR100974669B1 KR1020090114931A KR20090114931A KR100974669B1 KR 100974669 B1 KR100974669 B1 KR 100974669B1 KR 1020090114931 A KR1020090114931 A KR 1020090114931A KR 20090114931 A KR20090114931 A KR 20090114931A KR 100974669 B1 KR100974669 B1 KR 100974669B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- data
- test
- look
- lookup table
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
Claims (10)
- 자동 테스트 장비(Automatic Test Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는, 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에 있어서,(1) 상기 자동 테스트 장비에서 실시간으로 데이터를 입력받는 데이터 입력 모듈;(2) 상기 데이터 입력 모듈에서 입력받은 데이터를 분석하여 상기 입력받은 신호들 중 일부를 이용하여 패턴 프로그램들을 도출하는 데이터 분석 모듈;(3) 상기 데이터 분석 모듈에서 도출된 패턴 프로그램들에 기초하여, 상기 패턴 프로그램들의 값을 인덱스로 하여 룩업 테이블을 호출하는 룩업 테이블 호출 모듈; 및(4) 상기 룩업 테이블 호출 모듈에 의해 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 데이터 출력 모듈을 포함하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
- 제1항에 있어서,상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램 값을 인덱스로 하고, 상기 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
- 제2항에 있어서,상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
- 제1항에 있어서,상기 데이터 입력 모듈에서 입력받는 데이터는 11비트이고,상기 데이터 출력 모듈에서 출력되는 데이터는 28비트인 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
- 제4항에 있어서,상기 룩업 테이블의 용량은 28비트 x 2K Word인 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
- 자동 테스트 장비(Automatic Test. Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는, 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에서, 상기 DUT에 대한 테스트 데이터를 출력하는 방법에 있어서,(A) 상기 자동 테스트 장비에서 실시간으로 데이터를 입력받는 단계;(B) 상기 단계 (A)에서 입력받은 데이터를 분석하여 상기 입력받은 신호들 중 일부를 이용하여 패턴 프로그램들을 도출하는 단계;(C) 상기 단계 (B)에서 도출된 패턴 프로그램들에 기초하여, 상기 패턴 프로그램들의 값을 인덱스로 하여 룩업 테이블을 호출하는 단계; 및(D) 상기 단계 (C)에서 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 단계를 포함하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
- 제6항에 있어서,상기 단계 (A)에서 입력받은 데이터는 11비트이고,상기 단계 (D)에서 테스트 대상 디바이스로 출력되는 데이터는 28비트이며,상기 룩업 테이블의 용량은 28비트 x 2K Word인 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
- 제6항에 있어서,상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램 값을 인덱스로 하고, 상기 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
- 제8항에 있어서,상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
- 제6항에 있어서,상기 단계 (A) 이전에, 상기 룩업 테이블을 생성하는 단계를 더 포함하되,룩업 테이블을 생성하는 상기 단계는,상기 자동 테스트 장비에서 생성될 수 있는 전체 패턴 프로그램을 분석하는 단계; 및분석된 전체 패턴 프로그램 각각에 대하여, 분석된 패턴 프로그램 값을 인덱스로 하고, 상기 분석된 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하여 룩업 테이블을 생성하는 단계를 포함하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090114931A KR100974669B1 (ko) | 2009-11-26 | 2009-11-26 | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 |
PCT/KR2010/008420 WO2011065770A2 (ko) | 2009-11-26 | 2010-11-25 | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 |
TW99140925A TWI413787B (zh) | 2009-11-26 | 2010-11-26 | 一種具對照表之晶片外自我測試電路系統或圖樣創作裝置及一種使用該系統輸出一測試中設備之測試數據之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090114931A KR100974669B1 (ko) | 2009-11-26 | 2009-11-26 | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100974669B1 true KR100974669B1 (ko) | 2010-08-09 |
Family
ID=42759413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090114931A KR100974669B1 (ko) | 2009-11-26 | 2009-11-26 | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100974669B1 (ko) |
TW (1) | TWI413787B (ko) |
WO (1) | WO2011065770A2 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101435513B1 (ko) * | 2012-08-16 | 2014-11-03 | 주식회사 유니테스트 | 테스트 데이터 분석 장치 및 방법 |
KR102084141B1 (ko) | 2018-09-14 | 2020-03-03 | 연세대학교 산학협력단 | 메모리 테스트를 위한 명령어 기반의 보스트 장치 |
US20220317185A1 (en) * | 2021-03-30 | 2022-10-06 | Yangtze Memory Technologies Co., Ltd. | Pattern generation system with pin function mapping |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106501705B (zh) * | 2016-10-26 | 2019-11-19 | 成都交大许继电气有限责任公司 | 牵引综自系统保护cpu板自动检测系统及其检测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996028744A1 (fr) * | 1995-03-13 | 1996-09-19 | Advantest Corporation | Verificateur de circuit |
KR20020007325A (ko) * | 1999-03-30 | 2002-01-26 | 오쿠모토 리차드 | 아날로그 및 디지털 겸용 채널을 구비한 집적회로 시험 장치 |
KR20050007473A (ko) * | 2002-05-08 | 2005-01-18 | 엔피테스트, 인코포레이티드 | 다중 명령 메모리들을 포함하는 테스터 시스템 |
KR100736673B1 (ko) | 2006-08-01 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002236143A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法 |
JP5050303B2 (ja) * | 2001-06-29 | 2012-10-17 | 富士通セミコンダクター株式会社 | 半導体試験装置 |
JP4291596B2 (ja) * | 2003-02-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法 |
JP2005009942A (ja) * | 2003-06-18 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路の試験装置 |
WO2008056666A1 (fr) * | 2006-11-10 | 2008-05-15 | Nec Corporation | Circuit d'essai, méthode et dispositif semi-conducteur |
-
2009
- 2009-11-26 KR KR1020090114931A patent/KR100974669B1/ko active IP Right Review Request
-
2010
- 2010-11-25 WO PCT/KR2010/008420 patent/WO2011065770A2/ko active Application Filing
- 2010-11-26 TW TW99140925A patent/TWI413787B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996028744A1 (fr) * | 1995-03-13 | 1996-09-19 | Advantest Corporation | Verificateur de circuit |
KR20020007325A (ko) * | 1999-03-30 | 2002-01-26 | 오쿠모토 리차드 | 아날로그 및 디지털 겸용 채널을 구비한 집적회로 시험 장치 |
KR20050007473A (ko) * | 2002-05-08 | 2005-01-18 | 엔피테스트, 인코포레이티드 | 다중 명령 메모리들을 포함하는 테스터 시스템 |
KR100736673B1 (ko) | 2006-08-01 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101435513B1 (ko) * | 2012-08-16 | 2014-11-03 | 주식회사 유니테스트 | 테스트 데이터 분석 장치 및 방법 |
KR102084141B1 (ko) | 2018-09-14 | 2020-03-03 | 연세대학교 산학협력단 | 메모리 테스트를 위한 명령어 기반의 보스트 장치 |
US20220317185A1 (en) * | 2021-03-30 | 2022-10-06 | Yangtze Memory Technologies Co., Ltd. | Pattern generation system with pin function mapping |
US11977115B2 (en) * | 2021-03-30 | 2024-05-07 | Yangtze Memory Technologies Co., Ltd. | Pattern generation system with pin function mapping |
Also Published As
Publication number | Publication date |
---|---|
TW201133009A (en) | 2011-10-01 |
WO2011065770A2 (ko) | 2011-06-03 |
TWI413787B (zh) | 2013-11-01 |
WO2011065770A3 (ko) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9535120B2 (en) | Integrated circuit and method for establishing scan test architecture in integrated circuit | |
US7032151B2 (en) | Systems and methods for testing integrated circuits | |
EP2053515B1 (en) | A boundary scan method, system and device | |
KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
US6690189B2 (en) | Apparatus and method for testing semiconductor integrated circuit | |
US9998350B2 (en) | Testing device and testing method | |
CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
US7080302B2 (en) | Semiconductor device and test system therefor | |
KR20040015899A (ko) | 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템 | |
CN113341296A (zh) | 一种基于ate的soc芯片测试方法 | |
CN101165502B (zh) | 测试仪同测方法 | |
US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
KR20030046801A (ko) | 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ic수선장치 | |
US20100283497A1 (en) | Semiconductor testing device, semiconductor device, and testing method | |
US7409469B2 (en) | Multi-chip digital system having a plurality of controllers with input and output pins wherein self-identification signal are received and transmitted | |
US8093919B2 (en) | Test circuit, method, and semiconductor device | |
JP2007248374A (ja) | Icソケット及び半導体集積回路試験装置 | |
JP2008286773A (ja) | 混合信号処理回路を有するプローブカードおよび被試験カード | |
CN108155979B (zh) | 一种检测设备 | |
US20110156742A1 (en) | Chip Testing Circuit | |
JP5832800B2 (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP2000091388A (ja) | Ic試験装置の救済判定方式 | |
KR100480561B1 (ko) | 합산검사부를가지는마이크로-롬구조 | |
US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140602 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150615 Year of fee payment: 6 |
|
J204 | Invalidation trial for patent | ||
FPAY | Annual fee payment |
Payment date: 20160725 Year of fee payment: 7 |
|
J301 | Trial decision |
Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20151221 Effective date: 20160729 |
|
FPAY | Annual fee payment |
Payment date: 20170728 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180711 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 10 |