CN111025134A - 一种片上系统芯片的测试方法及系统 - Google Patents

Abstract

本发明公开了一种片上系统芯片的测试方法及系统。该方法对基于高速串行链路连接的第一适配器和第二适配器，进行诊断和校准；诊断校准完成后，通过第一适配器逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量，并基于高速串行链路将测试激励矢量压缩打包后传输到第二适配器，得到某个待测片上系统芯片的测试激励矢量；对得到的测试激励矢量进行校验，如果校验通过，则将测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚，以完成测试。该方法用高速串行传输媒介代替传统的测试电缆，并且对测试激励矢量串行化后压缩并加入校验机制，使得测试激励矢量到待测片上系统芯片的输入引脚映射不仅是完全可编程的，而且还保证测试结果的准确性。

Description

一种片上系统芯片的测试方法及系统

技术领域

本发明涉及一种片上系统芯片的测试方法，同时也涉及相应的片上系统芯片的测试系统，属于集成电路测试技术领域。

背景技术

近年来随着移动互联网的发展，片上系统得到了广泛的应用。从片上系统芯片的应用需求和发展特点来看，片上系统芯片不像传统集成电路，它不再是一个功能单一的电路，片上系统芯片器件将处理器、大容量存储电路、用户逻辑和各种模拟电路精密集成。尤其是随着片上系统芯片应用领域的扩大，片上系统芯片中将集成更多的功能、具有更高的集成度和更快的速度；因此，对片上系统芯片测试出现了一些新的需求，例如：如何满足片上系统芯片与日俱增的多变的测试功能；如何解决由于自动测试设备功能扩充而导致的测试成本增加；如何避免由于愈来愈短的片上系统芯片研发周期而引起的测试设备废退。

从目前的主流应用来看，一般的片上系统芯片都有500以上甚至上千个引脚。要测试这样的片上系统芯片，需要自动测试设备提供大量的管脚资源，要求时序产生模块和存储资源成倍增长，必须在机箱中集成更多的模块，很容易超出机箱的容量限制。再如，片上系统芯片大量引脚配置，需要配备高端测试仪，测试成本大幅提高。此外，片上系统芯片测试系统需要大测试资源，资源的密集配置很容易引发诸如时钟抖动、串扰、电磁兼容(EMI)等信号完整性问题，严重时，难以提供正确的激励向量，导致测试失败。

如图1所示，传统片上系统芯片的测试方法是通过自动测试设备(ATE)实现的，其中自动测试设备与被测片上系统芯片适配器之间一般采用电缆连接。其中，设备电源(Device PowerSupply，DPS)为被测器件提供电源，精密测量单元(Precision MeasurementUnit，PMU)做直流参数测试用。片上系统芯片功能测试(Function Test,FT)则主要由矢量发生器和比较电路完成。但是因片上系统芯片的引脚数目较多，使得电缆之间信号间互相干扰等信号完整性问题成为限制测试频率的主要原因。

发明内容

本发明所要解决的首要技术问题在于提供一种片上系统芯片的测试方法。

本发明所要解决的另一技术问题在于提供一种片上系统测试芯片的测试系统。

为了实现上述目的，本发明采用下述技术方案：

根据本发明实施例的第一方面，提供一种片上系统芯片的测试方法，包括如下步骤：

步骤S1:根据每个待测片上系统芯片的测试具体要求，分别定制第一适配器和第二适配器，并基于高速串行链路将两个适配器建立连接；

步骤S2：对基于所述高速串行链路连接的所述第一适配器和所述第二适配器，进行诊断和校准；

步骤S3：诊断校准完成后，通过所述第一适配器逐个获得每个所述待测片上系统芯片的测试激励矢量和期望矢量，并基于所述高速串行链路将所述测试激励矢量压缩打包后传输到所述第二适配器，得到某个待测片上系统芯片的测试激励矢量；

步骤S4：对得到的测试激励矢量进行校验，如果校验通过，则将所述测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚，以完成测试。

其中较优地，基于所述高速串行链路的物理层，并采用端点到端点的连接方式将所述第一适配器和所述第二适配器建立连接；

所述物理层采用全双工方式传输矢量，具体用于由第一适配器向第二适配器传输测试激励矢量，由第二适配器向第一适配器传输响应矢量；或者用于由第一适配器向第二适配器传输测试激励矢量和期望矢量，由第二适配器向第一适配器传输测试结果。

其中较优地，步骤S2包括如下子步骤：

步骤S21：通过所述第一适配器获得诊断矢量；

步骤S22：所述诊断矢量经串化压缩并加入校验码后传输到所述第二适配器进行校验；

步骤S23：所述第一适配器根据所述第二适配器返回的诊断矢量判断诊断是否通过；如果诊断失败，则调整所述第一适配器的频率和相位后，继续执行步骤S21，直至诊断校准完成。

其中较优地，步骤S3包括如下子步骤：

步骤S31：逐个获得用于对每个所述待测片上系统芯片进行测试的原始测试激励矢量和期望矢量；

步骤S32:将获得的某个待测片上系统芯片的原始测试激励矢量基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件；

步骤S33:将所述比特流文件基于数据链路层进行编码并加入校验机制后，传输到所述第二适配器，以使得所述第二适配器判断编码正确后进行解码，得到某个待测片上系统芯片的测试激励矢量。

其中较优地，步骤S3为诊断校准完成后，通过所述第一适配器逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量，并基于所述高速串行链路压缩打包后传输到第二适配器，得到某个待测片上系统芯片的测试激励矢量和期望矢量。

其中较优地，得到某个所述待测片上系统芯片的测试激励矢量和期望矢量，包括如下子步骤：

步骤S34：逐个获得用于对每个所述待测片上系统芯片进行测试的原始测试激励矢量和期望矢量；

步骤S35:将获得的某个待测片上系统芯片的原始测试激励矢量和期望矢量基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件；

步骤S36：将所述比特流文件基于数据链路层进行编码并加入校验机制后，传输到第二适配器，以使得所述第二适配器判断编码正确后进行解码，得到某个待测片上系统芯片的测试激励矢量和期望矢量。

其中较优地，步骤S4中，如果所述第二适配器校验得到的所述测试激励矢量正确，则将所述测试激励矢量传输至相应的待测片上系统芯片的输入引脚，得到相应的响应矢量；

所述响应矢量经第二适配器的高速扫描链路编码和串化后，返回到所述第一适配器与期望矢量进行比较，以判断待测片上系统芯片是否失效；

或者，所述第二适配器将所述响应矢量与期望矢量进行比较，以判断待测片上系统芯片是否失效。

根据本发明实施例的第二方面，提供一种片上系统芯片的测试系统，包括第一适配器、第二适配器，所述第一适配器与所述第二适配器基于高速串行链路连接，所述第二适配器上设置有多个对应于待测片上系统芯片的测试访问模块；

所述第一适配器，用于对基于所述高速串行链路连接的所述第一适配器和所述第二适配器，进行校准；

所述第二适配器，用于通过每个所述测试访问模块对基于所述高速串行链路连接的所述第一适配器和所述第二适配器，进行诊断；

所述第一适配器，还用于逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量后，基于所述高速串行链路将所述测试激励矢量压缩打包后传输到所述第二适配器；或者基于所述高速串行链路将所述测试激励矢量和所述期望矢量压缩打包后传输到所述第二适配器；

所述第二适配器，还用于通过相应的测试访问模块，根据接收的所述第一适配器发送的压缩打包的数据，得到与所述测试访问模块对应的待测片上系统芯片的测试激励矢量或所述测试激励矢量和期望矢量，并对所述测试激励矢量进行校验，如果校验通过，则将所述测试激励矢量相应地传输至对应的待测片上系统芯片，以得到响应向量传输到所述第一适配器进行比较，得到测试结果；或者通过所述第二适配器将所述响应矢量与所述期望矢量进行比较，得到测试结果。

其中较优地，所述第一适配器包括矢量产生器、协议编码器、驱动电路、定时校准模块和比较模块，所述矢量产生器、所述协议编码器、所述驱动电路依次连接，所述驱动电路、所述定时校准模块及所述比较模块分别通过所述高速串行链路与所述测试访问模块连接；

所述矢量产生器，用于将获得的某个待测片上系统芯片的原始测试激励矢量基于矢量表示层进行串行化和格式化，形成比特流文件；

所述协议编码器，用于将所述比特流文件基于数据链路层进行编码并加入检验机制；

所述驱动电路，用于将矢量信号驱动到传输媒介上；

所述定时校准模块，用于将获得的诊断矢量经串化压缩并加入校验码后传输到所述第二适配器进行校验，根据所述第二适配器返回的诊断矢量判断诊断是否通过，如果诊断失败，则调整所述定时校准模块的频率和相位，直至诊断校准完成；

所述比较模块，用于接收待测片上系统芯片输出的响应矢量，并将所述响应矢量与相应的期望矢量进行比较，确认所述待测片上系统芯片是否失效。

其中较优地，每个测试访问模块分别包括串化解串器、协议解码器、校验模块和高速扫描链路，所述串化解串器、所述协议解码器、所述校验模块依次连接，所述校验模块的输出端与对应的待测片上系统芯片的输入引脚连接，所述待测片上系统芯片的输出引脚与所述高速扫描链路连接；

所述串化解串器，用于对编码正确的所述比特流文件进行解压解串，以提取出所述比特流文件中的多帧数据；

所述协议解码器，用于针对所述多帧数据进行协议解码，得到测试激励矢量序列和校验矢量序列，或者得到所述测试激励矢量序列、期望矢量序列和所述校验矢量序列；

所述校验模块，用于对得到的所述测试激励矢量进行校验，如果校验通过，则将所述测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚；

所述高速扫描链路，用于将所述待测片上系统芯片输出的响应矢量进行编码和串化后，返回到所述第一适配器；或者，所述第二适配器将所述响应矢量与所述期望矢量比较后，得到的测试结果返回到第一适配器。

本发明所提供的片上系统芯片的测试方法及系统基于高速串行链路架构实现对片上系统芯片的测试，简化了自动测试设备到待测片上系统芯片的连接方式，用高速串行传输媒介代替传统的测试电缆，并且对测试激励矢量串行化后压缩并加入校验机制，使得测试激励矢量到待测片上系统芯片的输入引脚映射不仅是完全可编程的，而且还保证测试结果的准确性。另外，本片上系统芯片的测试方法有利于完成对片上系统芯片的批量测试，提高了对片上系统芯片的测试效率。

附图说明

图1为传统片上系统芯片测试的一般方法；

图2为本发明所提供的片上系统芯片的测试方法的流程示意图；

图3为本发明所提供的片上系统芯片的测试方法中，高速串行链路协议的分层结构示意图；

图4为本发明所提供的片上系统芯片的测试系统结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。

如图2所示，本发明所提供的片上系统芯片的测试方法，包括如下步骤：

步骤S1:根据每个待测片上系统芯片的测试具体要求，分别定制第一适配器和第二适配器，并基于高速串行链路将两个适配器建立连接。

其中，第一适配器和第二适配器均为基于高速串行链路及待测片上系统芯片的测试具体要求定制的高速串行链路适配器。具体的说，第一适配器为安装在集成电路自动测试设备(AutomaticTestEquipment，ATE)端的矢量串化压缩适配器；第二适配器为安装在待测片上系统芯片端的矢量解串解压适配器。

所谓根据每个待测片上系统芯片的测试具体要求，分别定制第一适配器和第二适配器，指的是根据不同的待测片上系统芯片的引脚数量、需要同时测试的片上系统芯片的数量及测试矢量的压缩比，在第一适配器和第二适配器上相应配备端点的数量，第一适配器中的每个端点可以压缩若干个测试矢量位。并且，第一适配器和第二适配器上的每个端点对应于一个传输链接，通过第一适配器实现将每个待测片上系统芯片的所有引脚所需的测试矢量传输至第二适配器。其中，每个待测片上系统芯片的所有引脚所需的测试矢量指得是用于向每个待测片上系统芯片的输入引脚施加的测试激励矢量，及用于观测每个待测片上系统芯片输出引脚的状态是否达到期望状态的期望矢量。因此，只需要定义第二适配器的矢量比特流的解码序列就可以自由分配通道到每个待测片上系统芯片的引脚，从而使得系统资源分配可以自由配置到相应的待测片上系统芯片的引脚上。

在本发明的实施例中，主要基于高速串行链路的通信协议框架实现将测试激励矢量施加到每个待测片上系统芯片上，以完成测试。如图3所示，第一适配器与第二适配器之间的高速串行链路的通信协议框架自上到下依次包括矢量表示层、数据链路层和物理层。在本步骤中，基于高速串行链路的物理层，并采用端点到端点的连接方式将第一适配器和第二适配器建立连接。为了保证物理层能正确通过数据，并且提供足够的带宽，减少信道拥塞，物理层的传输媒介可以使用高品质差分电缆，也可以使用光模块和光纤进行传输。例如，传输媒介可以采用五类、超五类、六类双绞线和光纤实现，主要取决于测试矢量的压缩比和矢量传输比特率。

其中，物理层采用全双工方式传输矢量，即施加到每个待测片上系统芯片上的测试激励矢量由第一适配器向第二适配器传输，而被测片上系统芯片输出引脚输出的响应矢量由第二适配器向第一适配器传输。或者由第一适配器向第二适配器传输测试激励矢量和期望矢量，由第二适配器向第一适配器传输测试结果。

并且，为了减少对矢量传输的干扰，可以在第一适配器和第二适配器中设置所需的比特流信号驱动电路，该驱动电路可以采用差分驱动电路实现，通过差分驱动电路将矢量信号驱动到传输媒介上。差分驱动电路的差分方式包括且不限于常用的差分电路标准，例如正射极耦合逻辑电路(Positive Emitter-Coupled Logic，PECL)、低电压差分信号电路(Low-Voltage Differential Signals，LVDS)、电流型逻辑电路(Current Mode Logic，CML)。

需要强调的是，为保证施加到待测片上系统芯片输入引脚的测试激励矢量能满足测试要求，测试激励矢量的每一个通道串行比特流序列均可用方波近似，具体设计需保证信号接近理想方波，并且测试激励矢量的每一个通道都必须有足够高的截止频率。

此外，对于高速串行链路，除了从电路拓扑结构等方面保证信号质量以外，所选用的缓冲寄存器的带宽不低于5Gbit/s，当传输媒介长度为1米，时钟频率为2.5GHz时，通过仿真和实验测试其眼图质量，表明连接第一适配器和第二适配器的高速串行链路具有很好的信号质量。如果传输媒介过长，可以在驱动端进行预加重处理，在2.5GHz频点，最大可以实施近30dB的加重处理。

步骤S2：对基于高速串行链路连接的第一适配器和第二适配器，进行诊断和校准。

该步骤包括如下子步骤：

步骤S21：通过第一适配器获得诊断矢量。

在集成电路自动测试设备上预先设置有用于对高速串行链路连接的第一适配器和第二适配器进行诊断的诊断矢量，通过对第一适配器加载诊断矢量来确保第一适配器和第二适配器之间建立起可靠的矢量传输链接；诊断矢量包括全0矢量、全1矢量和交流矢量。全0矢量，是指对待测片上系统芯片所有输入引脚激励0，目的在于诊断经过串行链路后是否会产生正脉冲毛刺误码；全1矢量，是指对待测片上系统芯片所有输入引脚激励1，目的在于诊断经过串行链路后是否会产生负脉冲毛刺误码；交流矢量，是指对待测片上系统芯片相邻输入引脚交替设定0和1而形成的矢量，目的在于诊断第一适配器的定位校准模块输出时钟相位是否正确。

步骤S22：该诊断矢量经串化压缩并加入校验码后传输到第二适配器进行校验。

第一适配器从集成电路自动测试设备获取诊断矢量后，将该诊断矢量经串化压缩并加入校验码后传输到第二适配器，第二适配器经校验后如果无误则将诊断矢量返回第一适配器。

步骤S23：第一适配器根据第二适配器返回的诊断矢量判断诊断是否通过；如果诊断失败，则调整第一适配器的定时校准模块的频率和相位后，继续执行步骤S21，直至诊断校准完成。

第一适配器通过比较从第二适配器返回的诊断矢量判断诊断是否通过。如果诊断失败，通过调整第一适配器的定时校准模块的频率和相位来提高矢量数据有效采样率，然后再次进行诊断校准，直至诊断校准完成。

步骤S3：诊断校准完成后，通过第一适配器逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量，并基于高速串行链路将测试激励矢量压缩打包后传输到第二适配器，得到某个待测片上系统芯片的测试激励矢量。

该步骤包括如下子步骤：

步骤S31：逐个获得用于对每个待测片上系统芯片进行测试的原始测试激励矢量和期望矢量。

在集成电路自动测试设备上预先设置有用于对每个待测片上系统芯片进行测试的测试激励矢量和期望矢量，该测试激励矢量用于传输到每个待测片上系统芯片的输入引脚；期望矢量用于判断待测片上系统芯片测试是否成功；其中，激励矢量为针对于不同待测片上系统芯片的实际测试需求的、由0、1组成的数字序列；期望矢量为由0、1组成的期望数字序列，用于判定片上系统芯片输出的响应序列是否与该期望数字序列达到一致。

通过第一适配器从集成电路自动测试设备逐个获得用于对每个待测片上系统芯片进行测试的原始测试激励矢量和期望矢量，该原始测试激励矢量和期望矢量为标准的并行格式矢量，每一行矢量的位宽与待测片上系统芯片的引脚数相对应。

步骤S32:将获得的某个待测片上系统芯片的原始测试激励矢量基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件。

第一适配器将获得的某个待测片上系统芯片的原始测试激励矢量基于矢量表示层对测试激励矢量进行串行化和格式化，得到测试激励矢量序列，并设置相应特征字段以表征测试激励矢量的属性，从而形成适合在高速串行链路上传输的比特流文件。该比特流文件由多帧数据组成，每帧数据包含包头、矢量数据段。其中，矢量数据段为用于施加到待测片上系统芯片的输入引脚的激励矢量序列。

步骤S33：将比特流文件基于数据链路层进行编码并加入校验机制后，传输到第二适配器，以使得第二适配器判断编码正确后进行解码，得到某个待测片上系统芯片的测试激励矢量。

第一适配器将步骤S32形成的比特流文件基于数据链路层，对比特流文件进行编码并加入检验机制，以保证测试激励矢量的可靠传输。其中，第一适配器采用直流平衡编码技术，完成对比特流文件的编码过程。例如，采用8B/10B编码方法完成对比特流文件的编码时，针对比特流文件中的矢量序列，保证连续的1或0不超过5位，即每5个连续的1或0后必须插入一位0或1，从而使得一帧数据中的矢量序列的0和1的个数基本相同，以避免产生数据失真和码间干扰。

第一适配器和第二适配器还基于数据链路层保证测试激励矢量在自动测试设备和待测片上系统芯片之间正确传递。具体的说，第一适配器在对比特流文件进行编码时，根据比特流文件中的激励矢量序列并基于一定的算法得到用于校验激励矢量序列正确性的校验矢量序列，该校验矢量序列以校验段包含于比特流文件的数据帧中，以形成校验机制。

第二适配器通过与每个待测片上系统芯片对应的测试访问模块，基于直流平衡编码技术判断已编码的比特流文件进行编码时是否出现错误，如果比特流文件的编码正确，则通过与每个待测片上系统芯片对应的测试访问模块分别对该编码后的比特流文件进行解压解串，以提取出比特流文件中的多帧数据，并针对多帧数据通过同步状态机来控制协议解码，得到激励矢量序列和校验矢量序列。如果比特流文件的编码错误，则将对应于某个待测片上系统芯片的比特流文件编码错误这一结果反馈至第一适配器，通过第一适配器向第二适配器传输经重新编码后的某个待测片上系统芯片的比特流文件，直到第二适配器判断第一适配器传输的某个待测片上系统芯片的比特流文件编码未出现错误为止。

此外，步骤S3还可以为诊断校准完成后，通过第一适配器依次获得每个待测片上系统芯片的测试激励矢量和期望矢量，并基于高速串行链路压缩打包后传输到第二适配器，得到某个待测片上系统芯片的测试激励矢量和期望矢量。其包括如下子步骤：

步骤S34：逐个获得用于对每个待测片上系统芯片进行测试的原始测试激励矢量和期望矢量。该步骤同步骤S31，在此不再赘述。

步骤S35:将获得的某个待测片上系统芯片的原始测试激励矢量和期望矢量，基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件。

第一适配器将获得的某个待测片上系统芯片的原始测试激励矢量和期望矢量，基于矢量表示层进行串行化和格式化，得到激励矢量序列和期望矢量序列，并设置相应特征字段以表征测试激励矢量和期望矢量的属性，从而形成适合在高速串行链路上传输的比特流文件。该比特流文件由多帧数据组成，每帧数据包含包头、矢量数据段。其中，矢量数据段为用于施加到待测片上系统芯片的输入引脚的测试激励矢量序列及用于判断待测片上系统芯片输出的响应矢量序列是否达到期望的期望矢量序列。

步骤S36：将比特流文件基于数据链路层进行编码并加入校验机制后，传输到第二适配器，以使得第二适配器判断编码正确后进行解码，得到某个待测片上系统芯片的测试激励矢量和期望矢量。

该步骤与步骤S33的不同之处在于，

如果比特流文件的编码正确，则通过与每个待测片上系统芯片对应的测试访问模块分别对该编码后的比特流文件进行解压解串，以提取出比特流文件中的多帧数据，并针对多帧数据通过同步状态机来控制协议解码，得到测试激励矢量序列、期望矢量序列和校验矢量序列。

步骤S4：对得到的测试激励矢量进行校验，如果校验通过，则将测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚，以完成测试。

由于在数据链路层规定了数据帧在物理信道上的传输以及发生差错时的处理方法，因此，第二适配器的测试访问模块还基于得到的校验矢量序列，采用循环冗余校验(CRC)的方式实现对传输至第二适配器的测试激励矢量的纠错,以保证加载到待测片上系统芯片的测试激励矢量与第一适配器的矢量表示层保持一致。

如果第二适配器校验得到的测试激励矢量正确，则将该测试激励矢量传输至相应的待测片上系统芯片的输入引脚，待测片上系统芯片在测试激励矢量的激励矢量的作用下，通过其输出引脚输出相应的响应矢量。

待测片上系统芯片输出的响应矢量经第二适配器的高速扫描链路编码和串化后，通过高速串行链路的传输媒介返回到第一适配器。由于对待测片上系统芯片输出的响应矢量进行编码和串化会消耗一定的时钟节拍，因此第一适配器接收的响应矢量经过时间补偿后与期望矢量进行比较，如果响应矢量和期望矢量一致，则认为输出响应矢量的待测片上系统芯片未失效。如果响应矢量和期望矢量不一致，则认为待测片上系统芯片已失效。通过第一适配器会将每个待测片上系统芯片的测试结果进行保存，直到完成对所有待测片上系统芯片的测试后，结束测试，并将测试结果生成结果报表后传输到自动测试设备。

或者，第二适配器将待测片上系统芯片输出的响应矢量与期望矢量进行比较，如果响应矢量和期望矢量一致，则认为输出响应矢量的待测片上系统芯片未失效。如果响应矢量和期望矢量不一致，则认为待测片上系统芯片已失效。通过第一适配器会将每个待测片上系统芯片的测试结果进行保存，直到完成对所有待测片上系统芯片的测试后，结束测试，并将测试结果生成结果报表后，经第二适配器的高速扫描链路编码和串化后，通过高速串行链路的传输媒介返回到第一适配器，经第一适配器传输到自动测试设备。

如果第二适配器校验得到的测试激励矢量不正确，则将校验结果反馈至第一适配器，第一适配器重新从自动测试设备获得测试激励矢量，并基于步骤S3和步骤S4，继续完成对待测片上系统芯片的测试。

在对待测片上系统芯片进行测试时，自动测试设备通过资源板向待测片上系统芯片提供电源，并实现对待测片上系统芯片功能和直流参数的测试。例如，通过资源板的精密测量单元(Precision Measurement Unit，PMU)完成对待测片上系统芯片的直流参数测试。通过实现对待测片上系统芯片功能和直流参数的测试位现有成熟技术，在此不再赘述。

需要强调的是，如果需要，还可以通过高速串行链路将测试代码下载到待测片上系统芯片中，根据待测片上系统芯片的配置在自动测试设备与待测片上系统芯片之间建立一个测试指令的传输通道。对于主流片上系统芯片，可以通过高速串行链路加载仿真测试命令控制片上系统芯片的运行状态，同时对片上系统芯片施加测试激励矢量进行测试。一般，对待测片上系统芯片的测试包含多个测试激励矢量和期望矢量，依次施加不同模型的测试激励矢量到待测片上系统芯片上，直至所有测试模型测试完成。

此外，如图4所示，本发明还提供了一种片上系统芯片测试系统，包括第一适配器1、第二适配器2，第一适配器1与第二适配器2基于高速串行链路连接；其中，第二适配器2上设置有多个对应于待测片上系统芯片的测试访问模块21。通过合适的测试夹具，将一个或多个被测片上系统芯片安装在第二适配器中，通过对待测片上系统芯片施加测试激励矢量，然后执行该测试激励矢量并用期望值去检测对比片上系统芯片的输出端，以判断片上系统芯片是否失效。

第一适配器1，用于对基于高速串行链路连接的第一适配器和第二适配器，进行校准。

第二适配器2，用于通过每个测试访问模块对基于高速串行链路连接的第一适配器和第二适配器，进行诊断。

第一适配器1，还用于逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量后，基于高速串行链路将测试激励矢量压缩打包后传输到第二适配器；或者基于高速串行链路将测试激励矢量和期望矢量压缩打包后传输到第二适配器。

第二适配器2，还用于通过相应的测试访问模块，根据接收的第一适配器发送的压缩打包的数据，得到与测试访问模块对应的待测片上系统芯片的测试激励矢量，并对测试激励矢量进行校验，如果校验通过，则将测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚，以得到响应向量传输到第一适配器进行比较，得到测试结果。或者通过第二适配器将响应矢量与期望矢量进行比较，得到测试结果。

如图4所示，第一适配器1包括矢量产生器11、协议编码器12、驱动电路13、定时校准模块14和比较模块15，矢量产生器11、协议编码器12、驱动电路13依次连接，驱动电路13、定时校准模块14及比较模块15分别通过高速串行链路与测试访问模块21连接。

矢量产生器11，用于将获得的某个待测片上系统芯片的原始测试激励矢量，基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件。

协议编码器12，用于将比特流文件基于数据链路层进行编码并加入检验机制。

驱动电路13，用于将矢量信号驱动到传输媒介上。

定时校准模块14，用于将获得的诊断矢量经串化压缩并加入校验码后传输到第二适配器进行校验，根据第二适配器返回的诊断矢量判断诊断是否通过，如果诊断失败，则调整定时校准模块14的频率和相位，直至诊断校准完成。

比较模块15，用于接收待测片上系统芯片输出的响应矢量，并将该响应矢量与相应的期望矢量进行比较，确认待测片上系统芯片是否失效。

如图4所示，每个测试访问模块21分别包括串化解串器210、协议解码器211、校验模块212和高速扫描链路213；串化解串器210、协议解码器211、校验模块212依次连接，校验模块212的输出端与对应的待测片上系统芯片的输入引脚连接，待测片上系统芯片的输出引脚与高速扫描链路213连接。

串化解串器210，用于对编码正确的比特流文件进行解压解串，以提取出比特流文件中的多帧数据。

协议解码器211，用于针对多帧数据通过同步状态机来控制协议解码，得到激励矢量序列和校验矢量序列，或者得到激励矢量序列、期望矢量序列和校验矢量序列。

校验模块212，用于对得到的测试激励矢量进行校验，如果校验通过，则将测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚。

高速扫描链路213，用于将待测片上系统芯片输出的响应矢量进行编码和串化后，通过高速串行链路的传输媒介返回到第一适配器；或者，第二适配器将响应矢量与期望矢量比较后，得到的测试结果通过高速串行链路的传输媒介返回到第一适配器。

关于本发明所提供的片上系统芯片测试系统基于各部分器件实现对片上系统芯片测试的过程同上述方法步骤，在此就不再一一赘述。

本发明所提供的片上系统芯片的测试方法及系统基于高速串行链路架构实现对片上系统芯片的测试，简化了自动测试设备到待测片上系统芯片的连接方式，用高速串行传输媒介代替传统的测试电缆，并且对测试激励矢量串行化后压缩并加入校验机制，使得测试激励矢量到待测片上系统芯片的输入引脚映射不仅是完全可编程的，而且还保证测试结果的准确性。另外，本片上系统芯片的测试方法有利于完成对片上系统芯片的批量测试，提高了对片上系统芯片的测试效率。

以上对本发明所提供的片上系统芯片的测试方法及系统进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (10)

1.一种片上系统芯片的测试方法，其特征在于包括如下步骤：

步骤S1:根据每个待测片上系统芯片的测试具体要求，分别定制第一适配器和第二适配器，并基于高速串行链路将两个适配器建立连接；

步骤S2：对基于所述高速串行链路连接的所述第一适配器和所述第二适配器，进行诊断和校准；

步骤S3：诊断校准完成后，通过所述第一适配器逐个获得每个所述待测片上系统芯片的测试激励矢量和期望矢量，并基于所述高速串行链路将所述测试激励矢量压缩打包后传输到所述第二适配器，得到某个待测片上系统芯片的测试激励矢量；

步骤S4：对得到的测试激励矢量进行校验，如果校验通过，则将所述测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚，以完成测试。

2.如权利要求1所述的片上系统芯片的测试方法，其特征在于：

基于所述高速串行链路的物理层，并采用端点到端点的连接方式将所述第一适配器和所述第二适配器建立连接；

所述物理层采用全双工方式传输矢量，具体用于由第一适配器向第二适配器传输测试激励矢量，由第二适配器向第一适配器传输响应矢量；或者用于由第一适配器向第二适配器传输测试激励矢量和期望矢量，由第二适配器向第一适配器传输测试结果。

3.如权利要求1所述的片上系统芯片的测试方法，其特征在于步骤S2包括如下子步骤：

步骤S21：通过所述第一适配器获得诊断矢量；

步骤S22：所述诊断矢量经串化压缩并加入校验码后传输到所述第二适配器进行校验；

步骤S23：所述第一适配器根据所述第二适配器返回的诊断矢量判断诊断是否通过；如果诊断失败，则调整所述第一适配器的频率和相位后，继续执行步骤S21，直至诊断校准完成。

4.如权利要求1所述的片上系统芯片的测试方法，其特征在于步骤S3包括如下子步骤：

步骤S31：逐个获得用于对每个所述待测片上系统芯片进行测试的原始测试激励矢量和期望矢量；

步骤S32:将获得的某个待测片上系统芯片的原始测试激励矢量基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件；

步骤S33:将所述比特流文件基于数据链路层进行编码并加入校验机制后，传输到所述第二适配器，以使得所述第二适配器判断编码正确后进行解码，得到某个待测片上系统芯片的测试激励矢量。

5.如权利要求1所述的片上系统芯片的测试方法，其特征在于步骤S3为诊断校准完成后，通过所述第一适配器逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量，并基于所述高速串行链路压缩打包后传输到第二适配器，得到某个待测片上系统芯片的测试激励矢量和期望矢量。

6.如权利要求5所述的片上系统芯片的测试方法，其特征在于：

得到某个所述待测片上系统芯片的测试激励矢量和期望矢量，包括如下子步骤：

步骤S34：逐个获得用于对每个所述待测片上系统芯片进行测试的原始测试激励矢量和期望矢量；

步骤S35:将获得的某个待测片上系统芯片的原始测试激励矢量和期望矢量，基于矢量表示层中进行串行化和格式化，形成适合在高速串行链路上传输的比特流文件；

步骤S36：将所述比特流文件基于数据链路层进行编码并加入校验机制后，传输到第二适配器，以使得所述第二适配器判断编码正确后进行解码，得到某个待测片上系统芯片的测试激励矢量和期望矢量。

7.如权利要求1或5所述的片上系统芯片的测试方法，其特征在于步骤S4中，

如果所述第二适配器校验得到的所述测试激励矢量正确，则将所述测试激励矢量传输至相应的待测片上系统芯片的输入引脚，得到相应的响应矢量；

所述应矢量经第二适配器的高速扫描链路编码和串化后，返回到所述第一适配器与期望矢量进行比较，以判断待测片上系统芯片是否失效；

或者，所述第二适配器将所述响应矢量与期望矢量进行比较，以判断待测片上系统芯片是否失效。

8.一种片上系统芯片的测试系统，其特征在于包括第一适配器、第二适配器，所述第一适配器与所述第二适配器基于高速串行链路连接，所述第二适配器上设置有多个对应于待测片上系统芯片的测试访问模块；

所述第一适配器，用于对基于所述高速串行链路连接的所述第一适配器和所述第二适配器，进行校准；

所述第二适配器，用于通过每个所述测试访问模块对基于所述高速串行链路连接的所述第一适配器和所述第二适配器，进行诊断；

所述第一适配器，还用于逐个获得每个待测片上系统芯片的测试激励矢量和期望矢量后，基于所述高速串行链路将所述测试激励矢量压缩打包后传输到所述第二适配器；或者基于所述高速串行链路将所述测试激励矢量和所述期望矢量压缩打包后传输到所述第二适配器；

所述第二适配器，还用于通过相应的测试访问模块，根据接收的所述第一适配器发送的压缩打包的数据，得到与所述测试访问模块对应的待测片上系统芯片的测试激励矢量或所述测试激励矢量和期望矢量，并对所述测试激励矢量进行校验，如果校验通过，则将所述测试激励矢量相应地传输至对应的待测片上系统芯片，以得到响应向量传输到所述第一适配器进行比较，得到测试结果；或者通过所述第二适配器将所述响应矢量与所述期望矢量进行比较，得到测试结果。

9.如权利要求8所述的片上系统芯片的测试系统，其特征在于：

所述第一适配器包括矢量产生器、协议编码器、驱动电路、定时校准模块和比较模块，所述矢量产生器、所述协议编码器、所述驱动电路依次连接，所述驱动电路、所述定时校准模块及所述比较模块分别通过所述高速串行链路与所述测试访问模块连接；

所述矢量产生器，用于将获得的某个待测片上系统芯片的原始测试激励矢量，基于矢量表示层中进行串行化和格式化，形成比特流文件；

所述协议编码器，用于将所述比特流文件基于数据链路层进行编码并加入检验机制；

所述驱动电路，用于将矢量信号驱动到传输媒介上；

所述定时校准模块，用于将获得的诊断矢量经串化压缩并加入校验码后传输到所述第二适配器进行校验，根据所述第二适配器返回的诊断矢量判断诊断是否通过，如果诊断失败，则调整所述定时校准模块的频率和相位，直至诊断校准完成；

所述比较模块，用于接收待测片上系统芯片输出的响应矢量，并将所述响应矢量与相应的期望矢量进行比较，确认所述待测片上系统芯片是否失效。

10.如权利要求9所述的片上系统芯片的测试系统，其特征在于：

每个测试访问模块分别包括串化解串器、协议解码器、校验模块和高速扫描链路，所述串化解串器、所述协议解码器、所述校验模块依次连接，所述校验模块的输出端与对应的待测片上系统芯片的输入引脚连接，所述待测片上系统芯片的输出引脚与所述高速扫描链路连接；

所述串化解串器，用于对编码正确的所述比特流文件进行解压解串，以提取出所述比特流文件中的多帧数据；

所述协议解码器，用于针对所述多帧数据进行协议解码，得到激励矢量序列和校验矢量序列，或者得到所述激励矢量序列、期望矢量序列和所述校验矢量序列；

所述校验模块，用于对得到的所述测试激励矢量进行校验，如果校验通过，则将所述测试激励矢量相应地传输至对应的待测片上系统芯片的输入引脚；

所述高速扫描链路，用于将所述待测片上系统芯片输出的响应矢量进行编码和串化后，返回到所述第一适配器；或者，所述第二适配器将所述响应矢量与所述期望矢量比较后，得到的测试结果返回到第一适配器。

Images