CN113656232B - Soc芯片高速串行差分总线的系统级测试装置 - Google Patents

Soc芯片高速串行差分总线的系统级测试装置 Download PDF

Info

Publication number
CN113656232B
CN113656232B CN202110971713.2A CN202110971713A CN113656232B CN 113656232 B CN113656232 B CN 113656232B CN 202110971713 A CN202110971713 A CN 202110971713A CN 113656232 B CN113656232 B CN 113656232B
Authority
CN
China
Prior art keywords
test
hdmi
signal
module
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110971713.2A
Other languages
English (en)
Other versions
CN113656232A (zh
Inventor
袁科学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Juli North Microelectronics Co ltd
Original Assignee
Beijing Juli North Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Juli North Microelectronics Co ltd filed Critical Beijing Juli North Microelectronics Co ltd
Priority to CN202110971713.2A priority Critical patent/CN113656232B/zh
Publication of CN113656232A publication Critical patent/CN113656232A/zh
Application granted granted Critical
Publication of CN113656232B publication Critical patent/CN113656232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例公开了一种SOC芯片高速串行差分总线的系统级测试装置，包括背板总线、第一板卡和第二板卡；所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片，其中，所述HDMITX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块分别用于对所述被测SOC芯片的对应端口进行通信功能测试，通过上述方式，本发明能够在高速信号测试中降低了对ATE的要求，使得测试成本降低。

Description

SOC芯片高速串行差分总线的系统级测试装置
技术领域
本发明涉及芯片测试技术领域，尤其涉及一种SOC芯片高速串行差分总线的系统级测试装置。
背景技术
随着HDMI、LVDS、USB、Ethernet、MIPI、PCIE等高速串行差分总线的应用普及，消费电子领域的SOC 芯片逐渐整合这些高速串行总线，以提高集成度、降低成本，这就给SOC 芯片的量产测试带来了挑战！当前消费类SOC芯片的多种高速串行差分信号测试需要采用专用射频集成电路自动测试设备(Automatic Test Equipment，ATE)来完成，这就使得测试成本高，开发难度大，非常不适合消费类SOC 芯片的量产测试所追求的低成本，快速化开发。
发明内容
本发明实施例提供一种SOC芯片高速串行差分总线的系统级测试装置，能够在高速信号测试中降低了对ATE的要求，使得测试成本降低，具有信号实时测试的特性，测试效率高，可靠性高，开发难度小。
为了解决上述技术问题，本发明一方面提供一种SOC芯片高速串行差分总线的系统级测试装置，包括背板总线、第一板卡和第二板卡；
所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片；
所述HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块分别与所述被测SOC芯片的HDMI TX端口、HDMI RX端口、LVDS TX端口、USB端口以及网口端口连接，分别用于对所述被测SOC芯片的对应端口进行通信功能测试；所述DUT控制测试模块与所述被测SOC芯片连接，用于对被测SOC芯片的控制功能进行测试以及产生模式控制信号；所述主控通信模块与上位机通信，并通过所述背板总线与所述DUT控制测试模块和每个所述功能测试模块组中的功能测试模块连接，用于根据上位机的控制命令，对所述DUT控制测试模块和每个所述功能测试模块组中的功能测试模块的测试过程进行控制。
进一步地，所述主控通信模块包括与所述背板总线连接的主背板总线接口单元、以及分别与所述主背板总线接口单元连接的USB转并口逻辑单元、网络协议转换单元以及PCIE转换单元。
进一步地，所述DUT控制测试模块用于生成HDMI TX图片测试模式信号，并将所述HDMI TX图片测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生HDMI图片信号；
所述HDMI TX功能测试模块包括HDMI TX图片测试子模块，所述HDMI TX图片测试子模块包括第一解码单元、第一校验测试单元、第一逻辑判断单元以及与所述背板总线连接的第一背板总线接口单元；
所述第一逻辑判断单元与所述第一背板总线接口单元连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第一解码单元和第一校验测试单元进行初始化配置；
所述第一解码单元用于接收所述被测SOC芯片的HDMI图片信号，并在完成初始化配置之后将所述HDMI图片信号解码为RGB低速信号；
所述第一校验测试单元用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果；所述第一逻辑判断单元还用于将所述比较结果通过主控通信模块发送给上位机。
进一步地，所述第一校验测试单元包括第一模式选择电路、第一校验电路、第一比较电路以及第一结果存储器，所述第一校验电路包括奇偶校验模式和循环冗余校验模式；
所述第一模式选择电路用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第一校验电路；
所述第一校验电路用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值；
所述第一比较电路用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过所述第一逻辑判断单元发送给主控通信模块，主控通信模块根据所述低电平测试完成信号向上位机发送测试失败的信号；所示第一比较电路还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第一结果存储器中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第一逻辑判断单元传输给主控通信模块，所述主控通信模块根据所述高电平测试完成信号向上位机发送测试成功的信号，并将所述比较结果发送给上位机。
进一步地，所述HDMI RX功能测试模块包括HDMI RX图片测试子模块，所述HDMI RX图片测试子模块包括第一HDMI前端发送单元、第一数据处理单元、第二逻辑判断单元以及与所述背板总线连接的第二背板总线接口单元；
所述第二逻辑判断单元与所述第二背板总线接口单元连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第一HDMI前端发送单元进行初始化配置，以及控制所述第一数据处理单元产生图像数据；
所述第一数据处理单元在所述第二逻辑判断单元的控制下，用于将预先存储的图像数据按照预定时序循环传输给所述第一HDMI前端发送单元，所述第一HDMI前端发送单元用于将所述图像数据转化为HDMI图片信号并发送至所述被测SOC芯片的HDMI RX端口；
所述DUT控制测试模块用于生成HDMI RX图片测试模式信号，并将所述HDMI RX图片测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述HDMI RX图片测试模式信号对接收到的所述HDMI图片信号进行测试，并将测试结果返回给所述DUT控制测试模块，所述DUT控制测试模块将所述测试结果通过主控通信模块发送给上位机。
进一步地，所述第一数据处理单元包括取数电路、FIFO电路以及时序产生器电路；
所述取数电路在所述第二逻辑判断单元的控制下，用于从数据存储器中读取图像数据，并通过所述FIFO电路发送给时序产生器电路，所述时序产生器电路用于按照预定时序将所述图像数据发送给所述第一HDMI前端发送单元。
进一步地，所述DUT控制测试模块用于生成LVDS TX测试模式信号，并将所述LVDSTX测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生LVDS TX信号；
所述LVDS TX 功能测试模块包括第二解码单元、第二校验测试单元、第三逻辑判断单元以及与所述背板总线连接的第三背板总线接口单元；
所述第三逻辑判断单元与所述第三背板总线接口连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第二解码单元进行初始化配置；
所述第二解码单元用于接收所述被测SOC芯片的LVDS TX信号，并在完成初始化配置之后将所述LVDS TX信号解码为RGB低速信号；
所述第二校验测试单元用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果；所述第三逻辑判断单元还用于将所述比较结果通过主控通信模块发送给上位机。
进一步地，所述第二校验测试单元包括第二模式选择电路、第二校验电路、第二比较电路以及第二结果存储器；所述第二校验电路包括奇偶校验模式和循环冗余校验模式
所述第二模式选择电路用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第二校验电路；
所述第二校验电路用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值；
所述第二比较电路用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过逻辑判断单元发送给主控通信模块，主控通信模块根据所述低电平测试完成信号向上位机发送测试失败的信号；所示第二比较电路还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第二结果存储器中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第三逻辑判断单元传输给主控通信模块，所述主控通信模块根据所述高电平测试完成信号向上位机发送测试成功的信号，并将所述比较结果发送给上位机。
进一步地，所述DUT控制测试模块用于生成HDMI TX视频测试模式信号，并将所述HDMI TX视频测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生HDMI视频信号；
所述HDMI TX功能测试模块包括HDMI TX视频测试子模块，所述HDMI TX视频测试子模块包括AM8280芯片和与所述背板总线连接的第四背板总线接口单元；
所述AM8280芯片通过所述第四背板总线接口单元实现与主控通信模块连接，其中所述AM8280芯片包括HDMI前端接收单元、编码单元、第三校验测试单元以及比较单元；
所述HDMI前端接收单元用于接收所述HDMI视频信号并进行解码，所述编码单元用于对解码后的所述HDMI视频信号进行编码，得到视频流数据，所述第三校验测试单元用于将所述视频流数据进行滑动校验，所述比较单元用于将滑动校验的结果与预先存储的运行结果进行比较，得到比较结果，并将所述比较结果通过所述第四背板总线接口单元发送给主控通信模块，所述主控通信模块将所述比较结果上传给上位机。
进一步地，所述HDMI RX功能测试模块包括HDMI RX视频测试子模块，所述HDMI RX视频测试子模块包括第一AM8250芯片和与所述背板总线连接的第五背板总线接口单元；所述第一AM8250芯片通过所述第五背板总线接口单元实现与主控通信模块连接；
所述第一AM8250芯片用于对预先存储的视频文件进行解码以得到HDMI视频信号，并将所述HDMI视频信号发送给所述被测SOC芯片的HDMI RX端口；
所述DUT控制测试模块用于生成HDMI RX视频测试模式信号，并将所述HDMI RX视频测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述HDMI RX视频测试模式信号将接收到的所述HDMI视频信号进行编码得到视频流数据，并将所述视频流数据与预先存储的运行结果进行比较，得到比较结果，并将所述比较结果返回给所述DUT控制测试模块，所述DUT控制测试模块将所述比较结果通过主控通信模块发送给上位机。
进一步地，网口功能测试模块包括第二AM8250芯片和与所述背板总线连接的第六背板总线接口单元；所述第二AM8250芯片通过所述第六背板总线接口单元实现与主控通信模块连接；
其中，所述第二AM8250芯片用于将预先存储的第一UDP数据包发送至所述被测SOC芯片的网口端口；所述DUT控制测试模块用于生成网口测试模式信号，并将所述网口测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述网口测试模式信号将所述第一UDP数据包与预先存储的第一参考数据进行比较，得到第一比较结果，并将所述第一比较结果发送给DUT控制测试模块，所述DUT控制测试模块用于将所述第一比较结果通过主控通信模块发送给上位机；所述被测SOC芯片还根据所述网口测试模式信号将预先存储的第二UDP数据包通过所述网口端口包发送给所述第二AM8250芯片，所述第二AM8250芯片用于将所述第二UDP数据包与预先存储的第二参考数据进行比较，得到第二比较结果，并将所述第二比较结果通过所述主控通信模块发送给上位机。
进一步地，所述USB功能测试模块包括AM7213D芯片和与所述背板总线连接的第七背板总线接口单元；
所述DUT控制测试模块用于生成USB测试模式信号，并将所述USB测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述USB测试模式信号将预先存储的原始测试数据通过所述USB端口写入所述AM7213D芯片，并在写操作完成后通过所述USB端口读取所述AM7213D芯片中写入的所述测试数据，将读取的所述测试数据与所述预先存储的所述原始测试数据进行比较，产生比较结果，并将所述比较结果发送给所述DUT控制测试模块，所述DUT控制测试模块将所述比较结果通过主控通信模块发送给上位机。
进一步地，所述DUT控制测试模块还用于生成自测模式信号，并将所述自测模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述自测模式信号进行内部预设功能模块和低速外设功能模块的测试，并将测试结果发送给所述DUT控制测试模块，所述DUT控制测试模块将所述测试结果通过主控通信模块发送给上位机。
有益效果： 本发明的系统级测试装置中，包括背板总线、第一板卡和第二板卡；
所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片，其中，所述HDMI TX功能测试模块、HDMIRX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块分别与所述被测SOC芯片的HDMI TX端口、HDMI RX端口、LVDS TX端口、USB端口以及网口端口连接，分别用于对所述被测SOC芯片的对应端口进行通信功能测试，因此本发明利用专门的功能测试模块实现对被测SOC芯片对应端口的功能测试，能够在高速信号测试中降低了对ATE的要求，使得测试成本降低，具有信号实时测试的特性，测试效率高，可靠性高，开发难度小；并且，可以根据实际需要在第一板卡上设置多个功能测试模块组，相应地在第二板卡上设置多个SOC芯片插座，由此可实现同时对多个SOC芯片进行测试，提高测试效率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其有益效果显而易见。
图1是本发明实施例提供的SOC芯片高速串行差分总线的系统级测试装置的结构示意图；
图2是本发明实施例提供的主控通信模块的结构示意图；
图3是本发明实施例提供的DUT控制测试模块的结构示意图；
图4是本发明实施例提供的HDMI TX图片测试子模块的结构示意图；
图5是本发明的HDMI TX图片测试子模块的测试过程中，测试端与被测SOC芯片的交互流程示意图；
图6是本发明实施例提供的HMDI RX图片测试子模块的结构示意图；
图7是本发明的HMDI RX图片测试子模块的测试过程中，测试端与被测SOC芯片的交互流程示意图；
图8是本发明实施例提供的LVDS TX功能测试模块的结构示意图；
图9是本发明实施例提供的HDMI TX视频测试子模块的结构示意图；
图10是本发明实施例提供的HDMI RX视频测试子模块的结构示意图；
图11是本发明实施例提供的网口功能测试模块的结构示意图；
图12是本发明的网口功能测试模块的测试过程中，测试端与被测SOC芯片的交互流程示意图；
图13是本发明实施例提供的USB功能测试模块的结构示意图；
图14是本发明的USB功能测试模块的测试过程中，测试端与被测SOC芯片的交互流程示意图；
图15是本发明的被测SOC芯片的自测测试过程中，测试端与被测SOC芯片的交互流程示意图。
具体实施方式
请参照图式，其中相同的组件符号代表相同的组件，本发明的原理是以实施在一适当的运算环境中来举例说明。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。
参阅图1，本发明一实施例的SOC芯片高速串行差分总线的系统级测试装置100，可以实现对SOC芯片的系统级测试，该系统级测试装置100包括背板总线、第一板卡11以及第二板卡12。
第一板卡11包含主控通信模块13、DUT控制测试模块14和至少一个功能测试模块组，其中，每个功能测试模块组包括HDMI TX功能测试模块15、HDMI RX功能测试模块16、LVDS TX功能测试模块17、USB功能测试模块18以及网口功能测试模块19。所述第二板卡12包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片。如图1所示，第一板卡11上包含有2个功能测试模块组，相应地，第二板卡12上设置有两个SOC芯片插座，从而可以实现同时对两个被测SOC芯片1、2进行测试。
其中，所述HDMI TX功能测试模块15、HDMI RX功能测试模块16、LVDS TX功能测试模块17、USB功能测试模块18以及网口功能测试模块19均未独立测试模块，分别与所述被测SOC芯片的HDMI TX端口、HDMI RX端口、LVDS TX端口、USB端口以及网口连接，分别用于对所述被测SOC芯片的对应端口进行通信功能测试。所述DUT控制测试模块14与所述被测SOC芯片连接，用于对被测SOC芯片的控制功能进行测试以及产生模式控制信号。所述主控通信模块13与上位机20通信，并通过所述背板总线与所述DUT控制测试模块14和每个所述功能测试模块组中的功能测试模块连接，用于根据上位机20的控制命令，对所述DUT控制测试模块14和每个所述功能测试模块组中的功能测试模块的测试过程进行控制。
此外，系统级测试装置100还可以包括含有电源和散热器的机箱，该机箱可以采用14槽6U机箱，第一板卡11、第二板卡12可以设置于机箱内。其中，背板总线可以集成在第一板卡11上，也可以是集成在机箱上，从而与机箱一体化，本发明的实施例中，背板总线采用VXI总线。其中，通过将背板总线和机箱一体化的设计，可以使得各个功能测试模块灵活配置，位置变动和扩展增加板卡都较为便捷。
其中，主控通信模块13为控制各个模块的控制器，其与上位机20的连接方式可以有三种，可以选择任意一种连接方式与上位机20实现通信连接。具体地，主控通信模块13可以通过USB、网口或者PCIE口的方式与上位机20连接，如图2所示，主控通信模块13包括与背板总线连接的主背板总线接口单元131、以及分别与所述主背板总线接口单元131连接的USB转并口逻辑单元132、网络协议转换单元133以及PCIE转换单元134。USB转并口逻辑单元132、网络协议转换单元133以及PCIE转换单元134分别用于与上位机20的USB端口、网口和PCIE端口通信连接，主控通信模块13可以选择任意一种连接方式与上位机20连接。上位机20用于提供测试所需的测试码，并通过主控通信模块13控制各个功能测试模块的测试。
DUT控制测试模块14为独立测试模块，用于对被测SOC芯片的控制以及产生模式控制信号，该模式控制信号用于指示被测SOC芯片进入HDMI TX功能测试模式、HDMI RX功能测试模式、LVDS TX功能测试模式、USB功能测试模块或者网口功能测试模式，在每个模式中被测SOC芯片产生测试所需的信号。其中，更具体而言，DUT控制测试模块14相当于于ATE设备的通道板和DPS板，可以用于芯片功能测试以及直流参数测试，还可以用于对被测SOC芯片进行流程管理。如图3所示，DUT控制测试模块14包括程控电源单元141、电压电流测量单元142、管脚电路单元143和外部接口144，还包括与背板总线连接的背板总线接口单元140。其中程控电源单元141用于为被测SOC芯片提供电源，电压电流测量单元142用于根据被测SOC芯片的需要提供修调所需的电压源，管脚电路单元142用于提供激励向量和接受响应向量。本实施例中，DUT控制测试模块包括20个通道（CH）和10个DPS通道，通过通道来发送和接受测试码，可以满足同时测量2个被测SOC芯片的测试要求。
参阅图4，本发明的一实施例中， HDMI TX功能测试模块15为独立测试模块，其包括HDMI TX图片测试子模块151，用于实现对被测SOC芯片的HDMI TX的图片信号的测试。HDMI TX图片测试子模块151与被测SOC芯片的HDMI TX端口通信连接，该HDMI TX图片测试子模块151包括第一解码单元1511、第一校验测试单元1512、第一逻辑判断单元1513以及与所述背板总线连接的第一背板总线接口单元1514。在该功能测试模块中，主要是通过上位机20通过主控通信模块13和第一逻辑判断单元1513发送控制信号，通过第一解码单元1511和第一校验测试单元1512完成对HDMI TX图片测试信号分析、处理，再将测试结果返回给上位机20做后续处理，由上位机20完成判断结果。
更具体地，上位机20将用于测试HDMI TX图片信号的测试码通过主控通信模块13发送给DUT控制测试模块14，DUT控制测试模块14根据该测试码生成HDMI TX图片测试模式信号，并将所述HDMI TX图片测试模式信号发送给所述被测SOC芯片，以通知被测SOC芯片进入HDMI TX图片测试工作模式，从而产生HDMI图片信号。其中，该HDMI图片信号可以是一帧1080P分辨率的图像，被测SOC芯片通过HDMI TX端口将该图像循环发出，直到被测SOC芯片接收到测试结束指令。第一逻辑判断单元1513与第一背板总线接口单元1514连接，上位机20将测试码发送给主控通信模块13，主控通信模块13将测试码通过背板总线发送给第一逻辑判断单元1513，第一逻辑判断单元1513根据接收到的测试码控制第一解码单元1511和第一校验测试单元1512进行初始化设置，例如控制第一解码单元1511按照指定时序进行复位，并为第一解码单元1511设置寄存器，当第一解码单元1511完成复位后，对第一解码单元1511的工作频率、工作模式以及路径等静态参数进行配置。
第一解码单元1511的信号输入端与被测SOC芯片的HDMI TX端口采用标准HMDI电缆线连接，其中，该HDMI电缆线和连接器包括四个差分对组成 TMDS(Transition-minimized differential signaling，即最小化传输差分信号)数据和时钟通道，用来传输视频、音频和辅助数据。第一解码单元1511用于接收被测SOC芯片的HDMI TX图片信号，并在完成初始化配置后将该HDMI TX图片信号解码为RGB低速信号。具体而言，第一解码单元1511解码出来的RGB低速信号包括同步控制信号、使能信号、时钟信号以及并行数据信号，其中同步控制信号包括水平同步信号HSYNC和垂直同步信号VSYNC，并行数据信号为24bit的8:8:8格式的RGB数据。第一解码单元1511将解码出来的RGB低速信号传输给第一校验测试单元1512。
所述第一校验测试单元1512用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果。
进一步地，所述第一校验测试单元1512可采用FPGA逻辑完成，用于实现对信号的校验和比较，其包括第一模式选择电路15121、第一校验电路15122、第一比较电路15123以及第一结果存储器15124，所述第一校验电路15122包括奇偶校验模式和循环冗余校验模式。
所述第一模式选择电路15121用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第一校验电路15122。具体而言，所述第一模式选择电路15121具有测试模式选择位输入端，用于接收测试模式选择位，从而根据测试模式选择位产生模式选择信号，该模式选择信号用以指示第一校验电路15122选择奇偶校验模式或者循环冗余校验模式。此外，第一模式选择电路15121还接收第一解码单元1511的RGB低速信号，其内部采用24bit的8:8:8格式，将RGB低速信号中的24位RGB数据以8位为一组的方式传输给第一校验电路15122，其中RGB数据中R[7:0]G[7:0]和B[7:0]各占8位。
所述第一校验电路15122用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值。之后，第一校验电路15122可以通过比较使能信号通知第一比较电路15123进行比较。
所述第一比较电路15123用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过第一逻辑判断单元1513发送给主控通信模块13，主控通信模块13根据所述低电平测试完成信号向上位机20发送测试失败的信号，从而上位机20可以向测试人员反馈测试失败的测试结果。所示第一比较电路15123还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第一结果存储器15124中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第一逻辑判断单元1513传输给主控通信模块13，所述主控通信模块13根据所述高电平测试完成信号向上位机20发送测试成功的信号，并将所述比较结果发送给上位机20。由此，上位机20可以根据比较结果给出测试通过或不通过的测试结果，其中当所述校验值与所述预先存储的参考信号一致时，测试通过，当所述校验值与所述预先存储的参考信号不一致时，测试不通过。
下面可以结合附图5进一步说明HDMI TX图片测试子模块151的测试过程中，测试端（包含第一板卡和上位机）与被测SOC芯片的交互过程可以包括如下步骤：
S11：由上位机20初始化第一板卡11和第二板卡12，打开第一板卡11上的HDMI TX图片测试子模块151的电源，为HDMI TX图片测试子模块151上电。
S12：上位机20通过主控通信模块13向第一逻辑判断单元1513发送测试码，第一逻辑判断单元1513根据测试码按照指定时序进行复位，并且控制第一解码单元1511和第一校验测试单元1512复位，并为第一解码单元1511设置寄存器，从而第一解码单元1511开始等待接收数据。
S13：第一解码单元1511设置寄存器之后，第一解码单元1511生成配置结束标志，并将配置结束标志发送给第一逻辑判断单元1513，第一逻辑判断单元1513将该配置结束标志通过主控通信模块13发送给上位机20，从而上位机20根据该配置结束标志判断第一解码单元1511的信息状态是否正确，如果正确，则执行步骤S4，如果不正确，则为第一解码单元1511重新配置寄存器。
S14：上位机20为DUT控制测试模块14的测试通道配置初始状态；上位机20通过主控通信模块13和DUT控制测试模块14对被测SOC芯片发送控制信号，以控制被测SOC芯片上电，从而被测SOC芯片开始运行并等待进入特定测试工作模式指令，该特定测试工作模式也即HDMI TX图片测试工作模式。
S15：上位机20等待预定时间后，控制DUT控制测试模块14发送HDMI TX图片测试模式信号（如2b01101）给被测SOC芯片，从而通知被测SOC芯片进入HDMI TX 图片测试工作模式，开始特定测试。
S16：上位机20等待DUT控制测试模块14的相关通道发送由被测SOC芯片输出的完成状态的测试码（2b11111），如果上位机20等待超时，即等待了预定时间后仍未接收到该完成状态的测试码，则控制测试结束，并给出FAIL（失败）的测试结果；如果上位机20等待没有超时，则继续等待，直到接收到该完成状态的测试码。
S17：如果等到完成状态的测试码，则上位机20Reset一次HDMI TX图片测试子模块151的相关关电路，然后将TEST_STAR T_H[2:0]置0x2后再置0x5，发送测试码给HDMI TX图片测试子模块151的第一逻辑判断单元1513，开始测试。
S18：上位机20等待HDMI TX图片测试子模块的TEST_DONE是否置高（也即是否为1），即上位机20会在预定时间内检测HDMI TX图片测试子模块的TEST_DONE是否置高，如果等待有超时，则测试结束，上位机20给出FAIL的测试结果；如果等待没有超时，继续等待。
S19：如果上位机20等到TEST_DONE置高，上位机20读取HDMI TX图片测试子模块151的TEST_FAIL是否为低（也即是否为0），如果为低则给出PASS（通过）的测试结果，如果为高，则测试结果为FAIL。
S110：上位机20配置DUT控制测试模块14的相关通道发送测试码（如2b11101）给被测SOC芯片，以通知被测SOC芯片退出HDMI TX 图片测试工作模式。
S111：上位机20输出测试结果，组织分BIN。
参阅图6，本发明的一实施例中，所述HDMI RX功能测试模块16包括HDMI RX图片测试子模块161，用于实现对被测SOC芯片的HDMI RX图片信号的测试。所述HDMI RX图片测试子模块161为独立测试模块，其包括第一HDMI前端发送单元1611、第一数据处理单元1612、第二逻辑判断单元1613以及与所述背板总线连接的第二背板总线接口单元1614。
其中，所述第二逻辑判断单元1613与所述第二背板总线接口单元1614连接，用于获取上位机20发送的测试码，具体为通过主控通信模块13接收上位机20发送的测试码，并根据所述测试码控制所述第一HDMI前端发送单元1611进行初始化配置，以及控制所述第一数据处理单元1612产生图像数据。更具体地，第二逻辑判断单元1613根据测试码按照指定时序使第一HDMI前端发送单元1611、第一数据处理单元1612以及其自身进行复位，并为第一HDMI前端发送单元1611设置寄存器。第一HDMI前端发送单元1611完成复位后，对工作频率、工作模式、路径等静态参数进行配置。第一HDMI前端发送单元1611完成配置后开始接收第一数据处理单元1612产生的图像数据。
所述第一数据处理单元1612在所述第二逻辑判断单元1613的控制下，用于将预先存储的图像数据按照预定时序循环传输给所述第一HDMI前端发送单元1611，所述第一HDMI前端发送单元1611用于将所述图像数据转化为HDMI图片信号并发送至所述被测SOC芯片的HDMI RX端口。其中，所述图像数据为LCD RGB信号，包括24位RGB数据、水平同步信号HSYNC、垂直同步信号VSYNC、使能信号以及时钟信号，该图新数据例如可以是一帧1080p分辨率的图像。第一HDMI前端发送单元1611通过HDMI电缆将转化后的HDMI图片信号循环发送给被测SOC芯片的HDMI RX端口。
进一步地，所述第一数据处理单元1612包括取数电路16121、FIFO电路16122以及时序产生器电路16123。所述取数电路16121在所述第二逻辑判断单元1613的控制下，用于从数据存储器中读取图像数据，并通过所述FIFO电路16122发送给时序产生器电路16123，所述时序产生器电路16123用于按照预定时序将所述图像数据发送给所述第一HDMI前端发送单元1611。
所述DUT控制测试模块14用于生成HDMI RX图片测试模式信号，并将所述HDMI RX图片测试模式信号发送给所述被测SOC芯片，以通知所述被测SOC芯片进入HDMI RX图片测试工作模式，从而对接收到的所述HDMI图片信号进行测试，并将测试结果返回给所述DUT控制测试模块14，所述DUT控制测试模块14将所述测试结果通过主控通信模块13发送给上位机20，从而上位机20可以根据该测试结果判断测试通过或不通过。其中，所述HDMI RX图片测试模式信号中携带有事先计算好的校验信息，被测SOC芯片根据HDMI RX图片测试模式信号将接收到的HDMI图片信号进行分析校验，并将校验结果与该校验信息进行比较，从而得到比较结果，并将该比较结果返回给上位机20，上位机20根据该比较结果判断测试通过或不通过，其中当比较结果为一致时，测试通过，当比较结果为不一致时，测试不通过。
下面可以结合附图7进一步说明HDMI RX图片测试子模块161的测试过程中，测试端（包含第一板卡和上位机）与被测SOC芯片的交互过程可以包括如下步骤：
S21：由上位机20初始化第一板卡11和第二板卡12，打开第一板卡11上的HDMI RX图片测试子模块161的电源，为HDMI RX图片测试子模块161上电。
S22：上位机20发送测试码给第二逻辑判断单元1613，第二逻辑判断单元1613根据测试码按照指定时序复位，并且控制第一HDMI前端发送单元1611和第一数据处理单元1612复位，且为第一HDMI前端发送单元1611设置寄存器；第一HDMI前端发送单元1611完成复位后，对其工作频率、工作模式、路径等静态参数进行配置，然后开始等待接收数据。
S23：第一HDMI前端发送单元1611设置寄存器之后，第一HDMI前端发送单元1611生成配置结束标志，将配置结束标志发送给第二逻辑判断单元1612，经第二逻辑判断单元1612将该配置结束标志返回给上位机20；从而上位机20根据该配置结束标志判断第一HDMI前端发送单元1611的信息状态是否正确，如果信息状态正确继续下一步，如果信息状态不正确重新配置寄存器。
S24：上位机20为DUT控制测试模块14的测试通道配置初始状态；上位机20通过主控通信模块13和DUT控制测试模块14对被测SOC芯片发送控制信号，以控制被测SOC芯片上电，从而被测SOC芯片开始运行并等待进入特定测试工作模式指令，该特定测试工作模式也即HDMI RX图片测试工作模式。
S25：上位机Reset一次HDMI RX图片测试子模块161的相关电路，然后将TEST_START_H[2:0]置0x4或0x0后再置0x1，发送测试码给HDMI RX图片测试子模块161的第二逻辑判断单元1613，开始测试。
S26：上位机20等待HDMI RX图片测试子模块161的TEST_DONE是否置高（即是否为1），如果等待有超时，则测试结束，上位机给出测试机台子板异常的信息；如果等待没有超时，继续等待。
S27：如果等到HDMI RX图片测试子模块161的TEST_DONE置高，上位机20读取HDMIRX图片测试子模块161的TEST_FAIL是否为低（即是否为0），如果为低则测试继续，上位机20输出测试状态正常的信息，并执行下一步骤S28；如果为高，上位机20给出测试机台子板异常的信息。
S28：上位机20控制DUT控制测试模块14发送HDMI RX图片测试模式信号（如2b00110），以通知被测SOC芯片进入HDMI RX图片测试工作模式。
S29：上位机20等待DUT控制测试模块14的相关通道发送由被测SOC芯片输出的完成状态的测试码（2b11111），如果等待有超时，则测试结束，并给出FAIL的测试结果；如果等待没有超时，则继续等待，直到接收到该完成状态的测试码。
S210：如果等到该完成状态的测试码，则测试结束，并给出PASS的测试结果。
S211：上位机20配置DUT控制测试模块14的相关通道发送测试码（如2b10110）给被测SOC芯片，以通知被测SOC芯片退出HDMI RX 图片测试工作模式。
S212：上位机20Reset一次HDMI RX图片测试子模块161的相关电路，然后将TEST_START_H[2:0]置0x4或0x0，并将测试码发送给HDMI RX图片测试子模块161的第二逻辑判断单元1613，以使得第二逻辑判断单元1613控制第一HDMI前端发送单元1611停止输出HDMI图片信号。
S213：上位机20输出测试结果，组织分BIN。
参阅图8，本发明一实施例中，所述LVDS TX 功能测试模块17主要用于实现对被测SOC芯片的LVDS TX信号的测试，其包括第二解码单元171、第二校验测试单元172、第三逻辑判断单元173以及与所述背板总线连接的第三背板总线接口单元174。在该功能测试模块中，主要是通过上位机20向主控通信模块13和第三逻辑判断单元173发送控制信号，通过第二解码单元171和第二校验测试单元172完成对LVDS测试信号分析、处理，再将测试结果返回给上位机20做后续处理，由上位机20完成判断结果。
更具体地，上位机20将用于测试LVDS TX信号的测试码通过主控通信模块13发送给DUT控制测试模块14，DUT控制测试模块14根据该测试码生成LVDS TX测试模式信号，并将所述LVDS TX测试模式信号发送给所述被测SOC芯片，以通知被测SOC芯片进入LVDS TX测试工作模式，从而产生LVDS(Low-Voltage Differential Signals) TX信号。其中，该LVDS TX信号可以是一帧QXGA分辨率的图像，被测SOC芯片通过LVDS TX端口将该图像循环发出，直到被测SOC芯片接收到测试结束指令。第三逻辑判断单元173与第三背板总线接口单元174连接，上位机20将测试码发送给主控通信模块13，主控通信模块13将测试码通过背板总线发送给第三逻辑判断单元173，第三逻辑判断单元173根据接收到的测试码控制第二解码单元171进行初始化设置，例如控制第二解码单元171按照指定时序进行复位，并为第二解码单元171设置寄存器。
第二解码单元171的信号输入端与被测SOC芯片的LVDS TX端口采用LVDS 电缆线连接，其中，该LVDS电缆和连接器包括十个差分对组成数据和时钟通道，用来传输视频。第二解码单元171用于接收被测SOC芯片的LVDS TX信号，并在完成初始化配置后将该LVDS TX信号解码为RGB低速信号。具体而言，第二解码单元171解码出来的RGB低速信号包括同步控制信号、使能信号、时钟信号以及并行数据信号，其中同步控制信号包括水平同步信号HSYNC和垂直同步信号VSYNC，并行数据信号为24bit的8:8:8格式的RGB数据。第二解码单元171将解码出来的RGB低速信号传输给第二校验测试单元172。
所述第二校验测试单元172用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果。
进一步地，所述第二校验测试单元172可采用FPGA逻辑完成，用于实现对信号的校验和比较，其包括第二模式选择电路1721、第二校验电路1722、第二比较电路1723以及第二结果存储器1724，所述第二校验电路1722包括奇偶校验模式和循环冗余校验模式。
所述第二模式选择电路1721用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第二校验电路1722。具体而言，所述第二模式选择电路1721具有测试模式选择位输入端，用于接收测试模式选择位，从而根据测试模式选择位产生模式选择信号，该模式选择信号用以指示第二校验电路1722选择奇偶校验模式或者循环冗余校验模式。此外，第二模式选择电路1721还接收第二解码单元171的RGB低速信号，其内部采用24bit的8:8:8格式，将RGB低速信号中的24位RGB数据以8位为一组的方式传输给第二校验电路1722，其中RGB数据中R[7:0]G[7:0]和B[7:0]各占8位。
所述第二校验电路1722用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值。之后，第二校验电路1722可以通过比较使能信号通知第二比较电路1723进行比较。
所述第二比较电路1723用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过第三逻辑判断单元173发送给主控通信模块13，主控通信模块13根据所述低电平测试完成信号向上位机20发送测试失败的信号，从而上位机20可以向测试人员反馈测试失败的测试结果。所示第二比较电路1723还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第二结果存储器1724中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第三逻辑判断单元173传输给主控通信模块13，所述主控通信模块13根据所述高电平测试完成信号向上位机20发送测试成功的信号，并将所述比较结果发送给上位机20。由此，上位机20可以根据比较结果判断测试通过或不通过，其中当所述校验值与所述预先存储的参考信号一致时，测试通过，当所述校验值与所述预先存储的参考信号不一致时，测试不通过。
可以理解的是，本申请的LVDS TX 功能测试模块17的测试过程中，测试端与被测SOC芯片的交互过程与HDMI TX图片测试子模块151的交互过程相类似，在实现过程中可参考图5的流程实现，在此不进行一一赘述。
参阅图9，本发明一实施例中，所述DUT控制测试模块14用于生成HDMI TX视频测试模式信号，并将所述HDMI TX视频测试模式信号发送给所述被测SOC芯片，以通知所述被测SOC芯片进入HDMI TX视频测试工作模式，从而使得所述被测SOC芯片产生HDMI视频信号。更具体地，上位机20将用于测试HDMI TX视频信号的测试码通过主控通信模块13发送给DUT控制测试模块14，DUT控制测试模块14根据该测试码生成HDMI TX视频测试模式信号，并将所述HDMI TX视频测试模式信号发送给所述被测SOC芯片，以通知被测SOC芯片进入HDMI TX视频测试工作模式，从而通过HDMI TX端口产生HDMI视频信号。其中，HDMI TX视频测试模式信号中可以携带预定的视频文件，被测SOC芯片接收到HDMI TX视频测试模式信号通过HDMITX端口循环播放该视频文件，从而使得HDMI TX端口循环输出HDMI 视频信号。
所述HDMI TX功能测试模块15包括HDMI TX视频测试子模块152，所述HDMI TX视频测试子模块152包括AM8280芯片1521和与所述背板总线连接的第四背板总线接口单元1522。所述AM8280芯片1521内部集成了HDMI RX功能电路，采用的是Linux系统，用于对被测SOC芯片的HDMI TX端口的视频功能进行测试。在该功能测试模块中，主要是通过上位机20向主控通信模块13和背板总线与AM8280芯片1521交换发送控制信号，通过AM8280芯片1521完成对测试信号的分析、处理，再将测试结果返回给上位机20做后续处理，由上位机20完成判断结果。
其中，所述AM8280芯片1521通过所述第四背板总线接口单元1522实现与主控通信模块13连接，其中所述AM8280芯片1521包括HDMI前端接收单元15211、编码单元15212、第三校验测试单元15213以及比较单元15214。
所述HDMI前端接收单元15211与被测SOC芯片的HDMI TX端口通过HDMI电缆连接，用于接收所述HDMI视频信号并进行解码，所述编码单元15212用于对解码后的所述HDMI视频信号进行编码，得到视频流数据，所述第三校验测试单元15213用于将所述视频流数据进行滑动校验，所述比较单元15214用于将滑动校验的结果与预先存储的运行结果进行比较，得到比较结果，并将所述比较结果通过所述第四背板总线接口单元1522发送给主控通信模块13，所述主控通信模块13将所述比较结果上传给上位机20，由此上位机20可以根据该比较结果判断测试通过或不通过，其中当比较结果为一致时，测试通过当比较结果为不一致时，测试未通过。
其中，第三校验测试单元15213还用于产生校验完成信号，并将校验完成信号发送给比较单元15214。所述比较单元15214用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过第四背板总线接口单元1522发送给主控通信模块13，主控通信模块13根据所述低电平测试完成信号向上位机20发送测试失败的信号，从而上位机20可以向测试人员反馈测试失败的测试结果。所示比较单元15214还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述高电平测试完成信号和比较结果通过所述第四背板总线接口单元1522传输给主控通信模块13，所述主控通信模块13根据所述高电平测试完成信号向上位机20发送测试成功的信号，并将所述比较结果发送给上位机20。
可以理解的是，本申请的HDMI TX视频测试子模块152的测试过程中，测试端与被测SOC芯片的交互过程与HDMI TX图片测试子模块151的交互过程相类似，在实现过程中可参考图5的流程实现，在此不进行一一赘述。
参阅图10，本发明一实施例中，所述HDMI RX功能测试模块16包括HDMI RX视频测试子模块162，该视频测试子模块为独立模块。所述HDMI RX视频测试子模块162包括第一AM8250芯片1621和与所述背板总线连接的第五背板总线接口单元1622。所述第一AM8250芯片通过所述第五背板总线接口单元1622实现与主控通信模块13连接。
其中，所述第一AM8250芯片1621用于对预先存储的视频文件进行解码以得到HDMI视频信号，并将所述HDMI视频信号发送给所述被测SOC芯片的HDMI RX端口。更具体地，第一AM8250芯片1621包含了HDMI前端发送电路、时序产生器、DE（Display Engine）电路、视频解码器、内部集成CPU及存储器控制器等，在数据存储器中预先存储有视频文件。上位机20通过主控通信模块13发送测试码，主控通信模块13通过背板总线将测试码发送至第五背板总线接口单元1622，从而传输给第一AM8250芯片1621，第一AM8250芯片1621根据测试码从数据存储器中读取视频文件，并通过视频解码器对视频文件进行H.264解码，并将解码得到的视频数据通过DE电路、时序产生器、HDMI前端发送电路输出HDMI视频信号，通过HDMI电缆传输到被测SOC芯片的HDMI RX端口。
所述DUT控制测试模块14用于生成HDMI RX视频测试模式信号，并将所述HDMI RX视频测试模式信号发送给所述被测SOC芯片，以通知说说被测SOC芯片进入HDMI RX视频测试工作模式，从而使得所述被测SOC芯片将接收到的所述HDMI视频信号进行编码得到视频流数据，并将所述视频流数据与预先存储的运行结果进行比较，得到比较结果，并将所述比较结果返回给所述DUT控制测试模块14，所述DUT控制测试模块14将所述比较结果通过主控通信模块13发送给上位机20，从而上位机20可以根据该比较结果判断测试通过或不通过。
可以理解的是，本申请的HDMI RX视频测试子模块162的测试过程中，测试端与被测SOC芯片的交互过程与HDMI RX图片测试子模块161的交互过程相类似，在实现过程中可参考图7的流程实现，在此不进行一一赘述。
参阅图11，本发明一实施例中，网口功能测试模块19为独立测试模块，其包括第二AM8250芯片191和与所述背板总线连接的第六背板总线接口单元192，所述第二AM8250芯片191通过所述第六背板总线接口单元192实现与主控通信模块13连接。其中，第二AM8250芯片191内部集成了MII接口和MAC层功能电路，外部增加PHY芯片，通过PHY芯片与被测SOC芯片的网口端口实现双向UDP层协议的数据传输。
其中，所述第二AM8250芯片191用于将预先存储的第一UDP数据包发送至所述被测SOC芯片的网口。更具体地，第二AM8250芯片191包括MAC电路，内部还集成有CPU和存储器，第二AM8250芯片191的Ethernet网口与被测SOC芯片的Ethernet网口通过网线连接，第二AM8250芯片191作为UDP Client被测SOC芯片也作为UDP Client。上位机20通过主控通信模块13将测试码发送给第二AM8250芯片191，第二AM8250芯片191根据测试码从数据存储器中读取预先存储的第一UDP数据包发送给被测SOC芯片。
上位机20还通过主控通信模块13将测试码发送给DUT控制测试模块14，所述DUT控制测试模块14用于根据测试码生成网口测试模式信号，并将所述网口测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述网口测试模式信号进入网口测试工作模式，从而将所述第一UDP数据包与预先存储的第一参考数据进行比较，得到第一比较结果，并将所述第一比较结果发送给DUT控制测试模块14，所述DUT控制测试模块14用于将所述第一比较结果通过主控通信模块13发送给上位机20。所述被测SOC芯片还根据所述网口测试模式信号将预先存储的第二UDP数据包通过所述网口包发送给所述第二AM8250芯片191，所述第二AM8250芯片191用于将所述第二UDP数据包与预先存储的第二参考数据进行比较，得到第二比较结果，并将所述第二比较结果通过所述主控通信模块13发送给上位机20，从而上位机20根据第一比较结果和第二比较结果给出测试通过或不通过的测试结果，其中当第一比较结果为一致且第二比较结果也为一致时测试通过，当第一比较结果和第二比较结果中的其中一个或两个为不一致时测试未通过。
下面可以结合附图12进一步说明网口功能测试模块19的测试过程中，测试端（包含第一板卡和上位机）与被测SOC芯片的交互过程可以包括如下步骤：
S31：由上位机20初始化第一板卡11和第二板卡12，打开第一板卡11上的网口功能测试模块19的电源，为网口功能测试模块19上电。
S32：上位机20为DUT控制测试模块14的测试通道配置初始状态；上位机20通过主控通信模块13和DUT控制测试模块14对被测SOC芯片发送控制信号，以控制被测SOC芯片上电。
S33：上位机20发送测试码给第二AM8250芯片191，控制第二AM8250芯片191按照指定时序复位，设置TEST_START_M[2:0]置0x0或0x4。
S34：等待特定时间以便被测SOC芯片运行起来并等进入特定测试工作模式指令，该特定测试工作模式也即网口测试工作模式。
S35：上位机20控制DUT控制测试模块14发送网口测试模式信号（如2b01001）给被测SOC芯片，以通知被测SOC芯片进入网口测试工作模式。
S36：上位机20等待DUT控制测试模块14的相关通道发送由被测SOC芯片输出的完成状态的测试码（2b11111），如果上位机20等待超时，即等待了预定时间后仍未接收到该完成状态的测试码，则控制测试结束，并给出FAIL（失败）的测试结果；如果上位机20等待没有超时，则继续等待，直到接收到该完成状态的测试码。
S37：如果等到完成状态的测试码，说明被测SOC芯片已经准备好接收UDP包，执行步骤S38。
S38：上位机20向第二AM8250芯片191发送测试码，从而使得第二AM8250芯片191设置TEST_START_M[2:0]置0x1，设置好之后第二AM8250芯片191等待接收数据包；
S39：第二AM8250芯片191发送第一UDP数据包，被测SOC芯片接收到第一UDP数据包，通过比对产生第一比较结果。
S310：被测SOC芯片发送第二UDP数据包，第二AM8250芯片191接收第二UDP数据包，通过比对产生第二比较结果。
S311：上位机20等待网口功能测试模块19的TEST_DONE是否置高，如果等待有超时，则测试结束，上位机20给出FAIL的测试结果；如果等待没有超时，继续等待。
S312：如果等到TEST_DONE置高，上位机读取网口功能测试模块19的TEST_FAIL是否为低，如果为低，则测试记录结果继续执行；如果为高，则输出FAIL的测试结果。
S313：上位机20等待DUT控制测试模块14的相关通道发送由被测SOC芯片输出的完成状态的测试码（2b11111），如果等待有超时，则测试结束，输出FAIL的测试结果；如果等待没有超时，继续等待，直到接收到该完成状态的测试码。
S314：如果等到完成状态的测试码，输出PASS的测试结果。
S315：上位机20配置DUT控制测试模块14的相关通道发送测试码（如2b11001）给被测SOC芯片，以通知被测SOC芯片退出网口测试工作模式。
S316：上位机20输出测试结果，组织分BIN。
参阅图13，本发明的一实施例中，所述USB功能测试模块18为独立测试模块，其包括AM7213D芯片181和与所述背板总线连接的第七背板总线接口单元182。在该功能测试模块中，AM7213D芯片181用于实现U盘的功能，而被测SOC芯片则完成USB HOST功能，通过使被测SOC芯片对U盘进行数据读写并完成校验，从而实现对被测SOC芯片的USB端口的测试。
更具体地，AM7213D芯片181的USB端口与被测SOC芯片的USB端口通过USB线连接。AM7213D芯片181包括USB PHY和AOTG，内部集成CPU及存储器控制器，存储器采用MCP 方式整合在一起，使得芯片体积进一步缩小，应用十分方便。上位机20通过主控通信模块13向DUT控制测试模块14发送测试码，DUT控制测试模块14用于根据该测试码生成USB测试模式信号，并将所述USB测试模式信号发送给所述被测SOC芯片，以通知所述被测SOC芯片进入USB测试工作模式，从而使得所述被测SOC芯片根据所述USB测试模式信号将预先存储的原始测试数据通过所述USB端口写入所述AM7213D芯片181，并在写操作完成后通过所述USB端口读取所述AM7213D芯片181中写入的所述测试数据，将读取的所述测试数据与所述预先存储的所述原始测试数据进行比较，产生比较结果，并将所述比较结果发送给所述DUT控制测试模块14，所述DUT控制测试模块14将所述比较结果通过主控通信模块13发送给上位机20，由此上位机20可以根据比较结果做出测试通过或不通过的判断，其中当比较结果为一致时，测试通过，当比较结果为不一致时，测试不通过。
下面可以结合附图14进一步说明USB功能测试模块18的测试过程中，测试端（包含第一板卡和上位机）与被测SOC芯片的交互过程可以包括如下步骤：
S41：由上位机20初始化第一板卡11和第二板卡12，打开第一板卡11上的USB功能测试模块18的电源，为USB功能测试模块18上电。
S42：上位机20为DUT控制测试模块14的测试通道配置初始状态；上位机20通过主控通信模块13和DUT控制测试模块14对被测SOC芯片发送控制信号，以控制被测SOC芯片上电。
S43，上位机20发送测试码给AM7213D芯片181，控制AM7213D芯片181按照指定时序复位。
S44：上位机20控制DUT控制测试模块14发送USB测试模式信号（如2b01011）给被测SOC芯片，以通知被测SOC芯片进入USB 测试工作模式。
S45：上位机20等待DUT控制测试模块14的相关通道发送由被测SOC芯片输出的完成状态的测试码（2b11111），如果等待有超时，则控制测试结束，并给出FAIL的测试结果；如果等待没有超时，继续等待，直到接收到该完成状态的测试码。
S46：如果等到完成状态的测试码，输出PASS的测试结果。
S47：上位机20配置DUT控制测试模块14的相关通道发送测试码（如2b11011）给被测SOC芯片，以通知被测SOC芯片退出USB 测试工作模式。
S48：上位机20输出测试结果，组织分BIN。
此外，本发明的一实施例中，所述DUT控制测试模块14还用于生成自测模式信号，并将所述自测模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片进入自测工作模式，从而根据所述自测模式信号进行内部预设功能模块和低速外设功能模块的测试，并将测试结果发送给所述DUT控制测试模块14，所述DUT控制测试模块14将所述测试结果通过主控通信模块13发送给上位机20。
下面结合附图15进一步说明自测模式的测试过程中，测试端（包含第一板卡和上位机）与被测SOC芯片的交互过程可以包括如下步骤：
S51：由上位机20初始化第一板卡11和第二板卡12。配置DUT控制功能测试模块板卡相关通道初始状态。
S52：上位机20为DUT控制测试模块14的测试通道配置初始状态；上位机20通过主控通信模块13和DUT控制测试模块14对被测SOC芯片发送控制信号，以控制被测SOC芯片上电，从而被测SOC芯片开始运行并等待进入特定测试工作模式指令，该特定测试工作模式为自测工作模式。
S53：上位机20发送测试码给DUT控制测试模块14，使得DUT控制测试模块14根据测试码按照指定时序复位。
S54：上位机20控制DUT控制测试模块14发送自测模式信号（如2b01110）给被测SOC芯片，以通知被测SOC芯片进入自测工作模式。
S55：上位机20等待DUT控制测试模块14的相关通道发送由被测SOC芯片输出的完成状态的测试码（2b11111），如果等待有超时，则控制测试结束，并给出FAIL的测试结果；如果等待没有超时，继续等待，直到接收到该完成状态的测试码。
S56：如果等到完成状态的测试码，输出PASS的测试结果。
S57：上位机20配置DUT控制测试模块14的相关通道发送测试码（如2b11110）给被测SOC芯片，以通知被测SOC芯片退出自测工作模式。
S58：上位机20输出测试结果，组织分BIN。
本发明的系统级测试装置，对于被测SOC芯片的各个通信端口，采用专门的独立测试模块完成相应功能测试，其可以作为当前现有集成电路测试仪ATE无法完成高速信号测试的一种有效补充，可适用于消费类电子领域集成了HDMI、LVDS、USB、Ethernet网口、MIPI、PCIE等高速串行差分总线的应用，也适合于集成有WIFI、蓝牙等射频应用的单芯片SOC的系统级测试，并且既适合SOC芯片的量产功能测试，也适合终端整机产品的量产测试。在测试过程中，通过将高速信号转为低速信号，例如将HDMI图片信号转换为RGB低速信号，可以在高速信号测试中降低对ATE的要求。此外，每个功能测试模块都设置有背板总线接口单元，用于实现与背板总线的连接，可以将每个功能测试模块的背板总线接口单元统一为同一类型的接口，当需要测试其他不同功能时只需要更换功能测试模块即可，便于维护和修理。
本发明的系统级测试装置中，包括背板总线、第一板卡和第二板卡；所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片，其中，所述HDMI TX功能测试模块、HDMI RX功能测试模块、LVDSTX功能测试模块、USB功能测试模块以及网口功能测试模块分别与所述被测SOC芯片的HDMITX端口、HDMI RX端口、LVDS TX端口、USB端口以及网口端口连接，分别用于对所述被测SOC芯片的对应端口进行通信功能测试，因此本发明利用专门的功能测试模块实现对被测SOC芯片对应端口的功能测试，能够在高速信号测试中降低了对ATE的要求，使得测试成本降低，具有信号实时测试的特性，测试效率高，可靠性高，开发难度小；并且，可以根据实际需要在第一板卡上设置多个功能测试模块组，相应地在第二板卡上设置多个SOC芯片插座，由此可实现同时对多个SOC芯片进行测试，提高测试效率。
以上对本发明实施例所提供的一种SOC芯片高速串行差分总线的系统级测试装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种SOC芯片高速串行差分总线的系统级测试装置，其特征在于，包括背板总线、第一板卡和第二板卡；
所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片；
所述HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块分别与所述被测SOC芯片的HDMI TX端口、HDMI RX端口、LVDSTX端口、USB端口以及网口端口连接，分别用于对所述被测SOC芯片的对应端口进行通信功能测试；所述DUT控制测试模块与所述被测SOC芯片连接，用于对被测SOC芯片的控制功能进行测试以及产生模式控制信号；所述主控通信模块与上位机通信，并通过所述背板总线与所述DUT控制测试模块和每个所述功能测试模块组中的功能测试模块连接，用于根据上位机的控制命令，对所述DUT控制测试模块和每个所述功能测试模块组中的功能测试模块的测试过程进行控制；
所述DUT控制测试模块用于生成HDMI TX图片测试模式信号，并将所述HDMI TX图片测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生HDMI图片信号；所述HDMI TX功能测试模块包括HDMI TX图片测试子模块，所述HDMI TX图片测试子模块包括第一解码单元、第一校验测试单元、第一逻辑判断单元以及与所述背板总线连接的第一背板总线接口单元；所述第一逻辑判断单元与所述第一背板总线接口单元连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第一解码单元和第一校验测试单元进行初始化配置；所述第一解码单元用于接收所述被测SOC芯片的HDMI图片信号，并在完成初始化配置之后将所述HDMI图片信号解码为RGB低速信号；所述第一校验测试单元用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果；所述第一逻辑判断单元还用于将所述比较结果通过主控通信模块发送给上位机；
所述HDMI RX功能测试模块包括HDMI RX图片测试子模块，所述HDMI RX图片测试子模块包括第一HDMI前端发送单元、第一数据处理单元、第二逻辑判断单元以及与所述背板总线连接的第二背板总线接口单元；所述第二逻辑判断单元与所述第二背板总线接口单元连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第一HDMI前端发送单元进行初始化配置，以及控制所述第一数据处理单元产生图像数据；所述第一数据处理单元在所述第二逻辑判断单元的控制下，用于将预先存储的图像数据按照预定时序循环传输给所述第一HDMI前端发送单元，所述第一HDMI前端发送单元用于将所述图像数据转化为HDMI图片信号并发送至所述被测SOC芯片的HDMI RX端口；所述DUT控制测试模块用于生成HDMI RX图片测试模式信号，并将所述HDMI RX图片测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述HDMI RX图片测试模式信号对接收到的所述HDMI图片信号进行测试，并将测试结果返回给所述DUT控制测试模块，所述DUT控制测试模块将所述测试结果通过主控通信模块发送给上位机；
所述DUT控制测试模块用于生成LVDS TX测试模式信号，并将所述LVDS TX测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生LVDS TX信号；所述LVDS TX 功能测试模块包括第二解码单元、第二校验测试单元、第三逻辑判断单元以及与所述背板总线连接的第三背板总线接口单元；所述第三逻辑判断单元与所述第三背板总线接口连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第二解码单元进行初始化配置；所述第二解码单元用于接收所述被测SOC芯片的LVDS TX信号，并在完成初始化配置之后将所述LVDS TX信号解码为RGB低速信号；所述第二校验测试单元用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果；所述第三逻辑判断单元还用于将所述比较结果通过主控通信模块发送给上位机；
所述网口功能测试模块包括第二AM8250芯片和与所述背板总线连接的第六背板总线接口单元；所述第二AM8250芯片通过所述第六背板总线接口单元实现与主控通信模块连接；其中，所述第二AM8250芯片用于将预先存储的第一UDP数据包发送至所述被测SOC芯片的网口端口；所述DUT控制测试模块用于生成网口测试模式信号，并将所述网口测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述网口测试模式信号将所述第一UDP数据包与预先存储的第一参考数据进行比较，得到第一比较结果，并将所述第一比较结果发送给DUT控制测试模块，所述DUT控制测试模块用于将所述第一比较结果通过主控通信模块发送给上位机；所述被测SOC芯片还根据所述网口测试模式信号将预先存储的第二UDP数据包通过所述网口端口包发送给所述第二AM8250芯片，所述第二AM8250芯片用于将所述第二UDP数据包与预先存储的第二参考数据进行比较，得到第二比较结果，并将所述第二比较结果通过所述主控通信模块发送给上位机；
所述USB功能测试模块包括AM7213D芯片和与所述背板总线连接的第七背板总线接口单元；所述DUT控制测试模块用于生成USB测试模式信号，并将所述USB测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述USB测试模式信号将预先存储的原始测试数据通过所述USB端口写入所述AM7213D芯片，并在写操作完成后通过所述USB端口读取所述AM7213D芯片中写入的所述测试数据，将读取的所述测试数据与所述预先存储的所述原始测试数据进行比较，产生比较结果，并将所述比较结果发送给所述DUT控制测试模块，所述DUT控制测试模块将所述比较结果通过主控通信模块发送给上位机。
2.根据权利要求1所述的系统级测试装置，其特征在于，所述主控通信模块包括与所述背板总线连接的主背板总线接口单元、以及分别与所述主背板总线接口单元连接的USB转并口逻辑单元、网络协议转换单元以及PCIE转换单元。
3.根据权利要求1所述的系统级测试装置，其特征在于，所述第一校验测试单元包括第一模式选择电路、第一校验电路、第一比较电路以及第一结果存储器，所述第一校验电路包括奇偶校验模式和循环冗余校验模式；
所述第一模式选择电路用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第一校验电路；
所述第一校验电路用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值；
所述第一比较电路用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过所述第一逻辑判断单元发送给主控通信模块，主控通信模块根据所述低电平测试完成信号向上位机发送测试失败的信号；所示第一比较电路还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第一结果存储器中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第一逻辑判断单元传输给主控通信模块，所述主控通信模块根据所述高电平测试完成信号向上位机发送测试成功的信号，并将所述比较结果发送给上位机。
4.根据权利要求1所述的系统级测试装置，其特征在于，所述第一数据处理单元包括取数电路、FIFO电路以及时序产生器电路；
所述取数电路在所述第二逻辑判断单元的控制下，用于从数据存储器中读取图像数据，并通过所述FIFO电路发送给时序产生器电路，所述时序产生器电路用于按照预定时序将所述图像数据发送给所述第一HDMI前端发送单元。
5.根据权利要求1所述的系统级测试装置，其特征在于，所述第二校验测试单元包括第二模式选择电路、第二校验电路、第二比较电路以及第二结果存储器；所述第二校验电路包括奇偶校验模式和循环冗余校验模式
所述第二模式选择电路用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第二校验电路；
所述第二校验电路用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值；
所述第二比较电路用于若在预设时间内未接收到所述校验完成信号，则产生低电平测试完成信号，并将所述低电平测试完成信号通过逻辑判断单元发送给主控通信模块，主控通信模块根据所述低电平测试完成信号向上位机发送测试失败的信号；所示第二比较电路还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第二结果存储器中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第三逻辑判断单元传输给主控通信模块，所述主控通信模块根据所述高电平测试完成信号向上位机发送测试成功的信号，并将所述比较结果发送给上位机。
6.根据权利要求1所述的系统级测试装置，其特征在于，所述DUT控制测试模块用于生成HDMI TX视频测试模式信号，并将所述HDMI TX视频测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生HDMI视频信号；
所述HDMI TX功能测试模块包括HDMI TX视频测试子模块，所述HDMI TX视频测试子模块包括AM8280芯片和与所述背板总线连接的第四背板总线接口单元；
所述AM8280芯片通过所述第四背板总线接口单元实现与主控通信模块连接，其中所述AM8280芯片包括HDMI前端接收单元、编码单元、第三校验测试单元以及比较单元；
所述HDMI前端接收单元用于接收所述HDMI视频信号并进行解码，所述编码单元用于对解码后的所述HDMI视频信号进行编码，得到视频流数据，所述第三校验测试单元用于将所述视频流数据进行滑动校验，所述比较单元用于将滑动校验的结果与预先存储的运行结果进行比较，得到比较结果，并将所述比较结果通过所述第四背板总线接口单元发送给主控通信模块，所述主控通信模块将所述比较结果上传给上位机。
7.根据权利要求1所述的系统级测试装置，其特征在于，所述HDMI RX功能测试模块包括HDMI RX视频测试子模块，所述HDMI RX视频测试子模块包括第一AM8250芯片和与所述背板总线连接的第五背板总线接口单元；所述第一AM8250芯片通过所述第五背板总线接口单元实现与主控通信模块连接；
所述第一AM8250芯片用于对预先存储的视频文件进行解码以得到HDMI视频信号，并将所述HDMI视频信号发送给所述被测SOC芯片的HDMI RX端口；
所述DUT控制测试模块用于生成HDMI RX视频测试模式信号，并将所述HDMI RX视频测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述HDMI RX视频测试模式信号将接收到的所述HDMI视频信号进行编码得到视频流数据，并将所述视频流数据与预先存储的运行结果进行比较，得到比较结果，并将所述比较结果返回给所述DUT控制测试模块，所述DUT控制测试模块将所述比较结果通过主控通信模块发送给上位机。
8.根据权利要求1所述的系统级测试装置，其特征在于，所述DUT控制测试模块还用于生成自测模式信号，并将所述自测模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述自测模式信号进行内部预设功能模块和低速外设功能模块的测试，并将测试结果发送给所述DUT控制测试模块，所述DUT控制测试模块将所述测试结果通过主控通信模块发送给上位机。
CN202110971713.2A 2021-08-23 2021-08-23 Soc芯片高速串行差分总线的系统级测试装置 Active CN113656232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110971713.2A CN113656232B (zh) 2021-08-23 2021-08-23 Soc芯片高速串行差分总线的系统级测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110971713.2A CN113656232B (zh) 2021-08-23 2021-08-23 Soc芯片高速串行差分总线的系统级测试装置

Publications (2)

Publication Number Publication Date
CN113656232A CN113656232A (zh) 2021-11-16
CN113656232B true CN113656232B (zh) 2024-02-06

Family

ID=78481692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110971713.2A Active CN113656232B (zh) 2021-08-23 2021-08-23 Soc芯片高速串行差分总线的系统级测试装置

Country Status (1)

Country Link
CN (1) CN113656232B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115695228B (zh) * 2022-10-18 2024-05-14 深圳市航盛电子股份有限公司 Lvds功能测试方法、装置、终端设备及存储介质
CN117171082B (zh) * 2023-11-02 2024-01-26 苏州萨沙迈半导体有限公司 低功耗芯片和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634066B1 (ko) * 2015-08-07 2016-06-28 주식회사 싸인텔레콤 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치
CN111175637A (zh) * 2020-01-09 2020-05-19 深圳市正宇兴电子有限公司 一种基于功能测试的光学soc芯片测试方法及系统
CN112034330A (zh) * 2020-09-29 2020-12-04 珠海市一微半导体有限公司 一种soc芯片自动化qc方法及装置
CN112367219A (zh) * 2020-10-27 2021-02-12 中国核动力研究设计院 Dcs平台模块lvds多通道测试转换卡及其应用方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634066B1 (ko) * 2015-08-07 2016-06-28 주식회사 싸인텔레콤 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치
CN111175637A (zh) * 2020-01-09 2020-05-19 深圳市正宇兴电子有限公司 一种基于功能测试的光学soc芯片测试方法及系统
CN112034330A (zh) * 2020-09-29 2020-12-04 珠海市一微半导体有限公司 一种soc芯片自动化qc方法及装置
CN112367219A (zh) * 2020-10-27 2021-02-12 中国核动力研究设计院 Dcs平台模块lvds多通道测试转换卡及其应用方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于JTAG和FPGA的嵌入式SOC验证系统研究与设计;孙强;《中国优秀硕士学位论文全文数据库(信息科技辑)》(第11期);第I135-195页 *
基于LVDS与以太网数据传输模块设计;何少恒;王红亮;;自动化与仪表(第12期);第46-49页 *

Also Published As

Publication number Publication date
CN113656232A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN113656232B (zh) Soc芯片高速串行差分总线的系统级测试装置
CN115210589B (zh) 一种芯片测试装置及测试方法
JP2815339B2 (ja) ディスプレイ装置
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
US6323828B1 (en) Computer video output testing
CN109884517B (zh) 一种待测芯片及测试系统
CN106851183B (zh) 基于fpga的多路视频处理系统及其方法
US8749534B2 (en) Low-cost and pixel-accurate test method and apparatus for testing pixel generation circuits
CN103546741A (zh) 一种热插拔检测方法及装置
CN112034330A (zh) 一种soc芯片自动化qc方法及装置
US8516430B2 (en) Test apparatus and circuit apparatus
CN106657986A (zh) 一种用于hdmi接口的测试装置及测试方法
CN101009074A (zh) 一种自带测试功能的led扫描板及测试方法
CN114062893A (zh) 多媒体接口的量产测试系统及其方法
CA1237793A (en) Terminal for data transmission system
CN102833513B (zh) 高清播放器
US20140223236A1 (en) Device for testing a graphics card
KR101429257B1 (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
CN112349233B (zh) 服务器
CN114490214A (zh) 一种老化测试接口扩展模块和老化测试系统
CN217740141U (zh) 具有信号转换功能的显示设备
CN115552894A (zh) 激光投影系统及其启动方法
CN217982803U (zh) 显示测试装置和测试设备
KR102332771B1 (ko) 디스플레이 모듈을 검사하는 시스템
US11924579B1 (en) FPD-link IV video generator system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant