CN114490214A - 一种老化测试接口扩展模块和老化测试系统 - Google Patents

一种老化测试接口扩展模块和老化测试系统 Download PDF

Info

Publication number
CN114490214A
CN114490214A CN202111677926.0A CN202111677926A CN114490214A CN 114490214 A CN114490214 A CN 114490214A CN 202111677926 A CN202111677926 A CN 202111677926A CN 114490214 A CN114490214 A CN 114490214A
Authority
CN
China
Prior art keywords
port
bus
buffer register
extension module
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111677926.0A
Other languages
English (en)
Inventor
杨成华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O Net Technologies Shenzhen Group Co Ltd
Original Assignee
O Net Communications Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O Net Communications Shenzhen Ltd filed Critical O Net Communications Shenzhen Ltd
Priority to CN202111677926.0A priority Critical patent/CN114490214A/zh
Publication of CN114490214A publication Critical patent/CN114490214A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种老化测试接口扩展模块和老化测试系统，包括SPI总线、IIC总线、IO扩展芯片、译码器和第一缓冲寄存器；SPI总线和IIC总线用于与老化测试设备连接，IO扩展芯片与IIC总线连接，译码器与IO扩展芯片连接，第一缓冲寄存器与译码器和SPI总线的CS端口连接，且用于与从设备的CS端口连接；其中，IIC总线控制IO扩展芯片和译码器产生用于切换从设备的使能信号，使能信号控制从设备选通；SPI总线与选通从设备通信。本发明的老化测试接口扩展模块电路原理简单，容易实现，硬件成本较低；只需要一路SPI和一路IIC控制总线即可，驱动能力强，多路带载后仍能保持高效稳定运转，可轻松实现SPI总线上达到上百个从设备挂载，拓展接口数量多；可拓展性强。

Description

一种老化测试接口扩展模块和老化测试系统
技术领域
本发明涉及老化测试技术领域，尤其涉及一种老化测试接口扩展模块和老化测试系统。
背景技术
随着光通信行业的发展，光芯片、光器件等的加电老化测试或老化筛选的需求越来越多。由于进行老化耗时很长，并且同时进行老化的器件数量多，老化过程中需要持续监控器件的电压电流数值等情况变化。随着老化监控的器件数量的增加，一套老化系统板上，需要进行几百路的电压电流实时监控，需要用到的ADC、DAC芯片数量将会达到几十上百颗。这就需要考虑如何简单快速实现SPI总线挂载设备数量的扩充。
目前存在的SPI总线挂载设备数量的扩充的方案是：SPI总线的SCLK、MOSI信号同时与多个从设备直接直连，不使用SPI总线本身的MISO及CS信号，通过软件手段选取别的IO口进行模拟MISO及CS信号，从而给每个从设备分配一个由IO口模拟出来的CS片选信号输出口及SPI_MISO信号接收口。但是这样的SPI总线端口可直接驱动的设备数量有限，一般不超过十个从设备，扩展需要进行模拟用到的IO口数量较多，软件模拟的片选信号，通信过程需要频繁切换控制，操作起来容易使得采集速率大打折扣。若使用更多路单独的SPI总线，对总线的主设备需求将大大增加，会使得老化系统成本较大上升，且IO资源也会被大量消耗。软件工作量也会进一步增加。
发明内容
本发明的目的是提供一种老化测试接口扩展模块和老化测试系统，简单易实现，硬件成本低，可拓展性强，拓展接口数量多。
本发明公开了一种老化测试接口扩展模块，包括SPI总线、IIC总线、IO扩展芯片、译码器和第一缓冲寄存器；SPI总线和IIC总线用于与老化测试设备连接，IO扩展芯片与IIC总线连接，译码器与IO扩展芯片连接，第一缓冲寄存器与译码器和SPI总线的CS端口连接，且用于与从设备的CS端口连接；
其中，IIC总线控制IO扩展芯片和译码器产生用于切换从设备的使能信号，使能信号控制从设备选通；SPI总线与选通从设备通信。
可选地，第一缓冲寄存器包括第一输入端口、多个第一使能端口和多个第一输出端口；第一输入端口与SPI总线的CS端口连接；第一使能端口与译码器连接，以接收译码器的使能信号；第一输出端口用于与从设备的CS端口连接。
可选地，扩展模块还包括第三缓冲寄存器；第一缓冲寄存器的第一输入端口通过第三缓冲寄存器与SPI总线的CS端口连。
可选地，扩展模块还包括第二缓冲寄存器；第二缓冲寄存器与译码器和SPI总线的MISO端口连接，且用于与从设备的SDO端口连接。
可选地，第二缓冲寄存器包括第二输入端口、多个第二使能端口和多个第二输出端口；第二输入端口与SPI总线的MISO端口连接；第二使能端口与译码器连接，以接收译码器的使能信号；第二输出端口用于与从设备的SDO端口连接。
可选地，扩展模块还包括第三缓冲寄存器；第二缓冲寄存器的第二输入端口通过第三缓冲寄存器与与SPI总线的MISO端口连接。
可选地，扩展模块还包括第三缓冲寄存器；SPI总线的SCLK端口用于通过第三缓冲寄存器与设备的SCK端口连接。
可选地，SPI总线的MOSI端口用于通过第三缓冲寄存器分别与从设备的SDI端口连接。
可选地，第一输入端口有一个，第一使能端口和第一输出端口有四个。
本发明还公开了一种老化测试系统，其特征在于，包括老化测试设备和如上的老化测试接口扩展模块；老化测试设备与SPI总线和IIC总线连接。
本发明的老化测试接口扩展模块电路原理简单，容易实现，硬件成本较低；只需要一路SPI和一路IIC控制总线即可，驱动能力强，多路带载后仍能保持高效稳定运转，可轻松实现SPI总线上达到上百个从设备挂载，拓展接口数量多；可拓展性强，可简单实现继续扩展；软件控制逻辑简单。
附图说明
所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明实施例老化测试接口扩展模块的示意框图；
图2是本发明实施例老化测试接口扩展模块的具体电路图。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本发明可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
下面参考附图和可选的实施例对本发明作详细说明。
如图1和图2所示，作为本发明的一实施例，公开了一种老化测试接口扩展模块，包括SPI总线、IIC总线、IO扩展芯片、译码器和第一缓冲寄存器；SPI总线和IIC总线用于与老化测试设备连接，IO扩展芯片与IIC总线连接，译码器与IO扩展芯片连接，第一缓冲寄存器与译码器和SPI总线的CS端口连接，且用于与从设备的CS端口连接；其中，IIC总线控制IO扩展芯片和译码器产生用于切换从设备的使能信号，使能信号控制从设备选通；SPI总线与选通从设备通信。
本发明的老化测试接口扩展模块通过IIC总线，控制IO扩展芯片，可以扩展出一部分可用的IO端口，加上译码器的译码作用，可将可用端口数量成几何倍数增加(增加2n个端口，n为译码前的IO端口数量)。这些端口用于控制选通需要采集的从设备(如ADC芯片)。当一个从设备芯片的所有通道均采集及通信完成后，再由IIC总线选择下一个从设备进行选通。具体地，当某个SPI从设备(如ADC、DAC芯片等)被选中后，SPI总线开始进行通信。通信过程中，根据SPI通信协议，每一帧数据传输都会进行CS信号置低置高操作。由于使用的是SPI总线本身的SPI_CS信号，在同一个从设备(如ADC、DAC芯片等)的所有通道数据采集通信都将可以保持高效完成。同时，由于第一缓冲寄存器的增强驱动效果，也可使得可扩展性大大提升。
本发明的老化测试接口扩展模块电路原理简单，容易实现，硬件成本较低；只需要一路SPI和一路IIC控制总线即可，驱动能力强，多路带载后仍能保持高效稳定运转，可轻松实现SPI总线上达到上百个从设备挂载，拓展接口数量多；可拓展性强，可简单实现继续扩展；软件控制逻辑简单。
具体地，第一缓冲寄存器包括第一输入端口、多个第一使能端口和多个第一输出端口；第一输入端口与SPI总线的CS端口连接；第一使能端口与译码器连接，以接收译码器的使能信号；第一输出端口用于与从设备的CS端口连接。
具体地，扩展模块还包括第三缓冲寄存器；第一缓冲寄存器的第一输入端口通过第三缓冲寄存器与SPI总线的CS端口连。第三缓冲寄存器可以进一步增强驱动效果，可使得可扩展性大大提升。
具体地，扩展模块还包括第二缓冲寄存器；第二缓冲寄存器与译码器和SPI总线的MISO端口连接，且用于与从设备的SDO端口连接。第二缓冲寄存器可以进一步增强驱动效果，可使得可扩展性大大提升。
具体地，第二缓冲寄存器包括第二输入端口、多个第二使能端口和多个第二输出端口；第二输入端口与SPI总线的MISO端口连接；第二使能端口与译码器连接，以接收译码器的使能信号；第二输出端口用于与从设备的SDO端口连接。
具体地，扩展模块还包括第三缓冲寄存器；第二缓冲寄存器的第二输入端口通过第三缓冲寄存器与与SPI总线的MISO端口连接。
具体地，扩展模块还包括第三缓冲寄存器；SPI总线的SCLK端口用于通过第三缓冲寄存器与设备的SCK端口连接。
具体地，SPI总线的MOSI端口用于通过第三缓冲寄存器分别与从设备的SDI端口连接。
具体地，第一输入端口有一个，第一使能端口和第一输出端口有四个。
更具体地，图1为本发明实施例的电路连接框图，如图1所示，010为输入系统的IIC控制总线，020为输入系统的SPI控制总线，030为通过IIC进行控制的IO扩展芯片及进一步扩展的译码器，040为对SPI总线信号进行增强驱动的数据缓冲器(Buffer)，050为SPI总线从设备，例如ADC芯片(模数转换器)或DAC芯片(数模转换器)等。
IIC总线通过控制IO扩展芯片可扩展出若干个IO口，进一步通过译码器译码出更多的从设备芯片使能信号CS_ENx，该信号仅用于从设备选择切换，切换完成后，即可用SPI总线本身的四根通信线路进行快速控制及采集。待该从设备所有通道均完成需要进行的SPI通信操作后，再次使用IIC总线进行控制切换到下一个从设备的使能信号。直至挂载的所有从设备均完成通信后即完成一轮完整操作，可进行下一轮循环。
图2为本发明实施例的具体电路连接图。如图1所示，SPI_SCLK为SPI总线的时钟信号，SPI_MOSI为SPI总线的主设备数据输出信号，SPI_MISO为SPI总线的主设备数据输入信号，SPI_CS为SPI总线本身的片选及帧同步信号，CS_ENx为IIC扩展后及译码出来的从设备使能信号。第一缓冲寄存器的A端为信号输入端，Y端为信号输出端，OE端为通道使能控制脚。例如：当1OE接收到的信号为0时，1A端口会和1Y端口接通；当1OE接收到的信号为1时，1A端口会和1Y端口断开。即当CS_EN1为0，其他CS_EN为1时，Device#1的CS端口和SPI_CS接通，SDO脚和SPI_MISO接通，通信可正常进行；反之当CS_EN1为1时，Device#1与SPI之间的通信断开。
作为本发明的另一实施例，公开了一种一种老化测试系统，具体地，包括老化测试设备和如上所述的老化测试接口扩展模块；老化测试设备与SPI总线和IIC总线连接。
以上内容是结合具体的可选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种老化测试接口扩展模块，其特征在于，包括SPI总线、IIC总线、IO扩展芯片、译码器和第一缓冲寄存器；所述SPI总线和所述IIC总线用于与老化测试设备连接，所述IO扩展芯片与所述IIC总线连接，所述译码器与所述IO扩展芯片连接，所述第一缓冲寄存器与所述译码器和所述SPI总线的CS端口连接，且用于与从设备的CS端口连接；
其中，所述IIC总线控制所述IO扩展芯片和所述译码器产生用于切换从设备的使能信号，所述使能信号控制从设备选通；所述SPI总线与选通从设备通信。
2.如权利要求1所述的老化测试接口扩展模块，其特征在于，所述第一缓冲寄存器包括第一输入端口、多个第一使能端口和多个第一输出端口；所述第一输入端口与所述SPI总线的CS端口连接；所述第一使能端口与所述译码器连接，以接收所述译码器的使能信号；所述第一输出端口用于与从设备的CS端口连接。
3.如权利要求2所述的老化测试接口扩展模块，其特征在于，所述扩展模块还包括第三缓冲寄存器；所述第一缓冲寄存器的所述第一输入端口通过所述第三缓冲寄存器与所述SPI总线的CS端口连。
4.如权利要求1所述的老化测试接口扩展模块，其特征在于，所述扩展模块还包括第二缓冲寄存器；所述第二缓冲寄存器与所述译码器和所述SPI总线的MISO端口连接，且用于与从设备的SDO端口连接。
5.如权利要求4所述的老化测试接口扩展模块，其特征在于，所述第二缓冲寄存器包括第二输入端口、多个第二使能端口和多个第二输出端口；所述第二输入端口与所述SPI总线的MISO端口连接；所述第二使能端口与所述译码器连接，以接收所述译码器的使能信号；所述第二输出端口用于与从设备的SDO端口连接。
6.如权利要求5所述的老化测试接口扩展模块，其特征在于，所述扩展模块还包括第三缓冲寄存器；所述第二缓冲寄存器的所述第二输入端口通过所述第三缓冲寄存器与与所述SPI总线的MISO端口连接。
7.如权利要求1所述的老化测试接口扩展模块，其特征在于，所述扩展模块还包括第三缓冲寄存器；所述SPI总线的SCLK端口用于通过所述第三缓冲寄存器与设备的SCK端口连接。
8.如权利要求7所述的老化测试接口扩展模块，其特征在于，所述SPI总线的MOSI端口用于通过所述第三缓冲寄存器分别与从设备的SDI端口连接。
9.如权利要求2所述的老化测试接口扩展模块，其特征在于，所述第一输入端口有一个，所述第一使能端口和所述第一输出端口有四个。
10.一种老化测试系统，其特征在于，包括老化测试设备和如权利要求1至9任一项所述的老化测试接口扩展模块；所述老化测试设备与所述SPI总线和所述IIC总线连接。
CN202111677926.0A 2021-12-31 2021-12-31 一种老化测试接口扩展模块和老化测试系统 Pending CN114490214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111677926.0A CN114490214A (zh) 2021-12-31 2021-12-31 一种老化测试接口扩展模块和老化测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111677926.0A CN114490214A (zh) 2021-12-31 2021-12-31 一种老化测试接口扩展模块和老化测试系统

Publications (1)

Publication Number Publication Date
CN114490214A true CN114490214A (zh) 2022-05-13

Family

ID=81509185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111677926.0A Pending CN114490214A (zh) 2021-12-31 2021-12-31 一种老化测试接口扩展模块和老化测试系统

Country Status (1)

Country Link
CN (1) CN114490214A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021163A1 (zh) * 2022-07-27 2024-02-01 长鑫存储技术有限公司 崩应测试装置以及测试设备
CN118409627A (zh) * 2024-06-26 2024-07-30 悦芯科技股份有限公司 一种用于存储芯片ft测试机的校准板卡方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021163A1 (zh) * 2022-07-27 2024-02-01 长鑫存储技术有限公司 崩应测试装置以及测试设备
CN118409627A (zh) * 2024-06-26 2024-07-30 悦芯科技股份有限公司 一种用于存储芯片ft测试机的校准板卡方法

Similar Documents

Publication Publication Date Title
CN114490214A (zh) 一种老化测试接口扩展模块和老化测试系统
CN102092477B (zh) 飞机音频综合系统自动测试与故障诊断装置及方法
KR101394778B1 (ko) 피검사 디바이스를 테스트하기 위한 방법 및 장치
CN103616937B (zh) 一种主板、pcie网卡和服务器系统
CN103186441B (zh) 切换电路
CN110275805B (zh) 一种用于mcu芯片的全自动测试系统
CN102479132A (zh) 多芯片测试系统及其测试方法
CN116860536B (zh) Gpu芯片的快速ft测试系统、测试设备及测试方法
CN110569208B (zh) 一种控制电路、信号控制装置、信号控制方法及系统
US6754863B1 (en) Scan interface chip (SIC) system and method for scan testing electronic systems
CN106933215B (zh) 一种基于pxi总线的遥测系统外接口通用等效器
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN110824337A (zh) 一种soc芯片高温测试的方法和装置
JP5054106B2 (ja) 試験装置および回路装置
CN114563691A (zh) 一种集成电路高速数字接口通用检测装置及方法
US6760876B1 (en) Scan interface chip (SIC) system and method for scan testing electronic systems
CN105589026A (zh) 大型开关矩阵测试装置
CN109870642B (zh) 一种总线控制器电路高温动态老炼装置及方法
CN210405539U (zh) 四位多种类车载摄像头模组测试系统
CN104699066A (zh) 电子控制模块
CN111025046B (zh) 一种测试系统、控制矩阵开关的方法及存储介质
CN110647431A (zh) 一种用于板卡和整机诊断测试的测试盒
CN106803776B (zh) 射频前端测试装置以及射频前端测试方法
CN107391321A (zh) 电子计算机单板及服务器调试系统
US20230184831A1 (en) Server jtag component adaptive interconnection system and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 No. 35, Cuijing Road, Pingshan New District, Shenzhen, Guangdong

Applicant after: Ona Technology (Shenzhen) Group Co.,Ltd.

Address before: 518000 No. 35, Cuijing Road, Pingshan New District, Shenzhen, Guangdong

Applicant before: O-NET COMMUNICATIONS (SHENZHEN) Ltd.