KR101394778B1

KR101394778B1 - 피검사 디바이스를 테스트하기 위한 방법 및 장치

Info

Publication number: KR101394778B1
Application number: KR1020127021757A
Authority: KR
Inventors: 길 골로브; 토마스 헨켈; 로널드 라슨; 울리히 크노흐
Original assignee: 어드밴테스트 (싱가포르) 피티이. 엘티디.
Priority date: 2010-01-20
Filing date: 2010-01-20
Publication date: 2014-05-15
Also published as: CN102869998A; TWI424181B; US9274175B2; CN102869998B; WO2011088893A1; US20130193993A1; TW201140102A; SG182469A1; KR20120120946A

Abstract

피검사 디바이스(130)를 테스트하기 위한 개념, 적어도 하나의 하드웨어 리소스(615;616)에 의하여, 피검사 디바이스(130)의 입력 또는 출력 핀과 통신하도록 전용된 적어도 하나의 테스트 채널 집적 회로(240-n)로부터 적어도 하나의 하드웨어 리소스(150)의 원하는 동작을 설명하는 적어도 하나의 논리적 컨트롤 명령어(U-CTRL-n)를 수신하는 것과, 리소스 컨트롤 수단(260)에 의해 적어도 하나의 논리적 컨트롤 명령어(U-CTRL-n)를 적어도 하나의 하드웨어 리소스에 대한 적어도 하나의 전용 컨트롤 명령어(D-CTRL-n)로 변환하는 것을 포함하되, 적어도 하나의 전용 컨트롤 명령어(D-CTRL-n)는 적어도 하나의 하드웨어 리소스(615;616)의 물리적 구현에 대해 구성되는 개념이 개시된다.

Description

피검사 디바이스를 테스트하기 위한 방법 및 장치{METHOD AND APPARATUS FOR TESTING A DEVICE-UNDER-TEST}

본 발명은 자동 테스트 장비(automated test equipment;ATE)에 의한 집적 회로(integrated circuit;IC) 및 반도체 디바이스의 테스트에 관한 것이다.

통상적인 반도체 제조 프로세스 동안, IC는 이들의 적합한 동작을 보장하기 위해 테스트된다. ATE는 피검사 디바이스(DUT)가 되는 IC를 사용하여, 기능 및 품질을 보장하기 위해 필요한 테스트를 수행한다. 일반적으로, DUT에 대해 수행될 테스트는 사전지정된 타이밍에 따라 DUT의 입력 신호 핀에 인가될 자극 전압 레벨로 변환하는 디지털 패턴 벡터의 세트로 구성된다. DUT의 출력 신호 핀으로부터 캡쳐된 신호는 DUT가 이의 사양에 따라 동작하는지 여부를 판정하기 위해 분석될 수 있는 대응 응답 벡터로 변환된다. ATE는 일반적으로 설정가능한 타이밍에 의해 설정가능한 신호 레벨을 발생시킬 수 있는 리소스를 발생시키는 다수의 신호를 제공한다. 테스터는 또한 DUT(예를 들어, 아날로그 형식)에 의해 발생되는 신호를 테스터에 의해 판독가능한 포맷(예를 들어, 디지털 형식)으로 변환하는 것이 가능한 신호 프로세싱 리소스를 제공한다. 신호 프로세싱 리소스가 또한 설정가능할 수 있다. ATE는 임의의 테스터 인터페이스 핀으로 임의의 테스터 리소스를 전기적으로 접속시키기 위해 예를 들어, 릴레이의 세트에 의해 설정될 수 있다.

집적 회로에 대한 통상적인 자동화된 테스터는 소위 테스트 채널의 세트를 포함하고, 각각은 IC 또는 DUT의 분리 핀에 접속된다. 이는 도 1a에서 개략적으로 도시된다.

도 1a는 DUT(130)를 테스트하기 위한 ATE(100)를 개략적으로 도시한다. ATE(100)는 복수의 테스트 채널(110-1, 110-2 내지 110-n)을 포함한다. 테스트 채널(110)의 각각은 컴퓨터 또는 마이크로컨트롤러와 같은, 중앙 테스트 컨트롤 유닛(120)에 연결된다. DUT 단에서, 테스트 채널(110-1, 110-2 내지 110-n)의 각각은 DUT(130)의 상이한 입력 및/또는 출력(I/O) 핀에 전용된다. 각각의 테스트 채널(110-1, 110-2 내지 110-n)은 디지털 및 아날로그 신호 프로세싱부로 나뉠 수 있다. 디지털부 내에서, 각 테스트 채널(110-1, 110-2 내지 110-n)은 중앙 테스트 컨트롤 유닛(120)에 연결된 채널 특정 채널 컨트롤 블록(111)을 포함하고, 채널 컨트롤 블록(111)은 다시 한번 디지털 패턴 벡터를 발생시키기 위한 디지털 테스트 패턴 발생기(112), 응답 벡터를 분석하기 위한 테스트 패턴 비교기(113) 및 사전지정된 타이밍을 발생시키기 위한 타임 포맷팅 블록(114)과 같은, 추가 디지털 테스트 채널 블록을 컨트롤한다. 동시에, 블록(111, 112, 113 및 114)은 소위 디지털 테스트 채널을 형성한다. 채널 컨트롤 블록(111)은 통상적으로 DUT(130)의 I/O 핀과 디지털 테스트 채널 사이에서 연결된 아날로그 신호 프로세싱 블록 또는 하드웨어 리소스(115, 116)를 또한 컨트롤하고, 하드웨어 리소스(115, 116)는 DUT(130)로 디지털 테스트 채널을 접속시키도록 구성되거나, 하드웨어 리소스(115, 116)는 DUT(130)로/로부터의 신호 또는 테스트 패턴을 DUT 핀/디지털 테스트 채널에 적합한 신호로 변환시키도록 구성된다. 따라서, 하드웨어 리소스(115, 116)는 예를 들어, 스위치, 릴레이, 신호 레벨 드라이버, 임계 비교기, 아날로그 대 디지털 변환기(ADC) 및/또는 디지털 대 아날로그 변환기(DAC) 등을 포함한다.

통상적으로, 디지털 테스트 채널은 분리 디지털 테스트 채널 IC에서 배열되고, 반면 하드웨어 리소스(115, 116)는 각각 이들의 치환을 용이하게 하기 위해 디지털 테스트 채널 IC의 외부에 있도록 유지된다. 이러한 셋업은 도 1b에서 예시적으로 도시된다.

상술된 바와 같이, 테스트 채널(110-1, 110-2 내지 110-n)의 각각은 디지털 테스트 채널부(140-1, 140-2,..., 140-n) 및, 아날로그 테스트 채널부(150-1, 150-2,..., 150-n)로 각각 구분된다. 따라서, 테스트 채널(110-1, 110-2,..., 110-n) 의 디지털 테스트 채널부(140-1, 140-2,..., 140-n) 즉, 블록(111, 112, 113 및 114)은 각각 전용 테스트 패턴 프로세싱 IC(140)으로 위치된다. 아날로그 테스트 채널부(150-1, 150-2,..., 150-n), 즉, 하드웨어 리소스(115, 116)를 포함하는 부분은, 각각 DUT(130)와 패턴 프로세싱 IC(140) 사이에서 테스트 패턴 프로세싱 IC(140)로부터 외부에 위치된다.

도 1a를 참조하여 설명된 바와 같이, 전용 패턴 프로세싱 IC(140)는 하드웨어 리소스(150)를 통해, 사전지정된 타이밍에 따라 DUT(130)의 복수의 입력 신호 핀으로 인가될 자극 전압 레벨로 변환되는 디지털 패턴을 발생시키는 것을 담당한다. DUT(130)의 복수의 출력 신호 핀으로부터 하드웨어 리소스(150)를 통해 캡쳐된 신호는 전용 패턴 프로세싱 IC(140)에 의해 다시 한번 분석될 수 있는 대응 응답 벡터로 변환된다. 이러한 이유로, 이러한 칩(140)은 통상적으로 복수의 디지털 테스트 채널(140-1, 140-2,...,140-n)을 갖는다. 추가로, 외부 하드웨어 컴포넌트 또는 리소스(150-1, 150-2,...150-n)가 필요하고, 예를 들어, 릴레이(116), 또는 신호 드라이버(115)는 다양한 전압을 구동시킬 수 있다. 또한, ADC, DAC 및 더 많은 하드웨어 리소스가 적용될 수 있다.

통상적으로, 패턴 프로세싱 또는 테스트 채널 IC(140)에서 각 디지털 테스트 채널부(140-1, 140-2,..., 140-n)는 이의 연관된 아날로그 하드웨어 리소스(150-1, 150-2,...,150-n)를 각각 컨트롤한다. 이러한 셋업은 외부 리소스(150-1, 150-2,..., 150-n)가 어떤 이유로 상이하게 거동하는 다른 컴포넌트 또는 리소스로 대체될 때 상당한 어려움을 발생시킬 수 있다. 보통, 테스트 채널 IC(140)는 이 경우에 조정될 것이다. 하지만, 테스트 채널 IC(140)를 수정하는 것은 비싸고 시간 소비적인 프로세스이다. 중앙 테스트 컨트롤 유닛(120) 상에서 구동하는 테스트 소프트웨어는 이러한 수정의 경우에 조정될 것이다.

따라서, 본 발명의 목적은 이들 단점을 회피하는 것이고, 따라서, DUT의 자동화된 테스트에 대해 향상된 개념을 제공한다.

이 목적은 청구항 제 1 항에 따른 DUT를 테스트하기 위한 장치 및 청구항 제 9 항에 따른 DUT를 테스트하기 위한 방법에 의해 해결된다.

본 발명의 일부 실시예는 또한 발명적 방법의 단계를 수행하기 위한 컴퓨터 프로그램을 제공한다.

본 발명의 실시예는 DUT를 테스트하기 위한 장치를 제공하고, 장치는 하드웨어 리소스에 의해 피검사 장치의 입력 또는 출력 핀과 통신하도록 구성된 테스트 채널 집적 회로를 포함한다. 또한, 장치는 하드웨어 리소스의 원하는 동작을 설명하는 논리적 컨트롤 명령어를 수신하기 위해 테스트 채널 집적 회로에 연결된 리소스 컨트롤 수단을 포함하고, 리소스 컨트롤 수단은 논리적 컨트롤 명령어를 하드웨어 리소스에 대한 전용 컨트롤 명령어로 변환시키도록 구성되고, 전용 컨트롤 명령어는 하드웨어 리소스의 물리적 구현에 대해 구성된다. 따라서, 테스트 채널 집적 회로로부터 수신된 논리적 컨트롤 명령어는 하드웨어 리소스 종류에 대해 구성되지만, 이는 하드웨어 리소스의 실제 물리적 구현으로부터 독립적으로 유지된다.

본 발명의 실시예에 따라, 장치는 복수의 테스트 채널 집적 회로를 포함하되, 리소스 컨트롤 수단은 복수의 테스트 채널 집적 회로에 의해 공유되고 상이한 테스트 채널 집적 회로에서 단일 컨트롤 데이터 포트로 상이한 논리적 컨트롤 명령어를 멀티플렉싱하도록 구성되며, 다중 채널 하드웨어 리소스의 다중 채널 포트에 연결될 수 있다. 본 발명에 따라, 복수의 테스트 채널 집적 회로는 도 1b를 참조하여 설명된 패턴 프로세싱 또는 테스트 채널 IC(140)에서 디지털 테스트 채널부(140-1, 140-2,..., 140-n)에 대응한다.

따라서, 본 발명의 실시예는 단일 컨트롤 포트 또는 채널만을 갖는, 하나 이상의 채널, 즉, 소위 다중 채널 하드웨어 리소스에 대한 최신 하드웨어 리소스의 고 집적을 허용하여, 컨트롤 신호, 공간, 전력 및 비용을 절약한다.

본 발명의 추가 실시예에 따라, 장치는 복수의 테스트 채널 집적 회로를 포함하고, 공유 리소스 컨트롤 수단은 상이한 테스트 채널 집적 회로로부터 상이한 논리적 컨트롤 명령어를 시간적으로 스케쥴링하도록 구성되어서, 상이한 테스트 채널 집적 회로는 예를 들어, 시간 분할 멀티플렉싱(time division multiplexing;TDM)과 같은 멀티플렉싱 스킴에서 단일 하드웨어 리소스에 후속으로 액세스한다.

따라서, 본 발명의 실시예는 복수의 테스트 채널에 대한 하나의 단일 일반 하드웨어 리소스를 사용하는 것을 허용한다. 가상으로 이 하드웨어 리소스는 각 테스트 채널에 대해 존재한다. 하지만, 물리적으로 하드웨어 리소스의 오직 하나의 인스턴스가 존재한다. 이는 테스트 시스템 유연성 및 감소된 시스템 및 컴포넌트 비용을 가능하게 한다.

또한, 일부 실시예에 따라, 실제로 접속된 하드웨어 리소스의 다양한 또는 변화하는 물리적 구현에 대해 리소스 컨트롤 수단을 구성하기 위해, (공유) 리소스 컨트롤 수단이 예를 들어, 프로그래밍에 의해 재구성가능하다. 즉, 적어도 하나의 외부 리소스가 어떤 이유로 상이하게 거동하는 다른 컴포넌트 또는 리소스로 대체될 때 (공유) 리소스 컨트롤 수단은 적어도 하나의 새로운 외부 리소스에 대해 재구성가능할 수 있다.

본 발명의 실시예는 하드웨어 리소스를 컨트롤하기 위한 논리적 채널 컨트롤 명령어를 개별적인 하드웨어 리소스 종류에 대해 균일하게 유지하는 동안 하드웨어 리소스 컨트롤 프로토콜의 에뮬레이션을 허용하지만, 접속된 하드웨어 리소스의 실제 물리적 구현과는 독립적이다. 이는, 예를 들어, ADC 리소스가 다른 ADC 리소스로 대체된다면, 테스트 채널 집적 회로에서 리소스 컨트롤 수단으로 전달된 논리적 채널 컨트롤 명령어는 새로운, 대체된 ADC 리소스에 대해 여전히 유효하다는 것을 의미한다. 따라서, 중앙 테스트 컨트롤 유닛(120) 및/또는 채널 특정 채널 컨트롤 블록(111) 상에서 구동하는 채널 컨트롤 알고리즘을 변경하는 것 없이 채널 리소스가 변경될 수 있다. 채널 하드웨어 리소스만을 변경할 때 논리적 컨트롤 명령어에서 전용 컨트롤 명령어로의 개별적인 "변환 스킴"은 새로운 채널 리소스에 대해 구성될 것이다.

본 발명의 실시예는 첨부한 도면에 관련하여 더 자세하게 설명될 것이다.
도 1a는 종래 기술의 자동 테스트 시스템(ATE)의 개략적인 블록도를 도시한다.
도 1b는 도 1a에 따른 ATE의 디지털 테스트 채널 집적 회로와 외부 아날로그 하드웨어 리소스로의 분리를 도시한다.
도 2는 본 발명의 실시예에 따라, 피검사 디바이스(DUT)를 테스트하기 위한 장치를 도시한다.
도 3a는 디지털 테스트 채널에 의한 하드웨어 리소스로서의 릴레이의 통상적인 컨트롤를 도시한다.
도 3b는 통상적인 테스트 개념에서 도 3a에 따른 하드웨어 리소스의 변화의 영향을 개략적으로 도시한다.
도 3c는 본 발명의 실시예에 따라, 전용 채널 컨트롤 명령으로의 논리적 채널 컨트롤 명령의 변환을 위해 리소스 컨트롤 수단에 연결된 테스트 채널 집적 회로를 도시한다.
도 4a는 채널 특정 통신 포트를 통해 전용 하드웨어 리소스와 통신하는 테스트 채널 IC의 통상적인 구성을 도시한다.
도 4b는 단일 통신 포트를 통해 다중 채널 하드웨어 리소스와 통신하는 공유 리소스 컨트롤 수단의 사용을 개략적으로 도시한다.
도 5a는 각각 전용 하드웨어 리소스를 사용하는 다양한 테스트 채널의 통상적인 셋업을 개략적으로 도시한다.
도 5b는 본 발명의 실시예에 따라, 멀티플렉스 스킴에서 복수의 테스트 채널에 대해 사용된 단일 하드웨어 리소스와 통신하는 공유 리소스 컨트롤 수단의 개념을 도시한다.
도 6은 본 발명의 개념을 사용하는 ATE의 블록도를 개략적으로 도시한다.
도 7은 본 발명의 실시예에 따른 공유 리소스 컨트롤 수단의 접속을 도시한다.

다음의 설명은 제한이 아닌 설명의 목적을 위해 특정 실시예, 프로시져, 기술 등과 같은 특정 상세를 제시한다. 다른 실시예는 이들 특정 상세로부터 벗어나 이용될 수 있음이 당업자에 의해 이해될 것이다. 예를 들어, 다음의 설명이 비제한적인 예시의 출원을 사용하여 활용되지만, 임의의 타입의 ATE에 대해 기술이 이용될 수 있다. 일부 경우에, 불필요한 상세로 설명을 불분명하게 하지 않도록 잘 알려진 방법, 인터페이스, 회로 및 디바이스의 자세한 설명이 생략된다. 또한, 도면의 일부에서 개별적인 블록이 도시된다. 당업자는 이들 블록의 기능이 애플리케이션 특정 집적 회로(ASIC)를 사용하고/하거나 하나 이상의 디지털 신호 프로세서(DSP)를 사용하는, 적합하게 프로그래밍된 디지털 마이크로 프로세서 또는 범용 컴퓨터와 함께, 개별적인 하드웨어 회로를 사용하고, 소프트웨어 프로그램 및 데이터를 사용하여 구현될 수 있음을 이해할 것이다.

도 2는 본 발명의 실시예에 따른 피검사 장치를 테스트하기 위한 장치(200)의 블록도를 개략적으로 도시한다.

ATE를 포함할 수 있는, 장치(200)는 (아날로그) 하드웨어 리소스(150-n)(n=1,2,...,N)를 이용하여 DUT(130)의 I/O 핀과 통신하도록 구성된 디지털 패턴 프로세싱 또는 테스트 채널 IC(240-n)(n-1,2,...,N)을 포함한다. 테스트 채널 IC(240-n)(n=1,2,...,N)는 리소스 컨트롤 수단(260)에 연결된다. 리소스 컨트롤 수단(260)은 테스트 채널 IC(240-n)(n-1,2,...,N)로부터 하드웨어 리소스(150-n)(n=1,2,...,N)의 원하는 동작을 설명하는 논리적 컨트롤 명령어(U-CTRL)를 수신하고, 리소스 컨트롤 수단(260)은 논리적 컨트롤 명령어(U-CTRL)를 하드웨어 리소스(150-n)(n=1,2,...,N)에 대한 전용 컨트롤 명령어(D-CTRL)로 변환하도록 구성되고, 전용 컨트롤 명령어(D-CTRL)는 하드웨어 리소스(150-n)(n-1,2,...,N)의 실제 물리적 구현에 대해 구성된다.

테스트 채널 IC(240-n)(n=1,2,...,N)로부터의 논리적 컨트롤 명령어(U-CTRL)는 하드웨어 리소스(150-n)(n-1,2,...,N)의 종류, 즉, 하드웨어 리소스(150-n)(n=1,2,...,N)가 예를 들어, ADC, DAC, 스위치, 전압/전류 레벨 드라이버 등의 종류인지 여부에 의존한다. 반면, 테스트 채널 IC(240-n)(n=1,2,...,N)로부터 수신된 논리적 컨트롤 명령어(U-CTRL)는 하드웨어 리소스(150-n)(n=1,2,...,N)의 실제 물리적 구현으로부터 독립적, 즉, 하드웨어 리소스(150-n)(n=1,2,...,N)가 예를 들어, ADC-x 또는 ADC-y인지 여부로부터 독립적이다. 이는, 논리적 컨트롤 명령어(U-CTRL)가 특정 종류의 하드웨어 리소스에 대해 균일하며 하드웨어 리소스(150-n)(n=1,2,...,N)의 원하는 동작을 추상적으로 설명한다는 것을 의미한다. 예를 들어, 하드웨어 리소스 종류 "스위치"에 대해, 논리적 컨트롤 명령어(U-CTRL)는 예를 들어, "개방"(스위치) 또는 "폐쇄"(스위치)의 이진 형식이 될 수 있다. 다른 하드웨어 리소스 종류에 대해, 개별적인 논리적 컨트롤 명령어(U-CTRL)는 예를 들어, ADC 종류에 대한 "샘플"과 같은, 추상적인 하드웨어 리소스 동작을 유사하게 설명할 수 있다.

리소스 컨트롤 수단(260)은 또한 외부 하드웨어 리소스(150-n)(n-1,2,...,N)를 이의 특정한 물리적 구현에 대해 적합한 방식으로 특히 어드레싱, 컨트롤하거나 프로그래밍하는 하드웨어 리소스 특정 전용 컨트롤 명령어(D-CTRL)로 추상적인 논리적 컨트롤 명령어(U-CTRL)를 변환시킨다. 이는 하드웨어 리소스 종류 "스위치"를 참조하고 도 3a 내지 도 3c를 참조하여 설명될 것이다.

도 3a는 테스트 채널 IC(140-n)(n=1,2,...,N)와 DUT(130) 사이에서 접속된 하드웨어 리소스(150-n)(n=1,2,...,N)로서, 전기적으로 동작하는 스위치인, 릴레이의 통상적인 접속을 도시한다. 테스트 채널 IC(140-n)(n=1,2,...,N)는 DUT로 또는 DUT로부터 테스트 패턴을 전송 및/또는 수신하기 위한 데이터 라인(310)을 포함한다. 추가적으로, 테스트 채널 IC(140-n)(n=1,2,...N)는 전용, 하드웨어 특정 컨트롤 명령어(D-CTRL)를 테스트 채널 IC(140-n)(n=1,2,...N)로부터 릴레이(150-n)(n=1,2,...N)로 전송하기 위한 전용 컨트롤 신호 라인(320)을 포함한다. 릴레이(150-n)(n=1,2,...N)에 대해, 하드웨어 특정 컨트롤 명령어(D-CTRL)는 단순하게 "온"/"오프"이고, 오직 하나의 단일 비트("1"/"0")를 사용하여 코딩될 수 있다.

도 3b를 참조하면, 릴레이(150-n)(n=1,2,...,N)에 대한 경제적인 대안은 핀 전자 칩의 일부분으로서 통합되고 다른 측정 기능을 또한 수행할 수 있는 전자 스위치(350-n)(n=1,2,...,N)가 될 것이다. 스위치(350-n)(n=1,2,...N)의 실리콘 구현에 기인하여, 스위치 프로세스 동안 특별 관리가 필요하다. 예를 들어, 스위칭 동안 스파이크를 방지하기 위해, 릴레이(150-n)(n=1,2,...N) 대신 전자 스위치(350-n)(n-1,2,...,N)를 사용할 때 후속될 이벤트(또는 전용 하드웨어 특정 컨트롤 명령어(D-CTRL))의 시퀀스에 대한 필요성이 존재한다. 즉, 릴레이(150-n)(n=1,2,...N)에 대한 단순한 컨트롤 명령어 "온"/"오프"는, 또한 릴레이/스위치에 대한 논리적 컨트롤 명령어로서 간주될 수 있고, 예를 들어, "전압 클램핑을 턴 온", "스위치 턴 온", 또한 "클램핑 방출"과 같은, 전자 스위치(350-n)(n=1,2,...,N)에 대해 적용가능한 전용 컨트롤 명령어(D-CTRL)의 시퀀스로 변환되어야하는 것이다. 도 3a의 원리에 따른 통상적인 ATE의 동안에, 테스트 채널 IC(140-n)(n=1,2,...,N)는 "오프"/"온"에 대응하는 단일 비트, "0", "1"를 송신해야하고, 테스트 채널 IC(340-n)(n=1,2,...,N)는 핀 전자제품, 예를 들어, SPI(Serial Peripheral Interface Bus)에 의해 필요로 하는 프로토콜에 대한 조정이 필요하다. 또한, 채널 IC(340-n)(n=1,2,...,N)는 핀 전자 칩(350-n)(n=1,2,...,N)에 의해 필요로 하는 안전한 스위칭에 대한 이벤트의 시퀀스가 후속되어야한다. 따라서, 전용 핀 전자 솔루션은 채널 IC(140-n)(n=1,2,...N) 내에서 구축되어야하는 것이다. 하지만, 테스트 채널 IC(140-n)(n=1,2,...,N), 또한, 더 구체적으로는, 여기의 채널 특정 채널 컨트롤 블록(111)을 수정하는 것은, 비싸고 시간 소비적인 프로세스이다. 또한, 중앙 테스트 컨트롤 유닛(120) 상에서 구동하는 테스트 소프트웨어는 조정되어야만 할 것이다.

도 3a 및 도 3b의 예시는, 매번 외부 하드웨어 리소스가 변경되고, 따라서, 이의 상이한 핸들링이 필요하며, 테스트 채널 IC(140-n)(n=1,2,...,N)는 다시 한번 조정되어야할 것이다. 이는 본원의 발명적 개념을 적용함으로써 회피될 수 있고, 도 3c를 참조하여 상세하게 될 것이다.

본 발명의 실시예에 따라, 논리적 컨트롤 명령어(U-CTRL), 예를 들어, "1"/"0"("온"/"오프")와 새로운 외부 리소스(350-n)(n=1,2,...,N)에 의해 필요로 하는 컨트롤 이벤트의 시퀀스를 포함하는 전용 컨트롤 명령어(D-CTRL) 사이가 구분된다. 도 3c로부터 알 수 있는 바와 같이, 논리적 컨트롤 명령어(U-CTRL)로부터 전용 컨트롤 명령어(D-CTRL)로의 변환은 진보된 리소스 컨트롤 수단(260)에 의해 처리되고, 외부 리소스가 대체되어서, 상이한 핸들링을 필요로 할 때조차도, 테스트 채널 IC(240-n)(n=1,2,...,N)은 균일한 컨트롤 인터페이스가 항상 균일한 논리적 컨트롤 명령어(U-CTRL)를 갖도록 유지한다. 본 발명의 실시예에 따라, 리소스 컨트롤 수단(260)은, 테스트 패턴 프로세싱 또는 테스트 채널 IC(240-n)(n=1,2,...,N)으로부터 오는 균일한 논리적 컨트롤 명령어(U-CTRL)를 전용 컨트롤 명령어(D-CTRL), 통신 프로토콜 및/또는 연관된 외부 하드웨어 리소스의 물리적 구현에 기인하여 요구되는 이벤트의 시퀀스로 변환하도록 조정된다. 이는 DUT와 통신하기 위해 연관된 하드웨어 리소스를 변경할 때 테스트 채널 IC(240-n)(n=1,2,...,N)가 매번 조정될 필요가 없기 때문에 비용을 절약하는 것을 가능하게 한다. 따라서, 개발 시간이 절약될 수 있다.

이제 본 발명의 추가 실시예는 도 4a 및 도 4b를 참조하여 설명될 것이다.

도 4a는 통상적인 ATE 셋업을 개략적으로 도시하고, 각 테스트 채널 IC(140-n)(n=1,2,3)는 외부 리소스(350-n)(n=1,2,3)로의 고유의 컨트롤 라인(320-n)(1,2,3) 및 고유의 송수신기(420-n)(n=1,2,3)를 포함한다. 예를 들어, 전용 컨트롤 통신은 예를 들어, 직렬 주변 인터페이스 버스(SPI)와 같은, 동기 직렬 데이터 링크 표준에 따라 구현될 수 있다.

일부 테스트 시나리오에 대해, 개별적인 채널 특정 하드웨어 리소스(350-n)(n=1,2,3)가 소위 다중 채널 포트를 갖는 하드웨어 리소스로 대체될 수 있다. 예시는 단일 칩과 같은 2채널 드라이버가 될 수 있고 SPI에 따른 오직 단일 컨트롤 포트만을 가질 수 있다. 유사한 시나리오는 도 4b에서 예시적으로 도시된다.

도 4b는 복수의 특정 테스트 채널 IC(240-n)(n-1,2,3)로부터의 복수의 테스트 패턴 데이터 라인(310-n)(n=1,2,3)에 대한 복수의 테스트 패턴 데이터 포트를 포함하는 외부 다중 채널 하드웨어 리소스 칩(450)을 도시한다. 하지만, 다중 채널 하드웨어 리소스(450)는 개별 테스트 채널 IC(240-n)(n=1,2,3)를 포함하는 테스트 채널 IC(240)로부터 전용 컨트롤 명령어(D-CTRL)를 수신하기 위한 단일 컨트롤 포트(460)만을 포함한다. 도 4b에서 도시된 실시예에 따라, 리소스 컨트롤 수단(260)은 복수의 개별 테스트 채널 IC(240-n)(n=1,2,3)에 의해 공유되고 상이한 개별 테스트 채널 집적 회로(240-n)(n=1,2,3)로부터 공유 리소스 컨트롤 수단(260)의 단일 컨트롤 데이터 포트(470)로 상이한 논리적 컨트롤 명령어(U-CTRL-n)(n=1,2,3)를 멀티플렉싱하도록 조정되고, 단일 컨트롤 데이터 포트(470)는 다중 채널 하드웨어 리소스(450)의 다중 채널 컨트롤 포트(460)에 연결될 수 있다. 즉, 상이한 테스트 채널 IC(240-n)(n=1,2,3) 사이의 공유 리소스 컨트롤 수단인, 리소스 컨트롤 수단(260)은, 개별 테스트 채널 IC(240-n)(n=1,2,3) 개별 논리적 컨트롤 명령어(U-CTRL-n)(n=1,2,3)를 각각 수신하고, 수신된 개별 논리적 컨트롤 명령어를 멀티플렉싱된 전용 컨트롤 명령어(D-CTRL)로 변환시킨다. 멀티플렉싱은 테스트 채널 IC(240) 상에서 완료되어서 멀티플렉싱된 전용 컨트롤 명령어는 단일 컨트롤 데이터 포트(470)를 통해 외부 다중 채널 하드웨어 리소스(450)로 통신된다. 이는 양쪽 단부 상에 I/O 핀을 절약할 수 있고 도 4a에서 도시된 것과 같은, 다수의 송수신기(SPI 마스터/슬레이브)를 필요로 하지 않는다.

이제 본 발명의 제 3 실시예는 도 5a 및 도 5b를 참조하여 설명될 것이다.

도 5a는 외부 하드웨어 리소스(350-n, 550-n)(n=1,2,3) 각각과 통신하는 복수의 개별 테스트 채널 IC(140-n)(n=1,2,3)를 갖는 패턴 프로세싱 테스트 채널 IC(140)을 포함하는 통상적인 ATE 셋업을 도시한다. 양쪽 외부 하드웨어 리소스(350-n, 550-n)(n=1,2,3)와의 통신을 위해, 개별 테스트 채널 IC(140-n)(n=1,2,3)는 전용 컨트롤 명령어(D-CTRL)를 양쪽 외부 하드웨어 리소스(350-n, 550-n)(n=1,2,3) 각각으로 전송한다. 도 5a에서 도시된 예시에서, 각각의 개별적인 통상적인 테스트 채널 IC(n=1,2,3)는 고유의 DAC(550-n)(n=1,2,3)를 설정한다.

상이한 테스트 채널 IC(140-n)(n=1,2,3)가 시간적으로 병렬로 이들의 연관된 DAC(550-n)(n=1,2,3)에 액세스하는 것이 필요하지 않은 경우에, 도 5a의 셋업은 본 발명의 실시예를 적용함으로써 통신 포트 및 하드웨어 리소스 카운트에 대하여 매우 단순화될 수 있다. 개별 테스트 채널 IC(140-n)(n=1,2,3)가 개별 DAC(550-n)(n=1,2,3)에 후속으로 액세스하는 경우에, 도 5b에서 개략적으로 도시된 본 실시예는 외부 하드웨어 리소스의 상당한 감소를 가능하게 한다.

도 5b에 따라 복수의 개별 테스트 채널 IC(240-n)(n=1,2,3)에 대해 오직 하나의 공통적인 일반 하드웨어 리소스(예를 들어 DAC)가 사용된다. 공통적인 일반 리소스(550)는 개별 테스트 채널의 물리적 부분이 아니지만, 비록 물리적으로 이에 대한 오직 하나의 또는 오직 소수의 인스턴스만이 존재하더라도 각 테스트 채널에 의해 가상으로 전용 하드웨어 리소스로서 간주된다. 이 공유 하드웨어 리소스(550)는 공유 리소스 컨트롤 수단(260)에 의해 컨트롤되고, 개별 테스트 채널 또는 테스트 채널 IC(240-n)(n=1,2,3) 사이의 사용 컨트롤의 우선순위를 선정할 수 있다. 이 이유로, 본 실시예에 따라, 공유 리소스 컨트롤 수단(260)은, 상이한 테스트 채널 IC(240-n)(n=1,2,3)과는 상이한 논리적 컨트롤 명령어(U-CTRL-n)(n=1,2,3)를 시간적으로 스케쥴링하도록 조정되어서, 상이한 채널 테스트 채널 IC(240-n)(n=1,2,3)은 예를 들어, 시간 분할 다중 액세스(TDMA) 스킴과 같은, 멀티플렉싱 스킴에 따라 단일 외부 하드웨어 리소스(550)에 후속으로 액세스할 수 있다. 이 경우에 공유 리소스 컨트롤 수단(260)은 복수의 테스트 채널 IC(240-n)(n=1,2,3)로부터 논리적 컨트롤 명령어(U-CTRL-n)(n=1,2,3)를 수신하고 공통적인 하드웨어 리소스(550)에 대한 전용 컨트롤 명령어(D-CTRL)로의 이들의 변환을 스케쥴링한다. 예를 들어, 테스트 채널 IC(240-1)이 테스트 채널 IC(240-2) 보다 시간적으로 이전에 하드웨어 리소스(예를 들어 DAC)(550)에 액세스하기를 원한다면, 공유 리소스 컨트롤 수단(260)은 따라서 각각의 변환된 전용 컨트롤 명령어(D-CTRL)를 스케쥴링한다. 즉, 첫 번째로, 테스트 채널 IC(240-1)의 논리적 컨트롤 명령어(U-CTRL-1)에 대응하는 전용 컨트롤 명령어(D-CTRL-1)는 멀티플렉서(560)를 컨트롤하기 위한 MUX 컨트롤 신호와 함께 DAC(550)로 통신되어서, DAC(550)는 테스트 채널 1의 요구에 따라 동작한다. 후속으로, 테스트 채널 IC(240-2)의 논리적 컨트롤 명령어(U-CTRL-1)에 대응하는 전용 컨트롤 명령어(D-CTRL-2)는 멀티플렉서(560)를 컨트롤하기 위한 MUX 컨트롤 신호와 함께 공통적인 DAC(550)로 통신된다.

도 5b의 실시예에 따라, 가상으로 모든 테스트 채널 n(n=1,2,3)은 공통적인 DAC(550)를 보며 도 5a에 대응하는 상황에서와 같이 이를 정확하게 구성할 수 있다. 또한 이미 존재하는 테스트 소프트웨어가 유지될 수 있다. 사실상, 상이한 테스트 채널 n(n=1,2,3) 사이에서 공유될 수 있는 오직 하나의 DAC(550)가 존재한다. 공유 리소스 컨트롤 블록(260)은 각 채널 특정 논리적 DAC 컨트롤 명령어에 대해 반응하고, 어떤 채널이 외부 멀티플렉서(560)에 의해 공통적인 DAC(550)에 물리적으로 접속하는지 결정한다. 소정 테스트에 대해, 공유 리소스 컨트롤 블록(260)은 각 채널이 시간 공유 방식으로 DAC(550)에 액세스하는 것을 가능하게 한다. 하지만, 다른 테스트에 대해, 때때로 셋업에서 오직 하나의 DAC(550)가 필요하고 공유 리소스 컨트롤 수단(260)은 이 테스트 채널에 대해 특정한 어떤 것도 실시하지 않고 자동 방식으로 DAC(550)를 이 테스트 채널에 접속시키는 것을 가능하게 한다.

도 5b에 따른 ATE 셋업은 인쇄 회로 보드(printed circuit board;PCB)에 대한 외부 리소스, 비용, 전기적 전력 및 공간을 절약할 수 있다. 외부 리소스(550)는 단일 테스트 채널에 대해 더 이상 전용되지 않는다. 이 예시에서, 오직 하나의 단일 DAC는 다수의 테스트 채널을 제공하고, 공유 리소스 컨트롤 수단(260)은 이를 적합한 테스트 채널로 스케쥴링하고 멀티플렉싱한다.

공유 리소스 컨트롤 블록(260)을 갖는 본 발명의 실시예에 따른 ATE(600)의 개요가 도 6에서 도시된다.

공유 리소스 컨트롤 수단(260)은 각 개별 테스트 채널 IC(140-n)(n=1,2,...,N)의 채널 컨트롤 인스턴스(611)에 연결된다. 즉, 공통적인 공유 리소스 컨트롤 수단(260)은 각 개별 테스트 채널 IC(140-n)(n=1,2,...,N)로부터 피드되고(fed) 각 테스트 채널에 의해 전용 채널 리소스 블록으로서 간주된다. 공유 리소스 컨트롤 수단(260)은 각각의 채널 특정 컨트롤 블록(611-n)(n=1,2,...,N)으로부터 균일한 채널 명령어(U-CTRL)를 수신하고 외부 채널 리소스(615, 616)에 의해 필요로하는 적합한 신호, 통신 프로토콜 및 컨트롤 이벤트의 시퀀스를 발생시키도록 구성된다.

외부 하드웨어 리소스의 일부는 예를 들어, 단일 칩 및 단일 컨트롤 포트(예를 들어, SPI)를 갖는 것으로서 두 채널 드라이버와 같은, 다중 채널 포트를 가질 수 있다. 이 경우에 도 4b를 참조하여 설명된 바와 같이 공유 리소스 컨트롤 수단(260)은 복수의 테스트 채널 IC(140-n)(n=1,2,...,N)로부터의 논리적 컨트롤 명령어(U-CTRL)를 멀티플렉싱할 수 있고 이들은 단일의 필요한 리소스 통신 프로토콜로 변환시킬 수 있다.

테스트 채널의 부분이 아닌 공통적인 일반 리소스(650)는 각 테스트 채널 IC(140-n)(n=1,2,...,N)에 의해 가상으로 전용 리소스로서 간주된다. 하지만, 물리적으로는 오직 하나의 또는 이의 소수 인스턴스만이 존재한다. 이 공통적인 일반 리소스(650)는 상이한 테스트 채널 사이 사용 컨트롤의 우선순위를 선정할 수 있는 공유 리소스 컨트롤 수단(260)에 의해서 컨트롤된다. 예를 들어, 도 5b를 참조하여 설명된 바와 같이, 복수의 테스트 채널은 단일 A/D 또는 D/A 컨버터로의 액세스를 가질 수 있다.

이제 도 7을 참조하면, (공유) 리소스 컨트롤 수단(260)은 마이크로프로세서의 형식으로 구현될 수 있고, 개별 테스트 채널 IC(240-n)(n=1,2,...,N)를 포함하는 주요 테스트 채널 IC(240)의 하우징 내에 위치될 수 있다. 하지만, 리소스 컨트롤 수단(260)은 또한 물리적으로 테스트 채널 IC(240)의 하우징 외부에 위치될 수 있다. 이는 마이크로프로세서 상에서 구동하는 소프트웨어로서 구현될 수 있다. 구현의 다른 방법은 ASIC 또는 소프트웨어 상태 머신과 같은, 전용 하드웨어이다.

도시된 바와 같이, (공유) 리소스 컨트롤 수단(260)은 설정 채널(710), 외부 범용 I/O 핀에 인터페이스 할 수 있는 접속부(720), 통합된 프로토콜, 즉, 논리적 컨트롤 명령어(U-CTRL)를 사용하여 개별 테스트 채널 IC(240-n)(n=1,2,...,N)로의 다양한 외부 하드웨어 리소스 및 접속부(730)와 같은, 다양한 접속 또는 인터페이스를 포함한다.

본 발명의 일부 양상이 장치의 문맥에서 설명되었지만, 이들 양상이 또한 대응하는 방법의 설명을 나타낸다는 것이 분명하고 여기서 블록 또는 디바이스가 방법 단계 또는 방법 단계의 피쳐에 대응한다. 유사하게, 방법 단계의 문맥에서 설명된 양상은 또한 대응하는 블록 또는 아이템 또는 대응하는 장치의 설명을 나타낸다.

상황에 따라, 본 발명의 개념은 하드웨어 또는 소프트웨어로 구현될 수 있다. 본 구현은 프로그램가능한 컴퓨터 시스템과 협업할 수 있는, 디지털 저장 매체, 특히, 전자적으로 판독가능한 컨트롤 신호를 갖는 디스크, CD 또는 DVD 상에서 실시될 수 있어서 DUT를 테스트하기 위한 방법이 실행된다. 따라서 일반적으로, 본 발명은 또한 컴퓨터 프로그램 제품이 컴퓨터 상에서 구동할 때 본 발명의 방법을 수행하기 위한 머신 판독가능 캐리어 상에 저장된 프로그램 코드를 갖는 컴퓨터 프로그램 제품으로 구성된다. 따라서 즉, 본 발명은 컴퓨터 프로그램이 컴퓨터 또는 디지털 신호 프로세서 상에서 구동할 때 DUT를 테스트하기 위한 방법을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램으로서 구현될 수 있다.

여러 바람직한 실시예의 관점에서 본 발명이 설명되었지만, 본 발명의 범위 내에 속하는 대안, 변경 및 동등물이 존재한다. 본 발명의 방법 및 조성을 구현하는 많은 대안적인 방식이 존재함에 또한 유의해야한다. 따라서 다음의 첨부된 청구항은 본 발명의 참 사상 및 범위 내에 속하는 모든 이러한 대안, 변경 및 동등물이 포함되는 것으로 해석되도록 의도된다.

112 : 테스트 패턴 발생기 113 : 테스트 패턴 비교기
114 : 타임 포맷기 130 : 피검사 디바이스
150,350,450,550,615,616,650 : 하드웨어 리소스
140,240: 테스트 채널 집적 회로 260 : 리소스 컨트롤 수단
320 : 컨트롤 라인 420 : 송수신기
470 : 컨트롤 데이터 포트 550 : DAC
560 : 멀티플렉서

Claims

피검사 디바이스(a device-under-test)(130) 테스트 장치(200;600)로서,
하드웨어 리소스(150;350;450;550;615;616;650)를 이용하여 피검사 디바이스(130)의 입력 핀 또는 출력 핀과 통신하도록 구성된 테스트 채널 집적 회로(240)와,
상기 하드웨어 리소스(150;350;450;550;615;616;650)의 원하는 동작을 설명하는 논리적 컨트롤 명령어(U-CTRL)를 수신하기 위해 상기 테스트 채널 집적 회로(240)에 연결된 리소스 컨트롤 수단(260)을 포함하되,
상기 리소스 컨트롤 수단(260)은 상기 논리적 컨트롤 명령어(U-CTRL)를 상기 하드웨어 리소스를 위한 전용 컨트롤 명령어(D-CTRL)로 변환시키도록 구성되고, 상기 전용 컨트롤 명령어(D-CTRL)는 상기 하드웨어 리소스(150;350;450;550;615;616;650)의 물리적 구현에 대해 구성되는
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
상기 테스트 채널 집적 회로(240)로부터 수신된 상기 논리적 컨트롤 명령어(U-CTRL)는 상기 하드웨어 리소스(150;350;450;550;615;616;650)의 물리적 구현으로부터 독립적인
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
상기 테스트 채널 집적 회로(240)는, 상기 피검사 디바이스(130)의 입력 핀 또는 출력 핀과 통신하기 위해, 디지털 테스트 패턴을 발생시키기 위한 디지털 테스트 패턴 발생기(112)와 상기 디지털 테스트 패턴의 이진 값에 타이밍을 연관시키기 위한 타임 포맷기(114)를 포함하는
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
상기 테스트 채널 집적 회로(240)는, 상기 피검사 디바이스(130)의 입력 핀 또는 출력 핀과 통신하기 위해, 예상되는 디지털 테스트 패턴과 상기 출력 핀으로부터 수신된 테스트 패턴을 비교하기 위한 디지털 테스트 패턴 비교기(113)를 포함하는
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
상기 하드웨어 리소스(150;350;450;550;615;616;650)는 상기 테스트 채널 집적 회로(240)의 외부에 배열되고, 상기 하드웨어 리소스(150;350;450;550;615;616;650)는 상기 테스트 채널 집적 회로(240)를 상기 피검사 디바이스(130)에 접속시키도록 구성되거나 또는 상기 피검사 디바이스(130)로의 테스트 패턴의 신호 또는 상기 피검사 디바이스(130)로부터의 테스트 패턴의 신호를 상기 핀 또는 상기 테스트 채널 집적 회로(240)에 대해 적합한 신호로 변환하도록 구성되는
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
복수의 테스트 채널 집적 회로(240-n)를 포함하되, 상기 리소스 컨트롤 수단(260)은 상기 복수의 테스트 채널 집적 회로(240-n)에 의해 공유되고, 상이한 테스트 채널 집적 회로(240-n)로부터의 상이한 논리적 컨트롤 명령어(U-CTRL-n)를 다중 채널 하드웨어 리소스(450)의 다중 채널 포트에 연결될 수 있는 단일 컨트롤 데이터 포트(470)로 멀티플렉싱하도록 구성되는
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
복수의 테스트 채널 집적 회로(240-n)를 포함하되, 상기 리소스 컨트롤 수단(260)은 상기 복수의 테스트 채널 집적 회로(240-n)에 의해 공유되고, 상기 공유 된 리소스 컨트롤 수단(260)은 상이한 테스트 채널 집적 회로(240-n)로부터의 상이한 논리적 컨트롤 명령어(U-CTRL-n)를 시간적으로 스케쥴링하도록 구성되어서, 상기 상이한 테스트 채널 집적 회로(240-n)가 시간 분할 멀티플렉싱 스킴으로 단일 하드웨어 리소스(550)에 후속으로 액세스할 수 있는
피검사 디바이스 테스트 장치.
제 1 항에 있어서,
복수의 테스트 채널 집적 회로(240-n)를 포함하되, 상기 리소스 컨트롤 수단(260)은 상기 복수의 테스트 채널 집적 회로(240-n)에 의해 공유되고, 상기 공유된 리소스 컨트롤 수단(260)은 실제로 접속된 하드웨어 리소스(150;350;450;550;615;616;650)의 물리적 구현에 대해 상기 공유된 리소스 컨트롤 수단을 구성시키도록 재설정가능한
피검사 디바이스 테스트 장치.
피검사 디바이스(130) 테스트 방법으로서,
하드웨어 리소스(150;350;450;550;615;616;650)에 의해 피검사 디바이스(130)의 입력 핀 또는 출력 핀과 통신하도록 전용된 테스트 채널 집적 회로(240)로부터, 상기 하드웨어 리소스(150;350;450;550;615;616;650)의 원하는 동작을 설명하는 논리적 컨트롤 명령어(U-CTRL)를 수신하는 단계와,
상기 논리적 컨트롤 명령어(U-CTRL)를 상기 하드웨어 리소스에 대한 전용 컨트롤 명령어(D-CTRL)로 변환시키는 단계를 포함하되,
상기 전용 컨트롤 명령어(D-CTRL)는 상기 하드웨어 리소스(150;350;450;550;615;616;650)의 물리적 구현에 대해 구성되는
피검사 디바이스 테스트 방법.
컴퓨터 또는 마이크로컨트롤러 상에서 구동 중일 때 제 9 항에 따른 피검사 디바이스 테스트 방법을 수행하기 위한 컴퓨터 프로그램을 포함하는
컴퓨터 판독가능 저장 매체.