JP5146179B2 - 集積回路及びそのモニタ信号出力方法 - Google Patents

集積回路及びそのモニタ信号出力方法 Download PDF

Info

Publication number
JP5146179B2
JP5146179B2 JP2008197599A JP2008197599A JP5146179B2 JP 5146179 B2 JP5146179 B2 JP 5146179B2 JP 2008197599 A JP2008197599 A JP 2008197599A JP 2008197599 A JP2008197599 A JP 2008197599A JP 5146179 B2 JP5146179 B2 JP 5146179B2
Authority
JP
Japan
Prior art keywords
signal
monitor
parallel
serial
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008197599A
Other languages
English (en)
Other versions
JP2010032468A (ja
Inventor
裕輝 佐藤
賢 我妻
康介 若山
勝利 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008197599A priority Critical patent/JP5146179B2/ja
Publication of JP2010032468A publication Critical patent/JP2010032468A/ja
Application granted granted Critical
Publication of JP5146179B2 publication Critical patent/JP5146179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、集積回路及びそのモニタ信号出力方法に関し、例えばLSI(Large Scale Integration)やFPGA(Field Programmable Gate Array)等の集積回路の評価・試験等を行うために、該集積回路内部の信号を外部にモニタ信号として出力する際に、LSIやFPGA等の集積回路の外部端子を効率的に使用してモニタ信号を出力する技術に係る。
従来、LSIやFPGA等の集積回路の内部の各機能回路部から出力される内部信号を外部装置でモニタする際、予め定められたフォーマットのモニタ信号として内部信号を外部装置に出力し、外部装置でも同様に予め定められたフォーマットのモニタ信号を受信して展開し、ロジックアナライザ等により解析・評価等を行っていた。
また、多数の内部信号のうち、種々の評価・試験でモニタを要する内部信号を選択し、それらの内部信号を切替えて外部装置に出力する際には、外部装置のスイッチ等によりLSIやFPGA等の集積回路の外部端子に選択信号を印加して選択する、或いは集積回路内に搭載されているプロセッサの処理によるレジスタ設定により、内部信号を選択して出力する構成となっている。
モニタ信号を一旦保持し、パラレル信号からシリアル信号に変換して1つのモニタ信号用外部端子から出力し、モニタを必要とする内部信号の増加に影響されることなく、かつモニタ信号の出力に使用する外部端子数を削減した集積回路の信号モニタ装置等は、例えば下記の特許文献1等によって知られている。
特開2001−228215号公報
近年、LSIやFPGA等の集積回路が大規模化していることから、集積回路の評価や試験において一度により多くの内部信号をモニタしなければならない状況となっている。しかし、内部信号のモニタ用として外部装置に出力するための外部端子をあまり多く設けることができないため、少ない外部端子数でより多くの内部信号のモニタを行う必要がある。
また、集積回路の大規模・複雑化により、多くの内部信号の中から複数の内部信号を組み合わせた信号群毎にモニタを行う必要がある。即ち、モニタ信号として出力する内部信号の組み合わせの選択設定を変更し、複数回に亘って同様の評価・試験動作を実施しなければならない場合があるが、モニタする内部信号の選択設定が煩雑であると、評価・試験の作業効率が低下してしまう。
本発明は、集積回路内部の信号を外部にモニタ信号として出力する際に、複数の内部信号を選択してより少ない外部端子数でモニタ信号を出力し、集積回路の外部端子を効率的に使用して内部信号のモニタを可能にすることを目的とする。また、モニタ対象の内部信号を容易に選択可能にすることを目的とする。
本発明の集積回路は、複数の機能回路部と、モニタ選択部と、パラレルシリアル変換数設定部とを含み、前記モニタ選択部は、前記複数の機能回路部からそれぞれ出力される内部信号を入力し、且つ該内部信号についてモニタを必要とすることを示すイネーブル信号を入力して、該イネーブル信号に従って選択した複数の前記内部信号によるパラレル信号をシリアル信号に変換して外部端子に出力すると共に、前記パラレル信号から前記シリアル信号への変換のフォーマットを示す識別子情報を、該識別子情報出力用の外部端子に出力する構成を有し、前記パラレルシリアル変換数設定部は、前記モニタ選択部に対して前記パラレル信号から前記シリアル信号に変換する内部信号数を設定する構成を有する。
本発明のモニタ信号出力方法は、複数の機能回路部と、モニタ選択部と、パラレルシリアル変換数設定部とを含む集積回路の前記機能回路部からそれぞれ出力される内部信号の中のモニタを必要とすることを示すイネーブル信号に従って選択した複数の内部信号によるパラレル信号を、シリアル信号に変換してモニタ信号とし、該モニタ信号と、前記パラレル信号から前記シリアル信号への変換のフォーマットを示す識別子情報とを前記集積回路の外部端子に出力する処理過程と、前記外部端子から出力される前記識別子情報を基に、前記パラレル信号から前記シリアル信号への変換のフォーマットを判定して、該フォーマットに応じて前記モニタ信号をシリアル信号からパラレル信号に変換し、該パラレル信号をモニタを必要とする前記機能回路部からのそれぞれの内部信号とする処理過程とを含むものである。
この集積回路のモニタ信号出力の手法によれば、集積回路の内部信号をパラレル信号からシリアル信号に変換し、かつ該変換のフォーマットを示す識別子情報をモニタ信号と共に外部装置に出力することにより、より多くの内部信号が参照可能になるとともに、モニタ対象の内部信号数が可変となり、モニタ対象の内部信号の増減及び切り替えが容易になり、評価・試験作業の効率を向上させることができる。
図1は開示の集積回路のモニタ信号出力に係る構成例を示す。同図において、10はLSI等の集積回路である。該集積回路10の内部には、機能回路部11、モニタ選択部12及びパラレルシリアル変換数設定部13を備える。各機能回路部11からは、モニタ対象の内部信号が出力される。
モニタ選択部12は、各機能回路部11から出力される内部信号を入力し、その中から評価・試験対象の内部信号を選択し、該内部信号をパラレル信号からシリアル信号に変換して出力する。パラレルシリアル数設定部13は、モニタ選択部12に対して、パラレル信号からシリアル信号に変換する際の信号数を設定する。
モニタ選択部12は、評価・試験対象の内部信号をパラレル信号からシリアル信号に変換したモニタ信号MONと、パラレルシリアル変換のフォーマットを示すタグ(識別子情報)TAGと、シリアル信号の先頭を示すフレームパルスFPとを出力する。
また、20はLSI等の集積回路10の内部信号をモニタする外部装置である。該外部装置20の内部には、シリアルパラレル数判定部21及びモニタ展開部22を備える。シリアルパラレル数判定部21は、タグ(識別子情報)TAGを入力し、該タグ(識別子情報)TAGを基に、シリアル信号のフォーマットを認識し、モニタ展開部22に対して、モニタ信号をシリアル信号からパラレル信号に変換する際のパラレル信号数を判定し、該パラレル信号数をモニタ展開部22に通知する。
モニタ展開部22は、モニタ選択部12から出力されるモニタ信号MONを入力し、該モニタ信号MONをシリアル信号からパラレル信号に変換して出力する。該モニタ信号MONは、図示省略のロジックアナライザ等により解析・評価される。
図2は図1に示したモニタ信号出力に係る構成の動作例を示す。図2の(a)は4個の内部信号をパラレル信号からシリアル信号に変換して出力する動作例を示し、同図の(b)は2個の内部信号をパラレル信号からシリアル信号に変換して出力する動作例を示している。各図において、左側はモニタ選択部12に入力されるパラレルの内部信号を示し、右側はモニタ選択部12から出力されるシリアルのモニタ信号MON、タグ(識別子情報)TAG及びフレームパルスFPを示している。
なお、図2において、モニタ信号MONの波形内に付与した“0”“1”“2”“3”は、それぞれ、内部信号“D0[n:0]”“D1[n:0]”“D2[n:0]”“D3[n:0]”を表している。また、タグ(識別子情報)TAGは、図2(a)の場合は4つのパラレル信号を1つのシリアル信号に、図2(b)の場合は2つのパラレル信号を1つのシリアル信号に変換することを表す。
この構成により、パラレル数がNの場合、パラレル信号のままでモニタ信号を出力する場合に比べて、集積回路10の外部端子数が同じであれば、N倍の数のモニタ信号を出力することが可能となる。また、シリアル信号のフォーマットを可変にし、シリアル変換するパラレル信号の数を選択可能とすることにより、モニタする信号の周波数、集積回路及び外部装置の性能等の条件に応じて適切なパラレル数を設定することが可能となる。
図3の(a)は、タグ(識別子情報)TAGとモニタ信号MONとをシリアル信号として組み込んだフォーマットの例を示す。同図において、モニタ信号MONの波形内に付与した“T”“0”“1”“2”“3”は、それぞれ、タグ(識別子情報)TAG及び内部信号“D0[n:0]”“D1[n:0]”“D2[n:0]”“D3[n:0]”を表している。
タグ(識別子情報)TAGをモニタ信号MONと共にシリアル信号として外部装置に出力することにより、タグ(識別子情報)TAG用の外部端子も削減することが可能となる。タグ(識別子情報)TAGを、シリアル信号の先頭を示すフレームパルスFPのタイミングで出力し、モニタ信号MON用の外部端子とフレームパルスFPの外部端子のみで同様の機能を実現することができる。
例えば、プロセッサのアクセス信号のように、常時モニタする必要がない信号については、各機能回路部11のそれぞれのモニタ信号群DA0,DA,DB0,DB1に対し予め優先度を設定し各モニタ信号群の出力側の回路に於いてモニタ必要/不要を示すイネーブル信号enable_a、enable_bを付加してモニタ選択部12に出力する構成として、モニタ信号MON用の外部端子の有効利用を図ることも可能である。
モニタ選択部12は、イネーブル信号enable_a、enable_bが「モニタ必要」を示している複数のモニタ信号群が入力された場合、その中から優先度の高いモニタ信号群を選択する。そして、優先度が高いモニタ信号群のイネーブル信号が「モニタ不要」を示している区間では、次に優先度の高いモニタ信号群のイネーブル信号を判断して出力する。
図3(b)は、上述の優先度に応じたモニタ信号群の選択の動作例を示している。この動作例では、モニタ信号群DA0,DA1がモニタ信号群DB0,DB1より優先度が高い場合の例を示している。同図に示すように、優先度の高いモニタ信号群DA0,DA1のイネーブル信号enable_aがハイレベル(「モニタ必要」)のときは、該モニタ信号群DA0,DA1を選択し、モニタ選択部12からモニタ信号MONとして出力する。
一方、優先度の高いモニタ信号群DA0,DA1のイネーブル信号enable_aがローレベル(「モニタ不要」)のときは、次に優先度の高く、イネーブル信号enable_bがハイレベル(「モニタ必要」)となっているモニタ信号群DB0,DB1を選択し、モニタ選択部12からモニタ信号MONとして出力する。
なお、図3(b)において、モニタ信号MONの波形内に付与した“A0”“A1”“B0”“B1”は、それぞれ、内部信号“DA0[n:0]”“DA1[n:0]”“DB0[n:0]”“DB1[n:0]”を表している。
また、回路A→回路B→回路C→・・・といったように、順番に動作する機能回路部が存在する場合、各機能回路部は、それぞれ動作状態となったタイミングで「モニタ必要」を示すイネーブル信号enable_a、enable_b、enable_cを出力し、モニタ選択部12では各機能回路部A,B,Cからのイネーブル信号enable_a、enable_b、enable_cに従って、各機能回路部A,B,Cから入力されるモニタ信号群を選択する。これにより、現在動作中の機能回路部のモニタ信号群を自動的に選択するよう切り替えてモニタ信号を出力することが可能となる。
図4に上述のモニタ信号群の自動選択の動作例を示す。ここで、図4(a)に示すように、機能回路部11Aからイネーブル信号enable_a及びモニタ信号群DA0,DA1が、機能回路部11Bからイネーブル信号enable_b及びモニタ信号群DB0,DB1が、機能回路部11Cからイネーブル信号enable_c及びモニタ信号群DC0,DC1が、それぞれ順番に出力されるものとする。
すると、図4(b)に示すように、イネーブル信号enable_aがハイレベル(「モニタ必要」)のとき、機能回路部11Aのモニタ信号群DA0,DA1を選択してモニタ信号として出力し、イネーブル信号enable_bがハイレベル(「モニタ必要」)のとき、機能回路部11Bのモニタ信号群DB0,DB1を選択してモニタ信号として出力し、イネーブル信号enable_cがハイレベル(「モニタ必要」)のとき、機能回路部11Cのモニタ信号群DC0,DC1を選択してモニタ信号として出力する。
図4(b)において、モニタ信号MONの波形内に付与した“A0”“A1”“B0”“B1”“C0”“C1”は、それぞれ、内部信号“DA0[n:0]”“DA1[n:0]”“DB0[n:0]”“DB1[n:0]”“DC0[n:0]”“DC1[n:0]”を表している。
また、タグ(識別子情報)TAGは、イネーブル信号enable_aがハイレベルのときは、機能回路部11Aのモニタ信号群DA0,DA1のパラレルシリアル変換のフォーマットを示し、イネーブル信号enable_bがハイレベルのときは、機能回路部11Bのモニタ信号群DB0,DB1のパラレルシリアル変換のフォーマットを示し、イネーブル信号enable_cがハイレベルのときは、機能回路部11Cのモニタ信号群DC0,DC1のパラレルシリアル変換のフォーマットを示す。
更に、各機能回路部の動作シーケンスを一括管理するスケジューラを有する場合、該スケジューラから各機能回路部に出力する制御信号をモニタ選択部12に入力し、モニタ選択部12では、該制御信号に従って各機能回路部からのモニタ信号群を自動的に選択して切り替える構成とすることができる。
また、各機能回路部11A,11B,11Cの動作シーケンスを制御するスケジューラとは別に、モニタ信号群を選択するためのモニタ用スケジューラを備えることにより、より細かいモニタ信号群の選択制御が可能となる。
図5の(a)にモニタ用スケジューラを備えた構成例を示す。同図に示すように、各機能回路部11A,11B,11Cの動作シーケンスを制御するスケジューラ14とは別に、モニタ用スケジューラ15を備える。各機能回路部11A,11B,11Cの動作シーケンスを制御するスケジューラ14の制御信号をモニタ用スケジューラ15に入力し、モニタ用スケジューラ15は、該制御信号に従って各機能回路部11A,11B,11Cからのモニタ信号群を選択する制御信号をモニタ選択部12に出力する。モニタ選択部12は、該制御信号に従って、各機能回路部11A,11B,11Cからのモニタ信号群を選択肢、モニタ信号MONとして外部装置に出力する。
また、図5の(b)に示すように、各機能回路部11A,11B,11Cの動作シーケンスを制御するスケジューラ14をプロセッサ16によるプログラム制御で動作させる構成とする。これにより、プログラムの書き換えにより評価・試験対象のモニタ信号群の選択パターンを容易に変更することが可能となる。
集積回路のモニタ信号出力に係る構成例を示す図である。 モニタ信号出力に係る構成の動作例を示す図である。 (a)タグをシリアル信号に組み込んだフォーマットの例及び(b)優先度に応じたモニタ信号群の選択の動作例を示す図である。 モニタ信号群の自動選択の動作例を示す図である。 モニタ用スケジューラを備えた構成例を示す図である。
符号の説明
10 集積回路
11 機能回路部
12 モニタ選択部
13 パラレルシリアル変換数設定部
14 スケジューラ
15 モニタ用スケジューラ
16 プロセッサ
20 外部装置
21 シリアルパラレル数判定部
22 モニタ展開部

Claims (4)

  1. 複数の機能回路部と、モニタ選択部と、パラレルシリアル変換数設定部とを含み、前記モニタ選択部は、前記複数の機能回路部からそれぞれ出力される内部信号を入力し、且つ該内部信号についてモニタを必要とすることを示すイネーブル信号を入力して、該イネーブル信号に従って選択した複数の前記内部信号によるパラレル信号をシリアル信号に変換して外部端子に出力すると共に、前記パラレル信号から前記シリアル信号への変換のフォーマットを示す識別子情報を、該識別子情報出力用の外部端子に出力する構成を有し、
    前記パラレルシリアル変換数設定部は、前記モニタ選択部に対して前記パラレル信号から前記シリアル信号に変換する内部信号数を設定する構成を有する
    ことを特徴とする集積回路。
  2. 複数の機能回路部と、モニタ選択部と、パラレルシリアル変換数設定部と共に、前記複数の機能回路部に制御信号を入力するスケジューラを含み、前記モニタ選択部は、前記スケジューラからの前記制御信号を入力し、且つ前記複数の機能回路部からそれぞれ出力される内部信号を入力し、該内部信号についてモニタを必要とすることを示すイネーブル信号を入力して、該イネーブル信号に従って選択した複数の前記内部信号によるパラレル信号をシリアル信号に変換して外部端子に出力すると共に、該外部端子と異なる外部端子から、前記パラレル信号を前記シリアル信号へ変換するフォーマットを示す識別子情報を出力する構成を有し、
    前記パラレルシリアル変換数設定部は、前記モニタ選択部に対して、前記パラレル信号から前記シリアル信号に変換する内部信号数を設定する構成を有する
    ことを特徴とする集積回路。
  3. 複数の機能回路部と、モニタ選択部と、パラレルシリアル変換数設定部とを含む集積回路の前記機能回路部からそれぞれ出力される内部信号の中のモニタを必要とすることを示すイネーブル信号に従って選択した複数の内部信号によるパラレル信号を、シリアル信号に変換してモニタ信号とし、該モニタ信号と、前記パラレル信号から前記シリアル信号への変換のフォーマットを示す識別子情報とを前記集積回路の外部端子に出力する処理過程と、
    前記外部端子から出力される前記識別子情報を基に、前記パラレル信号から前記シリアル信号への変換のフォーマットを判定して、該フォーマットに応じて前記モニタ信号をシリアル信号からパラレル信号に変換し、該パラレル信号をモニタを必要とする前記機能回路部からのそれぞれの内部信号とする処理過程と
    を含むことを特徴とする集積回路のモニタ信号出力方法。
  4. 複数の機能回路部と、該複数の機能回路部の動作シーケンスを管理制御するスケジューラと、モニタ選択部と、パラレルシリアル変換数設定部とを含む集積回路の前記スケジューラによる制御に従って、前記機能回路部から出力される内部信号の中のモニタを必要とすることを示すイネーブル信号により選択した複数の内部信号によるパラレル信号を、シリアル信号に変換してモニタ信号とし、該モニタ信号と、前記パラレル信号から前記シリアル信号への変換のフォーマットを示す識別子情報とを前記集積回路の外部端子から出力する処理過程と、
    前記外部端子から出力される前記識別子情報を基に、前記パラレル信号から前記シリアル信号への変換のフォーマットを判定して、該フォーマットに応じて前記モニタ信号をシリアル信号からパラレル信号に変換し、該パラレル信号をモニタを必要とする前記機能回路部からのそれぞれの内部信号とする処理過程と
    を含むことを特徴とする集積回路のモニタ信号出力方法。
JP2008197599A 2008-07-31 2008-07-31 集積回路及びそのモニタ信号出力方法 Expired - Fee Related JP5146179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008197599A JP5146179B2 (ja) 2008-07-31 2008-07-31 集積回路及びそのモニタ信号出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197599A JP5146179B2 (ja) 2008-07-31 2008-07-31 集積回路及びそのモニタ信号出力方法

Publications (2)

Publication Number Publication Date
JP2010032468A JP2010032468A (ja) 2010-02-12
JP5146179B2 true JP5146179B2 (ja) 2013-02-20

Family

ID=41737105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197599A Expired - Fee Related JP5146179B2 (ja) 2008-07-31 2008-07-31 集積回路及びそのモニタ信号出力方法

Country Status (1)

Country Link
JP (1) JP5146179B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133585A (ja) * 2010-12-21 2012-07-12 Fujitsu Ltd 回路装置、モニタ装置およびモニタ方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0447280A (ja) * 1990-06-14 1992-02-17 Nec Corp デジタル回路試験装置
JPH0458172A (ja) * 1990-06-27 1992-02-25 Hitachi Ltd 論理テスト機能付き論理回路
JP4437881B2 (ja) * 2001-06-22 2010-03-24 富士通マイクロエレクトロニクス株式会社 デバッグサポートユニットを有するマイクロコントローラ
JP4242741B2 (ja) * 2003-09-19 2009-03-25 パナソニック株式会社 デバッグ用信号処理回路
JP4464329B2 (ja) * 2004-08-02 2010-05-19 パナソニック株式会社 信号出力制御装置、及び信号出力制御方法

Also Published As

Publication number Publication date
JP2010032468A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
US20110307752A1 (en) Semiconductor device, and design method, design tool, and fault detection method of semiconductor device
JP4802139B2 (ja) 半導体集積回路モジュール
US20080313517A1 (en) Debug circuit
JP5146179B2 (ja) 集積回路及びそのモニタ信号出力方法
CN114461579A (zh) Pattern文件并行读取和动态调度的处理方法、系统及ATE设备
US7279996B2 (en) Method of functionality testing for a ring oscillator
KR100974669B1 (ko) 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
JPWO2009028034A1 (ja) 電子デバイスおよび診断装置
KR20170021640A (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
JP2007178387A (ja) 半導体集積回路装置
US20070043995A1 (en) Semiconductor integrated circuit
JP4941125B2 (ja) 半導体テスト装置
JP2001085620A (ja) 集積回路の試験装置
JP2000338188A (ja) 半導体集積回路の試験回路
JPWO2008120389A1 (ja) メモリテスト回路、半導体集積回路およびメモリテスト方法
KR20070055850A (ko) 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치
JP5146254B2 (ja) データ転送システムおよびlsiテスタ
JP6459806B2 (ja) 半導体集積回路
JP2008135117A (ja) 半導体装置
JP2004191149A (ja) スキャンテスト回路およびテスト方法
JP3338817B2 (ja) 集積回路のテスト回路
JP2004325180A (ja) 大規模システムlsiのテスト方法
JP2008060819A (ja) 集積回路の試験方法
JP2009042017A (ja) スキャンパス回路及び半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees