KR20170021640A - 테스트 장치 및 이를 포함하는 테스트 시스템 - Google Patents

테스트 장치 및 이를 포함하는 테스트 시스템 Download PDF

Info

Publication number
KR20170021640A
KR20170021640A KR1020150116264A KR20150116264A KR20170021640A KR 20170021640 A KR20170021640 A KR 20170021640A KR 1020150116264 A KR1020150116264 A KR 1020150116264A KR 20150116264 A KR20150116264 A KR 20150116264A KR 20170021640 A KR20170021640 A KR 20170021640A
Authority
KR
South Korea
Prior art keywords
test
code
comparison
signal
test result
Prior art date
Application number
KR1020150116264A
Other languages
English (en)
Other versions
KR102409926B1 (ko
Inventor
김동건
박제영
문병수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150116264A priority Critical patent/KR102409926B1/ko
Priority to US15/157,799 priority patent/US10360992B2/en
Publication of KR20170021640A publication Critical patent/KR20170021640A/ko
Application granted granted Critical
Publication of KR102409926B1 publication Critical patent/KR102409926B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 장치는 저장 장치, 데이터 드라이버, 비교 회로, 분석 회로, 및 컨트롤러를 포함한다. 저장 장치는 테스트 시퀀스를 저장한다. 데이터 드라이버는 n-비트의 테스트 코드에 기초하여 제1 내지 제(2^n) 입력 전압들 중의 하나를 데이터 핀을 통해 테스트 대상 장치에 테스트 신호로서 출력한다. 비교 회로는 테스트 대상 장치로부터 데이터 핀을 통해 수신되는 테스트 결과 신호를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성한다. 분석 회로는 제1 내지 제(2^n) 비교 신호들에 기초하여 n-비트의 테스트 결과 코드를 생성한다. 컨트롤러는 저장 장치에 저장된 테스트 시퀀스를 n-비트 단위로 구분하여 테스트 코드를 생성하고, 분석 회로로부터 제공되는 테스트 결과 코드에 포함되는 n-비트 각각에 기초하여 테스트 대상 장치의 불량 영역을 판단한다.

Description

테스트 장치 및 이를 포함하는 테스트 시스템 {TEST DEVICE AND TEST SYSTEM HAVING THE SAME}
본 발명은 반도체 장치의 테스트에 관한 것으로, 보다 상세하게는 반도체 테스트 장치 및 이를 포함하는 테스트 시스템에 관한 것이다.
반도체 테스트 장치란 반도체 장치를 전기적으로 검사하는 기능을 수행하는 하드웨어와 소프트웨어가 결합된 자동화 장치를 말한다.
최근 DRAM(Dynamic Random Access Memory)과 같은 반도체 장치의 용량은 빠른 속도로 증가하고 있다. 반도체 장치의 용량이 증가함에 따라, 상기 반도체 장치에 대해 전기적 검사를 수행하는 테스트 동작에 소요되는 시간 역시 증가하고 있다.
따라서 대용량의 반도체 장치의 개발 속도를 향상시키기 위해서는, 테스트 장치의 테스트 수행 속도를 향상시킬 것이 요구된다.
이에 따라, 본 발명의 일 목적은 테스트 수행 속도를 향상시킬 수 있는 테스트 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 테스트 장치를 포함하는 테스트 시스템을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 테스트 장치는 저장 장치, 데이터 드라이버, 비교 회로, 분석 회로, 및 컨트롤러를 포함한다. 상기 저장 장치는 테스트 시퀀스를 저장한다. 상기 데이터 드라이버는 n-비트의 테스트 코드에 기초하여 제1 내지 제(2^n)(n은 2 이상의 양의 정수) 입력 전압들 중의 하나를 데이터 핀을 통해 테스트 대상 장치에 테스트 신호로서 출력한다. 상기 비교 회로는 상기 테스트 대상 장치로부터 상기 데이터 핀을 통해 수신되는 테스트 결과 신호를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성한다. 상기 분석 회로는 상기 제1 내지 제(2^n) 비교 신호들에 기초하여 n-비트의 테스트 결과 코드를 생성한다. 상기 컨트롤러는 상기 저장 장치에 저장된 상기 테스트 시퀀스를 n-비트 단위로 구분하여 상기 테스트 코드를 생성하고, 상기 분석 회로로부터 제공되는 상기 테스트 결과 코드에 포함되는 n-비트 각각에 기초하여 상기 테스트 대상 장치의 불량 영역을 판단한다.
일 실시예에 있어서, 상기 테스트 장치는 상기 제1 내지 제(2^n) 입력 전압들 및 상기 제1 내지 제(2^n) 비교 전압들을 생성하는 전압 생성기를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 내지 제(2^n) 입력 전압들은 제1 내지 제(2^(n-1)) 고 입력 전압들 및 제1 내지 제(2^(n-1)) 저 입력 전압들을 포함하고, 상기 제1 내지 제(2^n) 비교 전압들은 제1 내지 제(2^(n-1)) 고 비교 전압들 및 제1 내지 제(2^(n-1)) 저 비교 전압들을 포함하고, 상기 제k(k는 2^(n-1) 이하의 양의 정수) 고 비교 전압은 상기 제k 고 입력 전압 보다 낮은 전압 레벨을 갖고, 상기 제k 저 비교 전압은 상기 제k 저 입력 전압 보다 높은 전압 레벨을 가질 수 있다.
상기 제1 내지 제(2^(n-1)) 고 입력 전압들은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 갖고, 상기 제1 내지 제(2^(n-1)) 저 입력 전압들은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 갖고, 상기 제1 내지 제(2^(n-1)) 고 비교 전압들은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 갖고, 상기 제1 내지 제(2^(n-1)) 저 비교 전압들은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 가질 수 있다.
상기 비교 회로는, 제1 내지 제(2^(n-1)) 고 비교기들 및 제1 내지 제(2^(n-1)) 저 비교기들을 포함할 수 있다. 상기 제k 고 비교기는 상기 테스트 결과 신호가 상기 제k 고 비교 전압보다 크거나 같은 경우 제1 논리 레벨을 갖는 제k 고 비교 신호를 출력하고, 상기 테스트 결과 신호가 상기 제k 고 비교 전압보다 작은 경우 제2 논리 레벨을 갖는 상기 제k 고 비교 신호를 출력하고, 상기 제k 저 비교기는 상기 테스트 결과 신호가 상기 제k 저 비교 전압보다 작거나 같은 경우 상기 제1 논리 레벨을 갖는 제k 저 비교 신호를 출력하고, 상기 테스트 결과 신호가 상기 제k 저 비교 전압보다 큰 경우 상기 제2 논리 레벨을 갖는 상기 제k 저 비교 신호를 출력할 수 있다. 상기 제1 내지 제(2^n) 비교 신호들은 상기 제1 내지 제(2^(n-1)) 고 비교 신호들 및 상기 제1 내지 제(2^(n-1)) 저 비교 신호들을 포함할 수 있다.
일 실시예에 있어서, 상기 분석 회로는, 상기 컨트롤러로부터 수신되는 스트로브 신호가 활성화되는 시점에 상기 비교 회로로부터 수신되는 상기 제1 내지 제(2^n) 비교 신호들을 제1 내지 제(2^n) 판정 신호들로서 출력하는 버퍼 회로, 및 상기 제1 내지 제(2^n) 판정 신호들 각각의 논리 레벨에 기초하여 상기 테스트 결과 신호의 전압 레벨에 상응하는 상기 테스트 결과 코드를 생성하는 디코더를 포함할 수 있다.
일 실시예에 있어서, 상기 컨트롤러는 상기 테스트 결과 코드에 포함되는 n-비트 각각과 상기 테스트 코드에 포함되는 n-비트 각각을 비교하여 상기 테스트 대상 장치의 불량 영역을 판단할 수 있다.
상기 테스트 결과 코드에 포함되는 n-비트 각각과 상기 테스트 코드에 포함되는 n-비트 각각이 서로 동일한 경우, 상기 컨트롤러는 상기 테스트 대상 장치가 양호한 것으로 판단할 수 있다.
상기 테스트 결과 코드에 포함되는 m(m은 n 이하의 양의 정수)번째 비트가 상기 테스트 코드에 포함되는 m번째 비트와 서로 다른 경우, 상기 컨트롤러는 상기 테스트 코드에 포함되는 상기 m번째 비트에 상응하는 상기 테스트 대상 장치의 일부분을 불량 영역으로 판단할 수 있다.
일 실시예에 있어서, 상기 테스트 장치는 상기 컨트롤러로부터 생성되는 커맨드 신호, 어드레스 신호, 및 클럭 신호를 상기 테스트 대상 장치에 제공하는 드라이브 채널을 더 포함할 수 있다.
상기 드라이브 채널은, 상기 컨트롤러로부터 수신되는 상기 커맨드 신호를 커맨드 핀을 통해 상기 테스트 대상 장치에 제공하는 커맨드 드라이버, 상기 컨트롤러로부터 수신되는 상기 어드레스 신호를 어드레스 핀을 통해 상기 테스트 대상 장치에 제공하는 어드레스 드라이버, 및 상기 컨트롤러로부터 수신되는 상기 클럭 신호를 클럭 핀을 통해 상기 테스트 대상 장치에 제공하는 클럭 드라이버를 포함할 수 있다.
상기 컨트롤러는, 기입 명령 및 테스트 어드레스를 상기 드라이브 채널에 제공하고, 상기 테스트 코드를 상기 데이터 드라이버에 제공한 후, 독출 명령 및 상기 테스트 어드레스를 상기 드라이브 채널에 제공하고, 상기 분석 회로로부터 상기 테스트 결과 코드를 수신할 수 있다.
상기 테스트 결과 코드에 포함되는 m(m은 n 이하의 양의 정수)번째 비트가 상기 테스트 코드에 포함되는 m번째 비트와 서로 다른 경우, 상기 컨트롤러는 상기 테스트 어드레스보다 (m-1)만큼 큰 어드레스에 상응하는 상기 테스트 대상 장치의 일부분을 불량 영역으로 판단할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 테스트 시스템은 테스트 대상 장치, 및 테스트 장치를 포함한다. 상기 테스트 장치는 n-비트의 테스트 코드에 기초하여 제1 내지 제(2^n)(n은 2 이상의 양의 정수) 입력 전압들 중의 하나를 데이터 핀을 통해 상기 테스트 대상 장치에 테스트 신호로서 제공하고, 상기 테스트 대상 장치로부터 상기 데이터 핀을 통해 수신되는 테스트 결과 신호를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 n-비트의 테스트 결과 코드를 생성하고, 상기 테스트 결과 코드에 기초하여 상기 테스트 대상 장치의 불량 영역을 판단한다.
일 실시예에 있어서, 상기 테스트 장치는, 테스트 시퀀스를 저장하는 저장 장치, 상기 테스트 코드에 기초하여 상기 제1 내지 제(2^n) 입력 전압들 중의 하나를 상기 데이터 핀을 통해 상기 테스트 대상 장치에 상기 테스트 신호로서 출력하는 데이터 드라이버, 상기 테스트 대상 장치로부터 상기 데이터 핀을 통해 수신되는 상기 테스트 결과 신호를 상기 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성하는 비교 회로, 상기 제1 내지 제(2^n) 비교 신호들에 기초하여 상기 테스트 결과 코드를 생성하는 분석 회로, 및 상기 저장 장치에 저장된 상기 테스트 시퀀스를 n-비트 단위로 구분하여 상기 테스트 코드를 생성하고, 상기 분석 회로로부터 제공되는 상기 테스트 결과 코드에 포함되는 n-비트 각각에 기초하여 상기 테스트 대상 장치의 불량 영역을 판단하는 컨트롤러를 포함할 수 있다.
일 실시예에 있어서, 상기 테스트 장치는 제1 테스트 명령 및 상기 테스트 신호를 상기 테스트 대상 장치에 제공한 이후, 제2 테스트 명령을 상기 테스트 대상 장치에 제공하고, 상기 테스트 대상 장치는, 상기 제1 테스트 명령을 수신하는 경우, 상기 테스트 신호의 전압 레벨에 기초하여 n-비트의 테스트 입력 코드를 생성하고, 상기 테스트 입력 코드를 사용하여 상기 제1 테스트 명령에 상응하는 동작을 수행하고, 상기 제2 테스트 명령을 수신하는 경우, 상기 제2 테스트 명령에 상응하는 동작을 수행하여 n-비트의 테스트 출력 코드를 생성하고, 상기 테스트 출력 코드에 상응하는 전압 레벨을 갖는 상기 테스트 결과 신호를 생성하고, 상기 테스트 결과 신호를 상기 테스트 장치에 제공할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 테스트 장치의 동작 방법에서, 테스트 시퀀스를 n-비트 단위로 구분하여 테스트 코드를 생성하고, 상기 테스트 코드에 기초하여 제1 내지 제(2^n)(n은 2 이상의 양의 정수) 입력 전압들 중의 하나를 데이터 핀을 통해 테스트 대상 장치에 테스트 신호로서 출력하고, 상기 테스트 대상 장치로부터 상기 데이터 핀을 통해 테스트 결과 신호를 수신하고, 상기 테스트 결과 신호를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성하고, 상기 제1 내지 제(2^n) 비교 신호들에 기초하여 n-비트의 테스트 결과 코드를 생성하고, 상기 테스트 결과 코드에 포함되는 n-비트 각각에 기초하여 상기 테스트 대상 장치의 불량 영역을 판단한다.
일 실시예에 있어서, 상기 제1 내지 제(2^n) 입력 전압들은 제1 내지 제(2^(n-1)) 고 입력 전압들 및 제1 내지 제(2^(n-1)) 저 입력 전압들을 포함하고, 상기 제1 내지 제(2^n) 비교 전압들은 제1 내지 제(2^(n-1)) 고 비교 전압들 및 제1 내지 제(2^(n-1)) 저 비교 전압들을 포함하고, 상기 제k(k는 2^(n-1) 이하의 양의 정수) 고 비교 전압은 상기 제k 고 입력 전압 보다 낮은 전압 레벨을 갖고, 상기 제k 저 비교 전압은 상기 제k 저 입력 전압 보다 높은 전압 레벨을 가질 수 있다.
상기 테스트 결과 신호를 상기 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 상기 제1 내지 제(2^n) 비교 신호들을 생성하는 단계는, 상기 테스트 결과 신호가 상기 제k 고 비교 전압보다 크거나 같은 경우 제1 논리 레벨을 갖는 제k 고 비교 신호를 생성하는 단계, 상기 테스트 결과 신호가 상기 제k 고 비교 전압보다 작은 경우 제2 논리 레벨을 갖는 상기 제k 고 비교 신호를 생성하는 단계, 상기 테스트 결과 신호가 상기 제k 저 비교 전압보다 작거나 같은 경우 상기 제1 논리 레벨을 갖는 제k 저 비교 신호를 생성하는 단계, 상기 테스트 결과 신호가 상기 제k 저 비교 전압보다 큰 경우 상기 제2 논리 레벨을 갖는 상기 제k 저 비교 신호를 생성하는 단계, 및 상기 제1 내지 제(2^(n-1)) 고 비교 신호들 및 상기 제1 내지 제(2^(n-1)) 저 비교 신호들을 상기 제1 내지 제(2^n) 비교 신호들로서 출력하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 내지 제(2^n) 비교 신호들에 기초하여 상기 테스트 결과 코드를 생성하는 단계는, 스트로브 신호가 활성화되는 시점에 생성되는 상기 제1 내지 제(2^n) 비교 신호들을 제1 내지 제(2^n) 판정 신호들로서 출력하는 단계, 및 상기 제1 내지 제(2^n) 판정 신호들 각각의 논리 레벨에 기초하여 상기 테스트 결과 신호의 전압 레벨에 상응하는 상기 테스트 결과 코드를 생성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 테스트 장치는 하나의 데이터 전송 구간 동안 n-비트의 데이터를 사용하여 테스트 대상 장치에 대해 테스트 동작을 수행하므로, 상기 테스트 대상 장치에 대한 테스트 수행 시간을 효과적으로 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 블록도이다.
도 2는 도 1의 테스트 시스템에 포함되는 테스트 장치의 일 예를 나타내는 블록도이다.
도 3은 도 2의 테스트 장치에 포함되는 전압 생성기로부터 생성되는 제1 내지 제(2^n) 입력 전압들 및 제1 내지 제(2^n) 비교 전압들을 설명하기 위한 도면이다.
도 4는 도 2의 테스트 장치에 포함되는 데이터 드라이버의 동작을 설명하기 위한 도면이다.
도 5는 도 2의 테스트 장치에 포함되는 비교 회로 및 분석 회로의 일 예를 나타내는 블록도이다.
도 6은 도 5의 디코더에 포함되는 룩업 테이블의 일 예를 나타내는 도면이다.
도 7은 도 5에 도시된 비교 회로 및 분석 회로의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 테스트 장치의 동작 방법을 나타내는 순서도이다.
도 9는 도 8의 제1 내지 제(2^n) 비교 신호들을 생성하는 단계의 일 예를 나타내는 순서도이다.
도 10은 도 8의 테스트 결과 코드를 생성하는 단계의 일 예를 나타내는 순서도이다.
도 11은 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 블록도이다.
도 1을 참조하면, 테스트 시스템(10)은 테스트 장치(100) 및 테스트 대상 장치(Device Under Test, DUT)(200)를 포함한다.
테스트 장치(100)의 커맨드 핀(101), 어드레스 핀(102), 클럭 핀(103), 및 데이터 핀(104)은 각각 테스트 대상 장치(200)의 커맨드 핀(201), 어드레스 핀(202), 클럭 핀(203), 및 데이터 핀(204)과 연결된다.
일 실시예에 있어서, 테스트 대상 장치(200)는 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치일 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 테스트 대상 장치(200)는 기입 동작 및 독출 동작을 수행할 수 있는 임의의 반도체 장치일 수 있다.
테스트 장치(100)는 커맨드 핀(101, 201)을 통해 테스트 대상 장치(200)에 커맨드 신호(CMD)를 제공하고, 어드레스 핀(102, 202)을 통해 테스트 대상 장치(200)에 어드레스 신호(ADDR)를 제공하고, 클럭 핀(103, 203)을 통해 테스트 대상 장치(200)에 클럭 신호(CLK)를 제공한다. 테스트 장치(100)는 커맨드 신호(CMD), 어드레스 신호(ADDR), 및 클럭 신호(CLK)를 사용하여 테스트 대상 장치(200)에 대한 테스트 동작을 제어한다.
또한, 테스트 장치(100)는 n-비트의 테스트 코드에 기초하여 제1 내지 제(2^n) 입력 전압들 중의 하나를 데이터 핀(104, 204)을 통해 테스트 대상 장치(200)에 테스트 신호(TS)로서 제공한다. 여기서, n은 2 이상의 양의 정수를 나타낸다.
테스트 대상 장치(200)는 테스트 신호(TS)에 상응하는 테스트 결과 신호(TRS)를 데이터 핀(104, 204)을 통해 테스트 장치(100)에 제공한다.
테스트 장치(100)는 테스트 대상 장치(200)로부터 데이터 핀(104, 204)을 통해 수신되는 테스트 결과 신호(TRS)를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 n-비트의 테스트 결과 코드를 생성하고, 상기 테스트 결과 코드에 기초하여 테스트 대상 장치(200)의 불량 영역을 판단한다.
일 실시예에 있어서, 테스트 장치(100)는 제1 테스트 명령, 테스트 어드레스, 및 테스트 신호(TS)를 테스트 대상 장치(200)에 제공할 수 있다. 테스트 대상 장치(200)는 상기 제1 테스트 명령을 수신하는 경우, 테스트 신호(TS)의 전압 레벨에 기초하여 n-비트의 테스트 입력 코드를 생성하고, 상기 테스트 입력 코드를 사용하여 상기 테스트 어드레스에 상응하는 영역에 대해 상기 제1 테스트 명령에 상응하는 동작을 수행할 수 있다.
예를 들어, 상기 제1 테스트 명령은 기입 명령일 수 있다. 이 경우, 테스트 대상 장치(200)는 상기 테스트 입력 코드에 포함되는 n-비트의 데이터를 상기 테스트 어드레스에 상응하는 영역에 기입할 수 있다.
이후, 테스트 장치(100)는 제2 테스트 명령 및 상기 테스트 어드레스를 테스트 대상 장치(200)에 제공할 수 있다. 테스트 대상 장치(200)는 상기 제2 테스트 명령을 수신하는 경우, 상기 테스트 어드레스에 상응하는 영역에 대해 상기 제2 테스트 명령에 상응하는 동작을 수행하여 n-비트의 테스트 출력 코드를 생성하고, 상기 테스트 출력 코드에 기초하여 테스트 결과 신호(TRS)를 생성하고, 테스트 결과 신호(TRS)를 테스트 장치(100)에 제공할 수 있다.
예를 들어, 상기 제2 테스트 명령은 독출 명령일 수 있다. 이 경우, 테스트 대상 장치(200)는 상기 테스트 어드레스에 상응하는 영역으로부터 n-비트의 데이터를 독출하여 상기 테스트 출력 코드로서 생성하고, 상기 테스트 출력 코드에 상응하는 전압 레벨을 갖는 테스트 결과 신호(TRS)를 생성하여 테스트 장치(100)에 제공할 수 있다.
이후, 테스트 장치(100)는 테스트 결과 신호(TRS)를 상기 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 n-비트의 상기 테스트 결과 코드를 생성하고, 상기 테스트 결과 코드에 포함되는 n-비트 각각과 상기 테스트 코드에 포함되는 n-비트 각각을 비교하여 상기 테스트 대상 장치의 불량 영역을 판단할 수 있다.
예를 들어, 상기 테스트 결과 코드에 포함되는 n-비트 각각과 상기 테스트 코드에 포함되는 n-비트 각각이 서로 동일한 경우, 테스트 장치(100)는 테스트 대상 장치(200)가 양호한 것으로 판단할 수 있다.
이에 반해, 상기 테스트 결과 코드에 포함되는 m(m은 n 이하의 양의 정수)번째 비트가 상기 테스트 코드에 포함되는 m번째 비트와 서로 다른 경우, 테스트 장치(100)는 상기 테스트 코드에 포함되는 상기 m번째 비트에 상응하는 테스트 대상 장치(200)의 일부분을 불량 영역으로 판단할 수 있다. 즉, 테스트 장치(100)는 상기 테스트 코드에 포함되는 상기 m번째 비트가 기입되는 테스트 대상 장치(200)의 일부분을 불량 영역으로 판단할 수 있다.
상술한 바와 같이, 본 발명에 따른 테스트 시스템(10)에서, 테스트 장치(100)는 n-비트의 상기 테스트 코드에 상응하는 전압 레벨을 갖는 테스트 신호(TS)를 테스트 대상 장치(200)에 제공하고, 테스트 대상 장치(200)는 테스트 신호(TS)에 기초하여 n-비트의 상기 테스트 입력 코드를 생성하고, 상기 테스트 입력 코드를 사용하여 테스트 동작을 수행한 후 n-비트의 상기 테스트 출력 코드를 생성하고, 상기 테스트 출력 코드에 상응하는 전압 레벨을 갖는 테스트 결과 신호(TRS)를 테스트 장치(100)에 제공할 수 있다. 따라서, 본 발명에 따른 테스트 시스템(10)은 하나의 데이터 전송 구간 동안 n-비트의 데이터를 사용하여 테스트 대상 장치(200)에 대해 테스트 동작을 수행하므로, 테스트 대상 장치(200)에 대한 테스트 수행 시간은 (1/n)배 감소될 수 있다.
도 1에는 테스트 장치(100)에 하나의 테스트 대상 장치(200)가 연결되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 테스트 장치(100)에는 복수의 테스트 대상 장치들(200)이 연결될 수 있다. 이 경우, 테스트 장치(100)는 복수의 테스트 대상 장치들(200)에 대한 테스트 동작을 동시에 또는 순차적으로 수행할 수 있다.
도 2는 도 1의 테스트 시스템에 포함되는 테스트 장치의 일 예를 나타내는 블록도이다.
도 2를 참조하면, 테스트 장치(100)는 저장 장치(110), 전압 생성기(120), 컨트롤러(130), 드라이브 채널(170), 및 입출력 채널(180)을 포함할 수 있다.
컨트롤러(130)는 커맨드 신호(CMD), 어드레스 신호(ADDR), 및 클럭 신호(CLK)를 드라이브 채널(170)에 제공하고, 드라이브 채널(170)은 커맨드 신호(CMD), 어드레스 신호(ADDR), 및 클럭 신호(CLK)를 테스트 대상 장치(200)에 제공한다.
일 실시예에 있어서, 드라이브 채널(170)은 커맨드 드라이버(DR1)(171), 어드레스 드라이버(DR2)(172), 클럭 드라이버(DR3)(173)를 포함할 수 있다. 커맨드 드라이버(171)는 컨트롤러(130)로부터 수신되는 커맨드 신호(CMD)를 커맨드 핀(101)을 통해 테스트 대상 장치(200)에 제공할 수 있다. 어드레스 드라이버(172)는 컨트롤러(130)로부터 수신되는 어드레스 신호(ADDR)를 어드레스 핀(102)을 통해 테스트 대상 장치(200)에 제공할 수 있다. 클럭 드라이버(173)는 컨트롤러(130)로부터 수신되는 클럭 신호(CLK)를 클럭 핀(103)을 통해 테스트 대상 장치(200)에 제공할 수 있다.
저장 장치(110)는 테스트 대상 장치(200)에 대해 테스트 동작을 수행할 테스트 시퀀스(T_SEQ)를 저장할 수 있다. 일 실시예에 있어서, 저장 장치(110)는 플래시 메모리와 같은 비휘발성 메모리 장치를 포함할 수 있다.
전압 생성기(120)는 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n)) 및 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n))을 생성할 수 있다. 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n)) 각각은 서로 다른 전압 레벨을 갖고, 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n)) 각각은 서로 다른 전압 레벨을 가질 수 있다.
일 실시예에 있어서, 입출력 채널(180)은 데이터 드라이버(DR4)(140), 비교 회로(150), 및 분석 회로(160)를 포함할 수 있다.
컨트롤러(130)는 저장 장치(110)로부터 테스트 시퀀스(T_SEQ)를 독출하고, 테스트 시퀀스(T_SEQ)를 n-비트 단위로 구분하여 테스트 코드(T_CODE)를 생성할 수 있다. 컨트롤러(130)는 테스트 코드(T_CODE)를 데이터 드라이버(140)에 제공할 수 있다.
데이터 드라이버(140)는 전압 생성기(120)로부터 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n))을 수신할 수 있다. 데이터 드라이버(140)는 n-비트를 포함하는 테스트 코드(T_CODE)에 기초하여 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n)) 중의 하나를 데이터 핀(104)을 통해 테스트 대상 장치(200)에 테스트 신호(TS)로서 출력할 수 있다. 따라서 테스트 신호(TS)는 테스트 코드(T_CODE)에 상응하는 전압 레벨을 가질 수 있다.
비교 회로(150)는 테스트 대상 장치(200)로부터 데이터 핀(104)을 통해 테스트 결과 신호(TRS)를 수신할 수 있다. 또한, 비교 회로(150)는 전압 생성기(120)로부터 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n))을 수신할 수 있다. 비교 회로(150)는 테스트 결과 신호(TRS)를 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n)) 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성할 수 있다.
분석 회로(160)는 상기 제1 내지 제(2^n) 비교 신호들에 기초하여 n-비트의 테스트 결과 코드(TR_CODE)를 생성할 수 있다. 따라서 테스트 결과 코드(TR_CODE)는 테스트 결과 신호(TRS)의 전압 레벨에 기초하여 결정될 수 있다. 일 실시예에 있어서, 분석 회로(160)는 컨트롤러(130)로부터 제공되는 스트로브 신호(STR)가 활성화되는 시점에 비교 회로(150)로부터 수신되는 상기 제1 내지 제(2^n) 비교 신호들을 사용하여 n-비트의 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
컨트롤러(130)는 분석 회로(160)로부터 제공되는 테스트 결과 코드(TR_CODE)에 포함되는 n-비트 각각에 기초하여 테스트 대상 장치(200)의 불량 영역을 판단할 수 있다.
도 3은 도 2의 테스트 장치에 포함되는 전압 생성기로부터 생성되는 제1 내지 제(2^n) 입력 전압들 및 제1 내지 제(2^n) 비교 전압들을 설명하기 위한 도면이다.
도 2 및 3을 참조하면, 전압 생성기(120)로부터 생성되는 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n))은 제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1)))을 포함할 수 있다. 또한, 전압 생성기(120)로부터 생성되는 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n))은 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1)))을 포함할 수 있다.
제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1))) 각각 및 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 각각은 기준 전압(VREF)보다 높은 전압 레벨을 갖고, 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1))) 각각 및 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1))) 각각은 기준 전압(VREF)보다 낮은 전압 레벨을 가질 수 있다.
일 실시예에 있어서, 기준 전압(VREF)은 테스트 장치(100)와 테스트 대상 장치(200)가 데이터 핀(101, 201)을 통해 데이터를 송수신하지 않는 구간 동안 데이터 핀(101, 201)의 전압 레벨에 상응할 수 있다.
도 3에 도시된 바와 같이, 제k 고 비교 전압(VOHk)은 제k 고 입력 전압(VIHk) 보다 낮은 전압 레벨을 갖고, 제k 저 비교 전압(VOLk)은 제k 저 입력 전압(VILk) 보다 높은 전압 레벨을 가질 수 있다. 여기서, k는 2^(n-1) 이하의 양의 정수를 나타낸다.
또한, 제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1)))은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 가지고, 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1)))은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 가지고, 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1)))은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 가지고, 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1)))은 동일한 전압 레벨 간격으로 서로 다른 전압 레벨을 가질 수 있다.
도 4는 도 2의 테스트 장치에 포함되는 데이터 드라이버의 동작을 설명하기 위한 도면이다.
도 4에는 테스트 코드(T_CODE)가 두 개의 비트들을 포함하는 경우(즉, n=2)의 데이터 드라이버(140)의 동작이 예시적으로 도시된다.
테스트 코드(T_CODE)가 두 개의 비트들을 포함하는 경우, 전압 생성기(120)는 제1 고 입력 전압(VIH1), 제2 고 입력 전압(VIH2), 제1 저 입력 전압(VIL1), 및 제2 저 입력 전압(VIL2)을 데이터 드라이버(140)에 제공할 수 있다.
데이터 드라이버(140)는 테스트 코드(T_CODE)에 기초하여 제1 고 입력 전압(VIH1), 제2 고 입력 전압(VIH2), 제1 저 입력 전압(VIL1), 및 제2 저 입력 전압(VIL2) 중의 하나를 데이터 핀(104)을 통해 테스트 대상 장치(200)에 테스트 신호(TS)로서 출력할 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 데이터 드라이버(140)는, 테스트 코드(T_CODE)가 "11"인 경우 제2 고 입력 전압(VIH2)을 테스트 신호(TS)로서 출력하고, 테스트 코드(T_CODE)가 "10"인 경우 제1 고 입력 전압(VIH1)을 테스트 신호(TS)로서 출력하고, 테스트 코드(T_CODE)가 "01"인 경우 제1 저 입력 전압(VIL1)을 테스트 신호(TS)로서 출력하고, 테스트 코드(T_CODE)가 "00"인 경우 제2 저 입력 전압(VIL2)을 테스트 신호(TS)로서 출력할 수 있다.
따라서 테스트 신호(TS)는 테스트 코드(T_CODE)에 상응하는 전압 레벨을 가질 수 있다.
도 4에 도시된 데이터 드라이버(140)의 동작은 일 예에 불과하며, 실시예에 따라서, 테스트 코드(T_CODE)의 값에 따라 데이터 드라이버(140)로부터 출력되는 테스트 신호(TS)의 전압 레벨은 도 4에 도시된 바와 다르게 정의될 수도 있다.
도 5는 도 2의 테스트 장치에 포함되는 비교 회로 및 분석 회로의 일 예를 나타내는 블록도이다.
도 5를 참조하면, 비교 회로(150)는 제1 내지 제(2^(n-1)) 고 비교기들(CMP)(151-1~151-2^(n-1)) 및 제1 내지 제(2^(n-1)) 저 비교기들(CMP)(152-1~152-2^(n-1))을 포함할 수 있다.
제1 내지 제(2^(n-1)) 고 비교기들(151-1~151-2^(n-1)) 각각은 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 각각을 수신하고, 제1 내지 제(2^(n-1)) 저 비교기들(152-1~152-2^(n-1)) 각각은 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1))) 각각을 수신할 수 있다. 또한, 테스트 대상 장치(200)로부터 데이터 핀(104)을 통해 수신되는 테스트 결과 신호(TRS)는 제1 내지 제(2^(n-1)) 고 비교기들(151-1~151-2^(n-1)) 각각 및 제1 내지 제(2^(n-1)) 저 비교기들(152-1~152-2^(n-1)) 각각에 공통으로 제공될 수 있다.
제k 고 비교기(151-k)는 테스트 결과 신호(TRS)가 제k 고 비교 전압(VOHk)보다 크거나 같은 경우 제1 논리 레벨을 갖는 제k 고 비교 신호(CMPHk)를 출력하고, 테스트 결과 신호(TRS)가 제k 고 비교 전압(VOHk)보다 작은 경우 제2 논리 레벨을 갖는 제k 고 비교 신호(CMPHk)를 출력할 수 있다.
또한, 제k 저 비교기(152-k)는 테스트 결과 신호(TRS)가 제k 저 비교 전압(VOLk)보다 작거나 같은 경우 상기 제1 논리 레벨을 갖는 제k 저 비교 신호(CMPLk)를 출력하고, 테스트 결과 신호(TRS)가 제k 저 비교 전압(VOLk)보다 큰 경우 상기 제2 논리 레벨을 갖는 제k 저 비교 신호(CMPLk)를 출력할 수 있다.
일 실시예에 있어서, 상기 제1 논리 레벨은 논리 하이 레벨이고, 상기 제2 논리 레벨은 논리 로우 레벨일 수 있다.
비교 회로(150)는 제1 내지 제(2^(n-1)) 고 비교기들(151-1~151-2^(n-1))로부터 생성되는 제1 내지 제(2^(n-1)) 고 비교 신호들(CMPH1~CMPH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교기들(152-1~152-2^(n-1))로부터 생성되는 제1 내지 제(2^(n-1)) 저 비교 신호들(CMPL1~CMPL(2^(n-1)))을 상기 제1 내지 제(2^n) 비교 신호들로서 분석 회로(160)에 제공할 수 있다.
분석 회로(160)는 버퍼 회로(161) 및 디코더(162)를 포함할 수 있다.
버퍼 회로(161)는 컨트롤러(130)로부터 수신되는 스트로브 신호(STR)가 활성화되는 시점에 비교 회로(150)로부터 수신되는 제1 내지 제(2^(n-1)) 고 비교 신호들(CMPH1~CMPH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 신호들(CMPL1~CMPL(2^(n-1)))을 각각 제1 내지 제(2^(n-1)) 고 판정 신호들(DETH1~DETH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 판정 신호들(DETL1~DETL(2^(n-1)))로서 출력할 수 있다. 예를 들어, 버퍼 회로(161)는 스트로브 신호(STR)에 응답하여 제1 내지 제(2^(n-1)) 고 비교 신호들(CMPH1~CMPH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 신호들(CMPL1~CMPL(2^(n-1)))을 샘플링하여 제1 내지 제(2^(n-1)) 고 판정 신호들(DETH1~DETH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 판정 신호들(DETL1~DETL(2^(n-1)))로서 출력할 수 있다.
디코더(162)는 제1 내지 제(2^(n-1)) 고 판정 신호들(DETH1~DETH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 판정 신호들(DETL1~DETL(2^(n-1))) 각각의 논리 레벨에 기초하여 테스트 결과 신호(TRS)의 전압 레벨에 상응하는 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
일 실시예에 있어서, 디코더(162)는 제1 내지 제(2^(n-1)) 고 판정 신호들(DETH1~DETH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 판정 신호들(DETL1~DETL(2^(n-1)))의 논리 레벨과 테스트 결과 코드(TR_CODE)의 값을 연관시켜 저장하는 룩업 테이블(163)을 포함할 수 있다. 이 경우, 디코더(162)는 룩업 테이블(163)로부터 제1 내지 제(2^(n-1)) 고 판정 신호들(DETH1~DETH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 판정 신호들(DETL1~DETL(2^(n-1))) 각각의 논리 레벨에 상응하는 테스트 결과 코드(TR_CODE)를 독출하여 출력할 수 있다.
도 6은 도 5의 디코더에 포함되는 룩업 테이블의 일 예를 나타내는 도면이다.
도 6에는 테스트 코드(T_CODE)가 두 개의 비트들을 포함하는 경우(즉, n=2)의 룩업 테이블(163)이 예시적으로 도시된다.
도 6에 도시된 바와 같이, 룩업 테이블(163)은 제1 고 판정 신호(DETH1), 제2 고 판정 신호(DETH2), 제1 저 판정 신호(DETL1), 및 제2 저 판정 신호(DETL2)의 논리 레벨에 따른 테스트 결과 코드(TR_CODE)의 값을 정의한다.
예를 들어, 룩업 테이블(163)은 제2 저 판정 신호(DETL2)가 논리 로우 레벨이고, 제1 저 판정 신호(DETL1)가 논리 로우 레벨이고, 제1 고 판정 신호(DETH1)가 논리 하이 레벨이고, 제2 고 판정 신호(DETH2)가 논리 하이 레벨인 경우 테스트 결과 코드(TR_CODE)를 "11"로 정의하고, 제2 저 판정 신호(DETL2)가 논리 로우 레벨이고, 제1 저 판정 신호(DETL1)가 논리 로우 레벨이고, 제1 고 판정 신호(DETH1)가 논리 하이 레벨이고, 제2 고 판정 신호(DETH2)가 논리 로우 레벨인 경우 테스트 결과 코드(TR_CODE)를 "10"으로 정의하고, 제2 저 판정 신호(DETL2)가 논리 로우 레벨이고, 제1 저 판정 신호(DETL1)가 논리 하이 레벨이고, 제1 고 판정 신호(DETH1)가 논리 로우 레벨이고, 제2 고 판정 신호(DETH2)가 논리 로우 레벨인 경우 테스트 결과 코드(TR_CODE)를 "01"로 정의하고, 제2 저 판정 신호(DETL2)가 논리 하이 레벨이고, 제1 저 판정 신호(DETL1)가 논리 하이 레벨이고, 제1 고 판정 신호(DETH1)가 논리 로우 레벨이고, 제2 고 판정 신호(DETH2)가 논리 로우 레벨인 경우 테스트 결과 코드(TR_CODE)를 "00"으로 정의할 수 있다.
도 7은 도 5에 도시된 비교 회로 및 분석 회로의 동작을 설명하기 위한 도면이다.
도 7에는 테스트 코드(T_CODE)가 두 개의 비트들을 포함하는 경우(즉, n=2)의 비교 회로(150) 및 분석 회로(160)의 동작이 예시적으로 도시된다.
이하, 도 5, 6 및 7을 참조하여 비교 회로(150) 및 분석 회로(160)의 동작을 설명한다.
스트로브 신호(STR)가 활성화되는 제1 시각(T1)에, 테스트 결과 신호(TRS)는 제1 고 비교 전압(VOH1) 보다 높고 제2 고 비교 전압(VOH2) 보다 낮은 전압 레벨을 갖는다. 따라서 제2 고 비교기(151-2)는 논리 로우 레벨을 갖는 제2 고 비교 신호(CMPH2)를 생성하고, 제1 고 비교기(151-1)는 논리 하이 레벨을 갖는 제1 고 비교 신호(CMPH1)를 생성하고, 제1 저 비교기(152-1)는 논리 로우 레벨을 갖는 제1 저 비교 신호(CMPL1)를 생성하고, 제2 저 비교기(152-2)는 논리 로우 레벨을 갖는 제2 저 비교 신호(CMPL2)를 생성할 수 있다. 따라서 버퍼 회로(161)는 논리 로우 레벨을 갖는 제2 고 판정 신호(DETH2), 논리 하이 레벨을 갖는 제1 고 판정 신호(DETH1), 논리 로우 레벨을 갖는 제1 저 판정 신호(DETL1), 및 논리 로우 레벨을 갖는 제2 저 판정 신호(DETL2)를 생성할 수 있다. 따라서 디코더(162)는, 도 6에 도시된 룩업 테이블(163)을 참조하면, "10"의 값을 갖는 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
스트로브 신호(STR)가 활성화되는 제2 시각(T2)에, 테스트 결과 신호(TRS)는 제2 저 비교 전압(VOL2) 보다 낮은 전압 레벨을 갖는다. 따라서 제2 고 비교기(151-2)는 논리 로우 레벨을 갖는 제2 고 비교 신호(CMPH2)를 생성하고, 제1 고 비교기(151-1)는 논리 로우 레벨을 갖는 제1 고 비교 신호(CMPH1)를 생성하고, 제1 저 비교기(152-1)는 논리 하이 레벨을 갖는 제1 저 비교 신호(CMPL1)를 생성하고, 제2 저 비교기(152-2)는 논리 하이 레벨을 갖는 제2 저 비교 신호(CMPL2)를 생성할 수 있다. 따라서 버퍼 회로(161)는 논리 로우 레벨을 갖는 제2 고 판정 신호(DETH2), 논리 로우 레벨을 갖는 제1 고 판정 신호(DETH1), 논리 하이 레벨을 갖는 제1 저 판정 신호(DETL1), 및 논리 하이 레벨을 갖는 제2 저 판정 신호(DETL2)를 생성할 수 있다. 따라서 디코더(162)는, 도 6에 도시된 룩업 테이블(163)을 참조하면, "00"의 값을 갖는 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
스트로브 신호(STR)가 활성화되는 제3 시각(T3)에, 테스트 결과 신호(TRS)는 제2 고 비교 전압(VOH2) 보다 높은 전압 레벨을 갖는다. 따라서 제2 고 비교기(151-2)는 논리 하이 레벨을 갖는 제2 고 비교 신호(CMPH2)를 생성하고, 제1 고 비교기(151-1)는 논리 하이 레벨을 갖는 제1 고 비교 신호(CMPH1)를 생성하고, 제1 저 비교기(152-1)는 논리 로우 레벨을 갖는 제1 저 비교 신호(CMPL1)를 생성하고, 제2 저 비교기(152-2)는 논리 로우 레벨을 갖는 제2 저 비교 신호(CMPL2)를 생성할 수 있다. 따라서 버퍼 회로(161)는 논리 하이 레벨을 갖는 제2 고 판정 신호(DETH2), 논리 하이 레벨을 갖는 제1 고 판정 신호(DETH1), 논리 로우 레벨을 갖는 제1 저 판정 신호(DETL1), 및 논리 로우 레벨을 갖는 제2 저 판정 신호(DETL2)를 생성할 수 있다. 따라서 디코더(162)는, 도 6에 도시된 룩업 테이블(163)을 참조하면, "11"의 값을 갖는 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
스트로브 신호(STR)가 활성화되는 제4 시각(T4)에, 테스트 결과 신호(TRS)는 제1 저 비교 전압(VOL1) 보다 낮고 제2 저 비교 전압(VOL2) 보다 높은 전압 레벨을 갖는다. 따라서 제2 고 비교기(151-2)는 논리 로우 레벨을 갖는 제2 고 비교 신호(CMPH2)를 생성하고, 제1 고 비교기(151-1)는 논리 로우 레벨을 갖는 제1 고 비교 신호(CMPH1)를 생성하고, 제1 저 비교기(152-1)는 논리 하이 레벨을 갖는 제1 저 비교 신호(CMPL1)를 생성하고, 제2 저 비교기(152-2)는 논리 로우 레벨을 갖는 제2 저 비교 신호(CMPL2)를 생성할 수 있다. 따라서 버퍼 회로(161)는 논리 로우 레벨을 갖는 제2 고 판정 신호(DETH2), 논리 로우 레벨을 갖는 제1 고 판정 신호(DETH1), 논리 하이 레벨을 갖는 제1 저 판정 신호(DETL1), 및 논리 로우 레벨을 갖는 제2 저 판정 신호(DETL2)를 생성할 수 있다. 따라서 디코더(162)는, 도 6에 도시된 룩업 테이블(163)을 참조하면, "01"의 값을 갖는 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
도 5, 6 및 7을 참조하여 상술한 비교 회로(150) 및 분석 회로(160)의 동작은 n이 2 이상의 임의의 정수인 경우에도 동일하게 적용될 수 있다.
다시 도 2를 참조하면, 컨트롤러(130)는 디코더(162)로부터 제공되는 테스트 결과 코드(TR_CODE)에 포함되는 n-비트 각각과 테스트 코드(T_CODE)에 포함되는 n-비트 각각을 비교하여 테스트 대상 장치(200)의 불량 영역을 판단할 수 있다.
이하, 도 1 내지 7을 참조하여 테스트 시스템(10)의 동작에 대해 상세히 설명한다.
컨트롤러(130)는 클럭 신호(CLK)를 클록 드라이버(173)에 제공하고, 클록 드라이버(173)는 클럭 신호(CLK)를 클럭 핀(103, 203)을 통해 테스트 대상 장치(200)에 제공할 수 있다. 따라서 테스트 대상 장치(200)는 클럭 신호(CLK)에 동기되어 동작할 수 있다.
컨트롤러(130)는 기입 명령을 커맨드 드라이버(171)에 제공하고, 테스트 어드레스를 어드레스 드라이버(172)에 제공할 수 있다. 따라서 커맨드 드라이버(171)는 상기 기입 명령을 커맨드 핀(101, 201)을 통해 테스트 대상 장치(200)에 제공하고, 어드레스 드라이버(172)는 상기 테스트 어드레스를 어드레스 핀(102, 202)을 통해 테스트 대상 장치(200)에 제공할 수 있다.
또한, 컨트롤러(130)는 저장 장치(110)에 저장된 테스트 시퀀스(T_SEQ)를 n-비트 단위로 구분하여 테스트 코드(T_CODE)를 생성하고, 테스트 코드(T_CODE)를 데이터 드라이버(140)에 제공할 수 있다. 따라서 데이터 드라이버(140)는 테스트 코드(T_CODE)에 기초하여 제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1))) 중의 하나를 데이터 핀(104, 204)을 통해 테스트 대상 장치(200)에 테스트 신호(TS)로서 출력할 수 있다.
테스트 대상 장치(200)는 상기 기입 명령을 수신하는 경우, 테스트 신호(TS)의 전압 레벨에 기초하여 n-비트의 상기 테스트 입력 코드를 생성할 수 있다. 일 실시예에 있어서, 테스트 대상 장치(200)는 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1)))을 사용하여 테스트 신호(TS)에 상응하는 상기 테스트 입력 코드를 생성할 수 있다. 실시예에 따라서, 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1)))은 테스트 장치(100)로부터 제공될 수도 있고 테스트 대상 장치(200) 내부적으로 생성될 수도 있다. 따라서 상기 테스트 입력 코드는 테스트 코드(T_CODE)와 동일할 수 있다.
테스트 대상 장치(200)는 상기 테스트 입력 코드에 포함되는 n-비트의 데이터를 상기 테스트 어드레스에 상응하는 영역에 기입할 수 있다. 예를 들어, 테스트 대상 장치(200)는 상기 테스트 어드레스로부터 순차적으로 증가하는 어드레스에 상응하는 영역에 상기 테스트 입력 코드에 포함되는 n-비트 각각을 기입할 수 있다.
이후, 컨트롤러(130)는 독출 명령을 커맨드 드라이버(171)에 제공하고, 상기 테스트 어드레스를 어드레스 드라이버(172)에 제공할 수 있다. 따라서 커맨드 드라이버(171)는 상기 독출 명령을 커맨드 핀(101, 201)을 통해 테스트 대상 장치(200)에 제공하고, 어드레스 드라이버(172)는 상기 테스트 어드레스를 어드레스 핀(102, 202)을 통해 테스트 대상 장치(200)에 제공할 수 있다.
테스트 대상 장치(200)는 상기 독출 명령을 수신하는 경우, 상기 테스트 어드레스에 상응하는 영역으로부터 n-비트의 데이터를 독출하여 상기 테스트 출력 코드로서 생성하고, 상기 테스트 출력 코드에 상응하는 전압 레벨을 갖는 테스트 결과 신호(TRS)를 생성할 수 있다. 일 실시예에 있어서, 테스트 대상 장치(200)는 제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1)))을 사용하여 상기 테스트 출력 코드에 상응하는 테스트 결과 신호(TRS)를 생성할 수 있다. 실시예에 따라서, 제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1)))은 테스트 장치(100)로부터 제공될 수도 있고 테스트 대상 장치(200) 내부적으로 생성될 수도 있다. 테스트 대상 장치(200)는 테스트 결과 신호(TRS)를 데이터 핀(104, 204)을 통해 테스트 장치(100)에 제공할 수 있다.
비교 회로(150)는 테스트 결과 신호(TRS)를 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1))) 각각과 비교하여 제1 내지 제(2^(n-1)) 고 비교 신호들(CMPH1~CMPH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 신호들(CMPL1~CMPL(2^(n-1)))을 생성하고, 분석 회로(160)는 제1 내지 제(2^(n-1)) 고 비교 신호들(CMPH1~CMPH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 신호들(CMPL1~CMPL(2^(n-1))) 각각의 논리 레벨에 기초하여 테스트 결과 코드(TR_CODE)를 생성할 수 있다.
컨트롤러(130)는 테스트 결과 코드(TR_CODE)에 포함되는 n-비트 각각과 테스트 코드(T_CODE)에 포함되는 n-비트 각각을 비교하여 테스트 대상 장치(200)의 불량 영역을 판단할 수 있다.
예를 들어, 테스트 결과 코드(TR_CODE)에 포함되는 n-비트 각각과 테스트 코드(T_CODE)에 포함되는 n-비트 각각이 서로 동일한 경우, 컨트롤러(130)는 상기 테스트 어드레스에 상응하는 테스트 대상 장치(200)의 일부분을 양호 영역으로 판단할 수 있다.
이에 반해, 테스트 결과 코드(TR_CODE)에 포함되는 m번째 비트가 테스트 코드(T_CODE)에 포함되는 m번째 비트와 서로 다른 경우, 컨트롤러(130)는 상기 테스트 어드레스보다 (m-1)만큼 큰 어드레스에 상응하는 테스트 대상 장치(200)의 일부분을 불량 영역으로 판단할 수 있다.
도 1 내지 7을 참조하여 상술한 바와 같이, 본 발명에 따른 테스트 시스템(10)에서, 테스트 장치(100)는 n-비트의 테스트 코드(T_CODE)에 상응하는 전압 레벨을 갖는 테스트 신호(TS)를 테스트 대상 장치(200)에 제공하고, 테스트 대상 장치(200)는 테스트 신호(TS)에 기초하여 n-비트의 상기 테스트 입력 코드를 생성하고, 상기 테스트 입력 코드를 사용하여 테스트 동작을 수행한 후 n-비트의 상기 테스트 출력 코드를 생성하고, 상기 테스트 출력 코드에 상응하는 전압 레벨을 갖는 테스트 결과 신호(TRS)를 테스트 장치(100)에 제공할 수 있다. 따라서, 본 발명에 따른 테스트 시스템(10)은 하나의 데이터 전송 구간 동안 n-비트의 데이터를 사용하여 테스트 대상 장치(200)에 대해 테스트 동작을 수행하므로, 테스트 대상 장치(200)에 대한 테스트 수행 시간은 (1/n)배 감소될 수 있다.
도 8은 본 발명의 일 실시예에 따른 테스트 장치의 동작 방법을 나타내는 순서도이다.
도 8에 도시된 테스트 장치의 동작 방법은 도 1의 테스트 시스템(10)에 포함되는 테스트 장치(100)를 통해 수행될 수 있다.
이하, 도 1 내지 8을 참조하여 테스트 장치(100)의 동작 방법에 대해 설명한다.
도 8을 참조하면, 테스트 장치(100)는 테스트 시퀀스(T_SEQ)를 n-비트 단위로 구분하여 테스트 코드(T_CODE)를 생성하고(단계 S100), 테스트 코드(T_CODE)에 기초하여 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n)) 중의 하나를 데이터 핀(104, 204)을 통해 테스트 대상 장치(200)에 테스트 신호(TS)로서 출력한다(단계 S200). 일 실시예에 있어서, 테스트 대상 장치(200)는 기입 동작 및 독출 동작을 수행할 수 있는 임의의 반도체 장치일 수 있다.
테스트 대상 장치(200)는 테스트 신호(TS)에 상응하는 테스트 결과 신호(TRS)를 생성하고, 테스트 장치(100)는 데이터 핀(104, 204)을 통해 테스트 대상 장치(200)로부터 테스트 결과 신호(TRS)를 수신한다(단계 S300).
이후, 테스트 장치(100)는 테스트 결과 신호(TRS)를 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n)) 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성하고(단계 S400), 상기 제1 내지 제(2^n) 비교 신호들에 기초하여 n-비트의 테스트 결과 코드(TR_CODE)를 생성한다(단계 S500).
이후, 테스트 장치(100)는 테스트 결과 코드(TR_CODE)에 포함되는 n-비트 각각에 기초하여 테스트 대상 장치(200)의 불량 영역을 판단한다(단계 S600).
일 실시예에 있어서, 제1 내지 제(2^n) 입력 전압들(VI1~VI(2^n))은 제1 내지 제(2^(n-1)) 고 입력 전압들(VIH1~VIH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 입력 전압들(VIL1~VIL(2^(n-1)))을 포함하고, 제1 내지 제(2^n) 비교 전압들(VO1~VO(2^n))은 제1 내지 제(2^(n-1)) 고 비교 전압들(VOH1~VOH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 전압들(VOL1~VOL(2^(n-1)))을 포함할 수 있다.
도 9는 도 8의 제1 내지 제(2^n) 비교 신호들을 생성하는 단계의 일 예를 나타내는 순서도이다.
도 9를 참조하면, 테스트 장치(100)는 테스트 결과 신호(TRS)가 제k 고 비교 전압(VOHk)보다 크거나 같은 경우 제1 논리 레벨을 갖는 제k 고 비교 신호(CMPHk)를 출력하고(단계 S410), 테스트 결과 신호(TRS)가 제k 고 비교 전압(VOHk)보다 작은 경우 제2 논리 레벨을 갖는 제k 고 비교 신호(CMPHk)를 출력할 수 있다(단계 S420).
또한, 테스트 장치(100)는 테스트 결과 신호(TRS)가 제k 저 비교 전압(VOLk)보다 작거나 같은 경우 상기 제1 논리 레벨을 갖는 제k 저 비교 신호(CMPLk)를 출력하고(단계 S430), 테스트 결과 신호(TRS)가 제k 저 비교 전압(VOLk)보다 큰 경우 상기 제2 논리 레벨을 갖는 제k 저 비교 신호(CMPLk)를 출력할 수 있다(단계 S440).
테스트 장치(100)는 제1 내지 제(2^(n-1)) 고 비교 신호들(CMPH1~CMPH(2^(n-1))) 및 제1 내지 제(2^(n-1)) 저 비교 신호들(CMPL1~CMPL(2^(n-1)))을 상기 제1 내지 제(2^n) 비교 신호들로서 출력할 수 있다(단계 S450).
도 10은 도 8의 테스트 결과 코드를 생성하는 단계의 일 예를 나타내는 순서도이다.
도 10을 참조하면, 테스트 장치(100)는 스트로브 신호가 활성화되는 시점에 생성되는 상기 제1 내지 제(2^n) 비교 신호들을 제1 내지 제(2^n) 판정 신호들로서 출력하고(단계 S510), 상기 제1 내지 제(2^n) 판정 신호들 각각의 논리 레벨에 기초하여 테스트 결과 신호(TRS)의 전압 레벨에 상응하는 테스트 결과 코드(TR_CODE)를 생성할 수 있다(단계 S520).
테스트 장치(100)의 구성 및 동작에 대해서는 도 1 내지 7을 참조하여 상세히 설명하였으므로, 여기서는 도 8 내지 10의 각 단계에 대한 상세한 설명은 생략한다.
도 11은 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 블록도이다.
도 11을 참조하면, 테스트 시스템(700)은 테스트 메인 프레임(710), 테스트 헤더(720), 프로브 카드(730), 반도체 칩들이 형성되는 웨이퍼(740), 기판 지지대(750)를 포함한다.
테스트 메인 프레임(710)은 테스트 신호를 생성하고, 반도체 칩들이 형성되는 웨이퍼(740)에서 생성되는 테스트 결과 신호를 수신할 수 있다.
테스트 헤더(720)는 테스트 헤더(720)에 프로브 카드(730)가 장착되거나, 기판 지지대(750)에 웨이퍼(740)가 장착되는 것을 용이하게 하도록 상하로 이동할 수 있다. 실시예에 따라, 테스트 헤더(720)는 고정되고, 기판 지지대(750)가 상하로 이동하거나, 테스트 헤더(720) 및 기판 지지대(750)가 모두 상하로 이동할 수 있다. 테스트 메인 프레임(710), 테스트 헤더(720) 및 기판 지지대(750)는 자동 테스트 장치(Automatic Test Equipment, ATE)를 구성할 수 있다.
프로브 카드(730)는 테스트 헤더(720)와 연결되는 커넥터(770) 및 상기 반도체 칩들의 패드들과 연결되는 프로브 니들(780)을 포함할 수 있다. 프로브 카드(730)는 커넥터(770)로부터 수신되는 상기 테스트 신호를 프로브 니들(780)로 송신한다. 또한, 프로브 니들(780)로부터 수신되는 상기 테스트 결과 신호를 커넥터(770)로 송신한다.
테스트 메인 프레임(710)은 도 1의 테스트 시스템(10)에 포함되는 테스트 장치(100)로 구현될 수 있고, 웨이퍼(740)에 형성되는 상기 반도체 칩들 각각은 도 1의 테스트 시스템(10)에 포함되는 테스트 대상 장치(200)로 구현될 수 있다. 따라서 테스트 시스템(700)에서, 웨이퍼(740)에 형성되는 상기 반도체 칩들 각각에 대한 테스트 수행 시간은 효과적으로 감소될 수 있다.
본 발명은 반도체 장치에 대해 테스트를 수행하는 테스트 시스템에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 700: 테스트 시스템 100: 테스트 장치
110: 저장 장치 120: 전압 생성기
130: 컨트롤러 140: 데이터 드라이버
150: 비교 회로 160: 분석 회로
170: 드라이브 채널 180: 입출력 채널

Claims (10)

  1. 테스트 시퀀스를 저장하는 저장 장치;
    n-비트의 테스트 코드에 기초하여 제1 내지 제(2^n)(n은 2 이상의 양의 정수) 입력 전압들 중의 하나를 데이터 핀을 통해 테스트 대상 장치에 테스트 신호로서 출력하는 데이터 드라이버;
    상기 테스트 대상 장치로부터 상기 데이터 핀을 통해 수신되는 테스트 결과 신호를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 제1 내지 제(2^n) 비교 신호들을 생성하는 비교 회로;
    상기 제1 내지 제(2^n) 비교 신호들에 기초하여 n-비트의 테스트 결과 코드를 생성하는 분석 회로; 및
    상기 저장 장치에 저장된 상기 테스트 시퀀스를 n-비트 단위로 구분하여 상기 테스트 코드를 생성하고, 상기 분석 회로로부터 제공되는 상기 테스트 결과 코드에 포함되는 n-비트 각각에 기초하여 상기 테스트 대상 장치의 불량 영역을 판단하는 컨트롤러를 포함하는 테스트 장치.
  2. 제1 항에 있어서, 상기 제1 내지 제(2^n) 입력 전압들은 제1 내지 제(2^(n-1)) 고 입력 전압들 및 제1 내지 제(2^(n-1)) 저 입력 전압들을 포함하고, 상기 제1 내지 제(2^n) 비교 전압들은 제1 내지 제(2^(n-1)) 고 비교 전압들 및 제1 내지 제(2^(n-1)) 저 비교 전압들을 포함하고,
    상기 제k(k는 2^(n-1) 이하의 양의 정수) 고 비교 전압은 상기 제k 고 입력 전압 보다 낮은 전압 레벨을 갖고,
    상기 제k 저 비교 전압은 상기 제k 저 입력 전압 보다 높은 전압 레벨을 갖는 테스트 장치.
  3. 제2 항에 있어서, 상기 비교 회로는,
    제1 내지 제(2^(n-1)) 고 비교기들; 및
    제1 내지 제(2^(n-1)) 저 비교기들을 포함하고,
    상기 제k 고 비교기는 상기 테스트 결과 신호가 상기 제k 고 비교 전압보다 크거나 같은 경우 제1 논리 레벨을 갖는 제k 고 비교 신호를 출력하고, 상기 테스트 결과 신호가 상기 제k 고 비교 전압보다 작은 경우 제2 논리 레벨을 갖는 상기 제k 고 비교 신호를 출력하고,
    상기 제k 저 비교기는 상기 테스트 결과 신호가 상기 제k 저 비교 전압보다 작거나 같은 경우 상기 제1 논리 레벨을 갖는 제k 저 비교 신호를 출력하고, 상기 테스트 결과 신호가 상기 제k 저 비교 전압보다 큰 경우 상기 제2 논리 레벨을 갖는 상기 제k 저 비교 신호를 출력하고,
    상기 제1 내지 제(2^n) 비교 신호들은 상기 제1 내지 제(2^(n-1)) 고 비교 신호들 및 상기 제1 내지 제(2^(n-1)) 저 비교 신호들을 포함하는 테스트 장치.
  4. 제1 항에 있어서, 상기 분석 회로는,
    상기 컨트롤러로부터 수신되는 스트로브 신호가 활성화되는 시점에 상기 비교 회로로부터 수신되는 상기 제1 내지 제(2^n) 비교 신호들을 제1 내지 제(2^n) 판정 신호들로서 출력하는 버퍼 회로; 및
    상기 제1 내지 제(2^n) 판정 신호들 각각의 논리 레벨에 기초하여 상기 테스트 결과 신호의 전압 레벨에 상응하는 상기 테스트 결과 코드를 생성하는 디코더를 포함하는 테스트 장치.
  5. 제1 항에 있어서, 상기 컨트롤러는 상기 테스트 결과 코드에 포함되는 n-비트 각각과 상기 테스트 코드에 포함되는 n-비트 각각을 비교하여 상기 테스트 대상 장치의 불량 영역을 판단하는 테스트 장치.
  6. 제1 항에 있어서,
    상기 컨트롤러로부터 생성되는 커맨드 신호, 어드레스 신호, 및 클럭 신호를 상기 테스트 대상 장치에 제공하는 드라이브 채널을 더 포함하는 테스트 장치.
  7. 제6 항에 있어서, 상기 컨트롤러는,
    기입 명령 및 테스트 어드레스를 상기 드라이브 채널에 제공하고, 상기 테스트 코드를 상기 데이터 드라이버에 제공한 후,
    독출 명령 및 상기 테스트 어드레스를 상기 드라이브 채널에 제공하고, 상기 분석 회로로부터 상기 테스트 결과 코드를 수신하는 테스트 장치.
  8. 제7 항에 있어서, 상기 테스트 결과 코드에 포함되는 m(m은 n 이하의 양의 정수)번째 비트가 상기 테스트 코드에 포함되는 m번째 비트와 서로 다른 경우, 상기 컨트롤러는 상기 테스트 어드레스보다 (m-1)만큼 큰 어드레스에 상응하는 상기 테스트 대상 장치의 일부분을 불량 영역으로 판단하는 테스트 장치.
  9. 테스트 대상 장치; 및
    n-비트의 테스트 코드에 기초하여 제1 내지 제(2^n)(n은 2 이상의 양의 정수) 입력 전압들 중의 하나를 데이터 핀을 통해 상기 테스트 대상 장치에 테스트 신호로서 제공하고, 상기 테스트 대상 장치로부터 상기 데이터 핀을 통해 수신되는 테스트 결과 신호를 제1 내지 제(2^n) 비교 전압들 각각과 비교하여 n-비트의 테스트 결과 코드를 생성하고, 상기 테스트 결과 코드에 기초하여 상기 테스트 대상 장치의 불량 영역을 판단하는 테스트 장치를 포함하는 테스트 시스템.
  10. 제9 항에 있어서, 상기 테스트 장치는 제1 테스트 명령 및 상기 테스트 신호를 상기 테스트 대상 장치에 제공한 이후, 제2 테스트 명령을 상기 테스트 대상 장치에 제공하고,
    상기 테스트 대상 장치는,
    상기 제1 테스트 명령을 수신하는 경우, 상기 테스트 신호의 전압 레벨에 기초하여 n-비트의 테스트 입력 코드를 생성하고, 상기 테스트 입력 코드를 사용하여 상기 제1 테스트 명령에 상응하는 동작을 수행하고,
    상기 제2 테스트 명령을 수신하는 경우, 상기 제2 테스트 명령에 상응하는 동작을 수행하여 n-비트의 테스트 출력 코드를 생성하고, 상기 테스트 출력 코드에 상응하는 전압 레벨을 갖는 상기 테스트 결과 신호를 생성하고, 상기 테스트 결과 신호를 상기 테스트 장치에 제공하는 테스트 시스템.
KR1020150116264A 2015-08-18 2015-08-18 테스트 장치 및 이를 포함하는 테스트 시스템 KR102409926B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150116264A KR102409926B1 (ko) 2015-08-18 2015-08-18 테스트 장치 및 이를 포함하는 테스트 시스템
US15/157,799 US10360992B2 (en) 2015-08-18 2016-05-18 Test devices and test systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150116264A KR102409926B1 (ko) 2015-08-18 2015-08-18 테스트 장치 및 이를 포함하는 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20170021640A true KR20170021640A (ko) 2017-02-28
KR102409926B1 KR102409926B1 (ko) 2022-06-16

Family

ID=58157731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116264A KR102409926B1 (ko) 2015-08-18 2015-08-18 테스트 장치 및 이를 포함하는 테스트 시스템

Country Status (2)

Country Link
US (1) US10360992B2 (ko)
KR (1) KR102409926B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085978A (ko) * 2020-12-16 2022-06-23 와이아이케이 주식회사 반도체 소자 검사 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6917930B2 (ja) * 2018-03-15 2021-08-11 キオクシア株式会社 不良解析装置および不良解析方法
CN110968068A (zh) * 2018-09-28 2020-04-07 龙芯中科技术有限公司 一种控制器功能验证方法、装置及测试设备
KR20220026420A (ko) * 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300114A1 (en) * 2004-08-20 2007-12-27 Advantest Corporation Test apparatus and test method
JP2009076125A (ja) * 2007-09-19 2009-04-09 Yokogawa Electric Corp 半導体試験装置
US20100182857A1 (en) * 2009-01-21 2010-07-22 Elpida Memory, Inc. Tester for semiconductor device and semiconductor device
KR20110052777A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 비오티 장치 및 이를 포함하는 테스트 시스템
US20120126856A1 (en) * 2010-05-24 2012-05-24 Yang-Han Lee Adjustable Voltage Comparing Circuit and Adjustable Voltage Examining Device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623498A (en) * 1995-03-31 1997-04-22 Lucent Technologies, Inc. User programmable test arrangement for a telecommunications network
JP3331109B2 (ja) 1996-01-23 2002-10-07 株式会社アドバンテスト 半導体試験装置の比較器
JP2002022798A (ja) 2000-07-04 2002-01-23 Oki Electric Ind Co Ltd 半導体試験装置のノイズ波形を伴うドライバ入力発生方法
JP4729212B2 (ja) 2001-09-27 2011-07-20 株式会社アドバンテスト 半導体試験装置
GB0214516D0 (en) 2002-06-21 2002-08-07 Melexis Nv Single pin multilevel intergrated circuit test interface
JP2004053285A (ja) 2002-07-17 2004-02-19 Shibasoku:Kk 試験装置
JP4447533B2 (ja) * 2005-08-11 2010-04-07 富士通マイクロエレクトロニクス株式会社 不良ビットを救済する半導体メモリ
JP2008232685A (ja) 2007-03-19 2008-10-02 Yokogawa Electric Corp 半導体試験装置
US7852253B2 (en) * 2009-02-18 2010-12-14 Freescale Semiconductor, Inc. Digitally adjustable quantization circuit
KR20120003247A (ko) 2010-07-02 2012-01-10 주식회사 하이닉스반도체 테스트 신호 생성장치, 이를 이용하는 반도체 메모리 장치 및 이의 멀티 비트 테스트 방법
CN102455961A (zh) * 2010-10-29 2012-05-16 鸿富锦精密工业（深圳）有限公司 主板测试流程管控系统及方法
JP2013007710A (ja) * 2011-06-27 2013-01-10 Advantest Corp 試験装置および試験方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300114A1 (en) * 2004-08-20 2007-12-27 Advantest Corporation Test apparatus and test method
JP2009076125A (ja) * 2007-09-19 2009-04-09 Yokogawa Electric Corp 半導体試験装置
US20100182857A1 (en) * 2009-01-21 2010-07-22 Elpida Memory, Inc. Tester for semiconductor device and semiconductor device
KR20110052777A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 비오티 장치 및 이를 포함하는 테스트 시스템
US20120126856A1 (en) * 2010-05-24 2012-05-24 Yang-Han Lee Adjustable Voltage Comparing Circuit and Adjustable Voltage Examining Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085978A (ko) * 2020-12-16 2022-06-23 와이아이케이 주식회사 반도체 소자 검사 장치

Also Published As

Publication number Publication date
KR102409926B1 (ko) 2022-06-16
US20170053712A1 (en) 2017-02-23
US10360992B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
US6311300B1 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
US7243278B2 (en) Integrated circuit tester with software-scaleable channels
US7421632B2 (en) Mapping logic for controlling loading of the select ram of an error data crossbar multiplexer
KR100556639B1 (ko) 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
KR20090005918A (ko) Ｂｉｓｔ 회로를 구비하는 멀티채널 반도체 메모리 장치
US7299395B2 (en) Test apparatus
KR100541048B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
US20110055645A1 (en) Semiconductor test method, semiconductor test apparatus, and computer readable medium
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US20020049943A1 (en) Semiconductor test system
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
US6885961B2 (en) Hybrid tester architecture
US20070088993A1 (en) Memory tester having master/slave configuration
US20240160547A1 (en) Systems and methods for reducing error log required space in semiconductor testing
JP2005140555A (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP4863764B2 (ja) 半導体試験装置
JP5119255B2 (ja) 試験装置、試験方法、および、製造方法
KR100921222B1 (ko) 반도체 테스트 헤드 장치
JP4472999B2 (ja) 半導体集積回路の試験装置
JPH09171058A (ja) Ｉｃ試験装置のパターン発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant