JP3331109B2 - 半導体試験装置の比較器 - Google Patents

半導体試験装置の比較器

Info

Publication number
JP3331109B2
JP3331109B2 JP02855296A JP2855296A JP3331109B2 JP 3331109 B2 JP3331109 B2 JP 3331109B2 JP 02855296 A JP02855296 A JP 02855296A JP 2855296 A JP2855296 A JP 2855296A JP 3331109 B2 JP3331109 B2 JP 3331109B2
Authority
JP
Japan
Prior art keywords
comparator
signal
differential
signals
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02855296A
Other languages
English (en)
Other versions
JPH09197018A (ja
Inventor
健▲じ▼ 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP02855296A priority Critical patent/JP3331109B2/ja
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to CN97190001A priority patent/CN1081336C/zh
Priority to KR1019970706398A priority patent/KR100278259B1/ko
Priority to US08/913,349 priority patent/US6016566A/en
Priority to PCT/JP1997/000102 priority patent/WO1997027493A1/ja
Priority to GB9719408A priority patent/GB2314712B/en
Priority to DE19780110T priority patent/DE19780110C2/de
Priority to TW086100641A priority patent/TW312750B/zh
Publication of JPH09197018A publication Critical patent/JPH09197018A/ja
Application granted granted Critical
Publication of JP3331109B2 publication Critical patent/JP3331109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体試験装置
において、被試験デバイス（ＤＵＴ）の差動出力信号用
の比較器（コンパレータ）に関する。
【０００２】
【従来の技術】ＤＵＴ差動出力信号の検査項目には、第
１に個々の出力端子が正常であるかの検査項目と、第２
に差動出力信号が正常動作であるかの検査項目がある。
本注目点は、差動出力信号が正常動作しているか否かの
判定についてである。
【０００３】図６は、従来技術によりＤＵＴ１００から
の差動出力信号１０１、１０２を受けて、別々のコンパ
レータ７１、７２によりＤＵＴからの平衡伝送信号であ
る差動出力信号の判定比較をする１チャンネルのコンパ
レータ部９０の構成例を示す。ＤＵＴ差動出力信号のハ
イ／ロー判定は、個々のコンパレータの他端に所定の比
較電圧ＶＯ81、ＶＯ82を与えて論理比較を行う回路構成
である。ここで比較電圧ＶＯ81、ＶＯ82は、コンパレー
タのスレッショルドレベルを任意可変する基準電圧信号
であり、ストローブ６１、６２はコンパレータのストロ
ーブタイミングを決める為のストローブ信号である。
【０００４】第１例として図５（ａ）に示すＤＵＴ出力
波形のように、ノイズその他の影響で同相ピークを生じ
ている場合では、一方のコンパレータ出力側に異常信号
として検出されてしまう。この結果、不良と誤認判定さ
れてしまう場合があった。第２例として図５（ｂ）に示
すＤＵＴ出力波形のように、両ＤＵＴ出力信号が比較的
大きな遷移タイミングのずれを有していた場合では、両
コンパレータによる比較結果の出力タイミングＴ91、Ｔ
92間に時間差を生じる為に、本来の求める遷移タイミン
グＴ90位置とずれてしまい、正確なタイミングが測定で
きない場合がある。この為、好ましくない試験結果をも
たらす場合があった。
【０００５】
【発明が解決しようとする課題】上記説明のように、差
動信号１０１、１０２を個々のコンパレータで論理比較
する回路構成である為、ＤＵＴの出力振幅が小さい場合
やノイズの多い場合や、遷移タイミングのずれを有して
いる場合等には、同相信号の影響を受けてＤＵＴ本来の
差動出力信号のハイ／ローレベルやタイミングとは異な
る判定結果を得る場合があり好ましくない場合があっ
た。
【０００６】そこで、本発明が解決しようとする課題
は、ＤＵＴ差動出力信号の動作試験に対応する差動レシ
ーバ方式のコンパレータ回路を設けて、同相信号の影響
を受けない差動出力信号用のコンパレータを実現するこ
とを目的とする。
【０００７】
【課題を解決するための手段】第１図は、本発明による
第１の解決手段を示している。上記課題を解決するため
に、本発明の構成では、ＤＵＴからの差動信号１０１、
１０２を受けて、所定のオフセット電圧を付与した出力
信号１１１、１１２を出力するオフセット加算部３０を
設け、オフセット加算部３０からの両出力信号を受け
て、両信号を比較して出力するコンパレータ７１を設け
る構成手段とする。これにより、ＤＵＴ１００からの差
動信号１０１、１０２の両者間の差動動作試験をする半
導体試験装置の比較器において、同相信号の影響を受け
ない差動出力信号用のコンパレータを実現する。
【０００８】第４図は、本発明による第２の解決手段を
示している。上記課題を解決するために、本発明の構成
では、ＤＵＴからの一方の差動信号１０１を受けて、こ
の差動信号１０１か回路アース電位かを切り替えて出力
する切り替えスイッチｓｗ５１を設け、ＤＵＴからの他
方の差動信号１０２を受けて、この差動信号１０２か回
路アース電位かを切り替えて出力する切り替えスイッチ
ｓｗ５２を設け、切り替えスイッチｓｗ５１、ｓｗ５２
からの信号を受けて、所定のオフセット電圧を付与した
出力信号１１１、１１２を出力するオフセット加算部３
０を設け、オフセット加算部３０からの両出力信号を受
けて、両信号を比較して出力するコンパレータ７１を設
ける構成手段とする。これにより、同相信号の影響を受
けない差動出力信号用のコンパレータ機能と、切り替え
スイッチにより差動信号１０１、１０２個々の信号の単
独試験機能を実現する。オフセット加算部３０は、ＤＵ
Ｔからの差動信号１０１、１０２を受けて、比較電圧Ｖ
Ｏ81により両信号間に所定のオフセット電圧を付与して
出力するものである。
【０００９】第３図は、本発明による第３の解決手段を
示している。上記課題を解決するために、本発明の構成
では、ＤＵＴからの両差動信号１０１、１０２を受け
て、増幅度１倍で増幅して出力する差動増幅器７６を設
け、差動増幅器７６の信号を受けて、これをコンパレー
タ７１の一端に与え、他端にスレッショルド比較電圧Ｖ
Ｏ81を与えて、両信号を比較して出力するコンパレータ
７１を設ける構成手段とする。
【００１０】第７図は、本発明による第４の解決手段を
示している。上記課題を解決するために、本発明の構成
では、ＤＵＴからの両差動信号１０１、１０２を受け、
切り替えスイッチｓｗ５３、ｓｗ５４を設けて、従来と
同様の比較動作をする試験形態と、本発明の同相信号の
影響を受けない差動動作試験をする試験形態を切り替え
て実施する構成手段がある。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に詳細に説明する。
【００１２】
【実施例】本発明では、ＤＵＴからの差動信号１０１、
１０２を受けて、両信号間に所望のオフセット電圧を付
与した後、１個のコンパレータで差動比較した論理結果
を出力するコンパレータ構成としている点に特徴があ
る。
【００１３】本発明実施例について図１、図２に示す１
チャンネルのコンパレータ構成例で以下に説明する。本
発明の、ＤＵＴからの平衡伝送信号を比較をするコンパ
レータ部９０ａの要部回路構成は、オフセット加算部３
０と、１つのコンパレータ７１で成る。ここでコンパレ
ータ７１は従来と同様である。
【００１４】オフセット加算部３０は、差動信号１０
１、１０２を受け、比較電圧ＶＯ81を受けて、両信号間
に所望のオフセット電圧を付与して出力する回路であ
る。この内部回路構成例を図２に示す。図２のオフセッ
ト加算部３０の回路構成の一例は、オフセット付与回路
３０ａとバランス回路３０ｂとで成る。一方のバランス
回路３０ｂ側は、オフセット付与回路３０ａ側のトラン
ジスタＱ３３と抵抗Ｒ４３の電圧ドロップＶdrop2分に
対応させる為にトランジスタＱ３１と抵抗Ｒ４１により
直流バランスさせ、また伝播遅延バランスと温度バラン
スをも考慮して設けるダミー回路である。そしてトラン
ジスタＱ３２と抵抗Ｒ４２と固定電圧Ｖbにより、例え
ば１０ｍＡの定電流源を構成することにより出力信号１
１１は、入力差動信号１０１に追従して一定の電圧ドロ
ップＶdrop1低い電圧が出力されることとなる。
【００１５】他方のオフセット付与回路３０ａは、バラ
ンス回路３０ｂと同様に入力差動信号１０２に追従して
電圧ドロップＶdrop2分低い電圧が出力されるが、外部
からの比較電圧ＶＯ81がトランジスタＱ３４のベース入
力端に供給されている。この為、トランジスタＱ３４と
抵抗Ｒ４４と比較電圧ＶＯ81による定電流値が可変にな
る結果、抵抗Ｒ４３の電圧降下が可変となることで電圧
ドロップＶdrop2が変わり、結果として所望のオフセッ
ト加算された出力信号１１２が出力されることとなる。
このことは、従来技術におけるコンパレータのスレッシ
ョレベルを任意可変と同等の機能が実現されることとな
る。無論、オフセット加算部３０は経時変化を生じるの
で、コンパレータ系を予めキャリブレーション実施して
から使用に供することは言うまでもない。
【００１６】上記の結果、ＤＵＴからの差動信号１０
１、１０２を受けて両信号の差分をコンパレータに供給
して本来の論理比較が可能になり、図５（ａ）の同相ピ
ークの影響による不具合や、図５（ｂ）に示す差動信号
１０１、１０２自身の遷移タイミングのずれの影響によ
る不具合が、共に解消できることとなる。
【００１７】上記実施例の説明では、コンパレータ７１
素子の手前にオフセット加算部３０を設けてオフセット
を付与する回路構成例で説明していたが、所望により、
図３に示すように、差動入力信号をゲイン１で増幅する
差動増幅器７６を設け、この出力信号をコンパレータ７
１の一端に与え、他端にスレッショルド比較電圧ＶＯ81
を与えるコンパレータ部９０ｄ回路構成としても良い。
【００１８】また上記実施例の説明では、ＤＵＴ差動出
力信号が正常動作しているか否かの判定項目についての
回路例のみで説明していたが、所望により、図４に示す
ように、ＤＵＴ差動信号１０１、１０２を個々に単独試
験する試験項目に対応する切り替えスイッチｓｗ５１、
ｓｗ５２を追加して設けるコンパレータ部９０ｂ回路構
成としても良い。
【００１９】また上記実施例の説明では、ＤＵＴ差動出
力信号に対するコンパレータ部回路のみで説明していた
が、所望により、図７に示すように、従来のコンパレー
タ部９０と、本発明の差動信号を比較をするコンパレー
タ部９０ｃの両方を設け、切り替えスイッチｓｗ５３、
ｓｗ５４を設けて、ＤＵＴの出力信号を切り替えて試験
実施する構成としても良い。
【００２０】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。Ｄ
ＵＴからの差動信号１０１、１０２に所望のオフセット
電圧を付与して、１個のコンパレータで比較すること
で、同相信号の影響を受けない本来の差動出力信号用の
良好な差動コンパレータ機能が実現され、この結果、従
来の不具合を解消する利点が得られた。
【図面の簡単な説明】
【図１】 本発明の、ＤＵＴからの平衡伝送信号の判定
比較をする１チャンネルのコンパレータ部の要部回路構
成例である。
【図２】 本発明の、オフセット加算部３０の内部回路
構成例である。
【図３】 本発明の、差動増幅器７６とコンパレータ７
１を使用してコンパレータ部とした一構成例である。
【図４】 本発明の、切り替えスイッチを設けて、ＤＵ
Ｔ差動信号１０１、１０２個々の信号の単独試験機能を
追加したコンパレータ部の要部回路構成例である。
【図５】 従来の２個のコンパレータを用いて、（ａ）
ＤＵＴ出力信号に同相ピーク波形を有していた場合の、
両コンパレータの論理判定の誤認例を示す図であり、
（ｂ）両ＤＵＴ出力信号間の遷移タイミングの大きなず
れを有していた場合の、両コンパレータ出力タイミング
のずれを示す図である。
【図６】 従来の、ＤＵＴからの平衡伝送信号の判定比
較をする１チャンネルのコンパレータ部の要部回路構成
例である。
【図７】 本発明の、差動信号を比較をするコンパレー
タ部と、従来のコンパレータ回路の両回路を設け、両者
を切り替えて使用する構成例である。
【符号の説明】
３０ オフセット加算部 ３０ａ オフセット付与回路 ３０ｂ バランス回路 Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４ トランジスタ Ｒ４１、Ｒ４２、Ｒ４３、Ｒ４４ 抵抗 ｓｗ５１、ｓｗ５２、ｓｗ５３、ｓｗ５４ 切り替えス
イッチ ６１、６２ ストローブ ７１、７２ コンパレータ ７６ 差動増幅器 ＶＯ81 比較電圧 ＶＯ82 比較電圧 ９０、９０ａ、９０ｂ、９０ｃ、９０ｄ コンパレー
タ部 １００ ＤＵＴ １０１、１０２ 差動信号 １１１、１１２ 出力信号 Ｖdrop1、Ｖdrop2 電圧ドロップ Ｔ90 遷移タイミング Ｔ91、Ｔ92 出力タイミング
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−250373（ＪＰ，Ａ) 特開 平７−270383（ＪＰ，Ａ) 特開 平７−156744（ＪＰ，Ａ) 特開 平７−65600（ＪＰ，Ａ) 特開 平６−130124（ＪＰ，Ａ) 特開 昭63−233382（ＪＰ，Ａ) 米国特許5210527（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/00,31/26 G01R 31/28 - 31/319

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＤＵＴ（１００）から一対の平衡伝送信
    号として出力される差動の差動信号（１０１、１０２）
    の両者間の差動動作試験をする半導体試験装置の比較器
    において、 ＤＵＴからの一対の差動信号（１０１、１０２）を受け
    て、所定のオフセット電圧を付与した一対の出力信号
    （１１１、１１２）を出力するオフセット加算部（３
    ０）と、 該オフセット加算部（３０）からの両出力信号を受け
    て、両信号を比較して出力するコンパレータ（７１）
    と、 以上を具備していることを特徴とした半導体試験装置の
    比較器。
  2. 【請求項２】 ＤＵＴ（１００）から一対の平衡伝送信
    号として出力される差動の差動信号（１０１、１０２）
    の両者間の差動動作試験をする半導体試験装置の比較器
    において、 ＤＵＴからの差動信号の一方の信号（１０１）を受け
    て、この一方の信号か回路アース電位かを切り替える第
    １の切り替えスイッチ（ｓｗ５１）と、 ＤＵＴからの差動信号の他方の信号（１０２）を受け
    て、この他方の信号か回路アース電位かを切り替える第
    ２の切り替えスイッチ（ｓｗ５２）と、 該両切り替えスイッチ（ｓｗ５１、ｓｗ５２）からの両
    信号を受けて、所定のオフセット電圧を付与した２つの
    出力信号（１１１、１１２）を出力するオフセット加算
    部（３０）と、 該オフセット加算部（３０）からの両出力信号を受け
    て、両信号を比較して出力するコンパレータ（７１）
    と、 以上を具備していることを特徴とした半導体試験装置の
    比較器。
  3. 【請求項３】 オフセット加算部（３０）は、ＤＵＴか
    ら一対の平衡伝送信号として出力される差動の差動信号
    （１０１、１０２）を受けて、前記一方の差動信号に対
    して所定のオフセット電圧を付与して出力する回路を備
    える、ことを特徴とする請求項１記載の半導体試験装置
    の比較器。
  4. 【請求項４】 ＤＵＴ（１００）から一対の平衡伝送信
    号として出力される差動の差動信号（１０１、１０２）
    の両者間の差動動作試験をする半導体試験装置の比較器
    において、 ＤＵＴからの両差動信号（１０１、１０２）を受けて、
    増幅度１倍で増幅して出力する差動増幅器（７６）と、 該差動増幅器（７６）の信号を受けて、これをコンパレ
    ータ（７１）の一端に与え、他端にスレッショルド比較
    電圧（ＶＯ81）を与えて、両信号を比較して出力するコ
    ンパレータ（７１）と、 以上を具備していることを特徴とした半導体試験装置の
    比較器。
JP02855296A 1996-01-23 1996-01-23 半導体試験装置の比較器 Expired - Fee Related JP3331109B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP02855296A JP3331109B2 (ja) 1996-01-23 1996-01-23 半導体試験装置の比較器
KR1019970706398A KR100278259B1 (ko) 1996-01-23 1997-01-20 반도체시험장치의비교기
US08/913,349 US6016566A (en) 1996-01-23 1997-01-20 Comparator for semiconductor testing device
PCT/JP1997/000102 WO1997027493A1 (fr) 1996-01-23 1997-01-20 Comparateur pour dispositif testeur de semiconducteurs
CN97190001A CN1081336C (zh) 1996-01-23 1997-01-20 半导体试验装置的比较器
GB9719408A GB2314712B (en) 1996-01-23 1997-01-20 Comparator circuit for semiconductor test system
DE19780110T DE19780110C2 (de) 1996-01-23 1997-01-20 Vergleichsschaltung für ein Halbleitertestsystem
TW086100641A TW312750B (ja) 1996-01-23 1997-01-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02855296A JP3331109B2 (ja) 1996-01-23 1996-01-23 半導体試験装置の比較器

Publications (2)

Publication Number Publication Date
JPH09197018A JPH09197018A (ja) 1997-07-31
JP3331109B2 true JP3331109B2 (ja) 2002-10-07

Family

ID=12251827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02855296A Expired - Fee Related JP3331109B2 (ja) 1996-01-23 1996-01-23 半導体試験装置の比較器

Country Status (8)

Country Link
US (1) US6016566A (ja)
JP (1) JP3331109B2 (ja)
KR (1) KR100278259B1 (ja)
CN (1) CN1081336C (ja)
DE (1) DE19780110C2 (ja)
GB (1) GB2314712B (ja)
TW (1) TW312750B (ja)
WO (1) WO1997027493A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100305678B1 (ko) * 1998-12-08 2001-11-30 윤종용 반도체장치의테스터
JP4488553B2 (ja) * 1999-07-14 2010-06-23 株式会社アドバンテスト 波形取得方法及びこの方法を用いて動作する波形取得装置
KR20010101713A (ko) * 1999-11-27 2001-11-14 롤페스 요하네스 게라투스 알베르투스 전기 회로를 테스트하는 방법 및 그 회로와 회로 설계 방법
US6392448B1 (en) 2000-02-03 2002-05-21 Teradyne, Inc. Common-mode detection circuit with cross-coupled compensation
US6300804B1 (en) 2000-02-09 2001-10-09 Teradyne, Inc. Differential comparator with dispersion reduction circuitry
US6281699B1 (en) 2000-03-15 2001-08-28 Teradyne, Inc. Detector with common mode comparator for automatic test equipment
US6414496B1 (en) 2000-06-16 2002-07-02 Analog Devices, Inc. Comparator structures and methods for automatic test equipment
DE60001923T2 (de) 2000-11-24 2004-01-15 Agilent Technologies Inc Schaltung zur Erzeugung eines logischen Ausgangssignals ,das mit Kreuzpunkten von differentiellen Signalen korrespondiert
DE60100109T2 (de) * 2001-03-10 2003-10-16 Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) Umschaltbare Testschaltung für asymmetrischen und differentiellen Abschluss
US6856158B2 (en) 2002-05-01 2005-02-15 Advantest Corp. Comparator circuit for semiconductor test system
US6593801B1 (en) 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
KR101035184B1 (ko) * 2002-06-10 2011-05-17 가부시키가이샤 어드밴티스트 반도체 시험 장치
US6791316B2 (en) * 2002-09-24 2004-09-14 Advantest Corp. High speed semiconductor test system using radially arranged pin cards
US7196534B2 (en) * 2002-12-20 2007-03-27 Advantest Corp. Semiconductor test instrument
DE10393879T5 (de) * 2002-12-27 2005-10-20 Advantest Corp. Halbleitertestgerät
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7151367B2 (en) * 2004-03-31 2006-12-19 Teradyne, Inc. Method of measuring duty cycle
ATE441120T1 (de) 2004-07-07 2009-09-15 Verigy Pte Ltd Singapore Auswertung eines ausgangssignals eines gerade geprüften bausteins
US7363568B2 (en) * 2004-11-03 2008-04-22 Texas Instruments Incorporated System and method for testing differential signal crossover using undersampling
JP4956419B2 (ja) * 2005-03-03 2012-06-20 株式会社アドバンテスト 電位比較器
DE112006003440T5 (de) * 2005-12-16 2008-10-02 Advantest Corp. Prüfvorrichtung und Stiftelektronikkarte
US7398169B2 (en) * 2006-02-27 2008-07-08 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
JP4924231B2 (ja) * 2007-06-22 2012-04-25 横河電機株式会社 半導体試験装置
US8305099B2 (en) * 2010-08-31 2012-11-06 Nxp B.V. High speed full duplex test interface
KR102409926B1 (ko) 2015-08-18 2022-06-16 삼성전자주식회사 테스트 장치 및 이를 포함하는 테스트 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013B2 (ja) * 1986-11-28 1995-04-26 日本電信電話株式会社 スキュー検出装置
US5210527A (en) * 1989-06-28 1993-05-11 Ceridian Corporation Programmable spike detector
JP2866750B2 (ja) * 1991-01-28 1999-03-08 三菱電機株式会社 半導体試験装置および半導体装置の試験方法
JPH06130124A (ja) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp しきい値を有する信号入力回路のテスト回路
JP3181736B2 (ja) * 1992-12-25 2001-07-03 三菱電機株式会社 Ｉｃ機能試験装置及び試験方法
JP3346845B2 (ja) * 1993-08-23 2002-11-18 三菱電機株式会社 半導体メモリ装置
JP2904695B2 (ja) * 1993-12-01 1999-06-14 富士通テン株式会社 車両のエアバッグシステムにおけるスクイブ検査回路
JPH07270383A (ja) * 1994-03-30 1995-10-20 Mitsubishi Heavy Ind Ltd 渦流探傷装置

Also Published As

Publication number Publication date
US6016566A (en) 2000-01-18
JPH09197018A (ja) 1997-07-31
WO1997027493A1 (fr) 1997-07-31
KR100278259B1 (ko) 2001-01-15
GB2314712B (en) 2000-07-05
CN1178008A (zh) 1998-04-01
DE19780110C2 (de) 2003-10-09
GB9719408D0 (en) 1997-11-12
DE19780110T1 (de) 1998-02-12
CN1081336C (zh) 2002-03-20
GB2314712A (en) 1998-01-07
KR19980702990A (ko) 1998-09-05
TW312750B (ja) 1997-08-11

Similar Documents

Publication Publication Date Title
JP3331109B2 (ja) 半導体試験装置の比較器
US6675117B2 (en) Calibrating single ended channels for differential performance
KR100903405B1 (ko) 전압인가 전류측정 장치 및 그것에 사용되는 스위치부착 전류 버퍼
JP3650460B2 (ja) 温度補正付きドライバ回路
JPH04212067A (ja) デュアルパス広帯域高精度データ収集システム
US7679390B2 (en) Test apparatus and pin electronics card
JP3119335B2 (ja) Ｉｃ試験装置
US6292342B1 (en) Voltage protection circuit for semiconductor test system
US4523143A (en) Digital logic level comparator particularly for digital test systems
US4015211A (en) Dual channel pulse width detector having delay and D.C. offset means therein
JP4674005B2 (ja) 電源装置、及び試験装置
US7109797B1 (en) Method and apparatus for measuring the common-mode component of a differential signal
US6392448B1 (en) Common-mode detection circuit with cross-coupled compensation
US6127829A (en) Method and apparatus for the efficient test of the center frequency of bandpass filters
US20030011425A1 (en) Injection current test circuit
US7141984B2 (en) Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit
JP2001305173A (ja) 演算増幅器の測定回路及びその測定方法
JPH09178811A (ja) Ｌｓｉテスタ用ｉ／ｏ回路
JP2827233B2 (ja) 半導体試験装置
JPS61105470A (ja) 絶縁抵抗判定制御方式
JPH02312378A (ja) ドロップアウト補正回路
JPH1010162A (ja) 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路
JP2002064349A (ja) アナログ信号入力装置
JP2001264393A (ja) 半導体試験装置
JP2001166005A (ja) 半導体試験装置のデバイス用電源装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020625

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees