KR101035184B1 - 반도체 시험 장치 - Google Patents

Abstract

DUT로부터 출력되는 차동 클럭 신호 CLK의 크로스포인트와, 데이터 신호 DATA의 양 신호의 타이밍을 측정하고, 양 신호간의 상대적인 위상차를 구함으로써, 양호한 디바이스의 양부(良否) 판정을 실현 가능하게 한다. 피시험 디바이스로부터 출력되는 한쪽의 차동 출력 신호의 크로스포인트의 타이밍을 측정하여 얻은 크로스포인트 정보 Tcross를 출력하는 차동 신호 타이밍 측정 수단과, DUT로부터 출력되는 다른쪽의 비차동 출력 신호의 논리가 천이하는 천이 타이밍을 측정하여 얻은 데이터 변화점 정보 Tdata를 출력하는 비차동 신호 타이밍 측정 수단과, 양 출력 신호를 동시에 측정하여 얻은 크로스포인트 정보 Tcross와 데이터 변화점 정보 Tdata의 양자간의 상대적인 위상차를 구하여 얻은 위상차 ΔT를 출력하는 위상차 산출 수단과, 위상차 ΔT를 받아서 양부 판정을 수행하는 소정의 임계값에 기초하여 임계값 DUT의 상대적인 위상 관계의 양부를 판정하는 양부 판정 수단을 구비한다.

반도체 시험, 차동 클럭 신호, 크로스포인트, 위상차 산출, 신호 타이밍 측정

Description

반도체 시험 장치{SEMICONDUCTOR TEST APPARATUS}

본 발명은 차동 클럭 신호를 출력하는 피시험 디바이스(DUT)를 시험하는 반도체 시험 장치에 관한 것이다. 특히, DUT로부터 출력되는 하나의 차동 클럭 신호 CLK의 크로스포인트와, DUT로부터 출력되는 다른쪽의 데이터 신호 DATA에 대한 상대적인 위상차를 시험하는 반도체 시험 장치에 관한 것이다.

본원에 관련되는 배경 기술을 개시한다. 일본 특허출원 2000-178917호(반도체 디바이스 시험 방법·반도체 디바이스 시험 장치)에서는 데이터의 판독에 동기하여 데이터의 전달에 이용되는 기준 클럭 DQS를 출력하는 반도체 디바이스를 단시간에 고정밀도로 시험하는 시험 방법을 해결하고 있다.

또한, 일본 특허출원 2000-9113호(반도체 디바이스 시험 방법·반도체 디바이스 시험 장치)에서는 데이터의 판독에 동기하여 데이터의 전달에 이용되는 기준 클럭 DQS를 출력하는 반도체 디바이스를 단시간에 고정밀도로 시험하는 시험 방법을 해결하고 있다.

또한, 일본 특허출원 2000-204757호(반도체 디바이스 시험 방법·반도체 디바이스 시험 장치)에서는 데이터의 판독 출력과 동기하여 기준 클럭을 출력하고, 이 기준 클럭을 데이터의 전달에 제공하는 반도체 디바이스에 있어서, 기준 클럭과 데이터간의 위상차에 따라서 불량으로 판정하는 시험 방법을 해결하고 있다.

그러나, 이들 배경 기술에서는 차동 클럭 신호 CLK의 크로스포인트를 특정할 수 없으므로, 다른 신호간의 상대적인 위상차를 적확하게 양부 판정할 수 없다.

다음에, 본 발명에 따른 문제점을 설명한다.

도 6의 (a)는 회로 기판상 등에서 2개의 디바이스간에서, 평형 신호로서 출력되는 차동의 클럭에 동기하여 고속의 데이터 전송을 수행하는 경우의 원리적인 회로 접속으로서, ECL이나 LVDS와 같은 차동 전송에 사용된다.

제1 디바이스의 차동 드라이버 DR1로부터 차동 클럭 신호 CLK(정클럭 신호 CLKP, 부클럭 신호 CLKN)가 출력되고, 전송 선로를 통하여 제2 디바이스의 차동 수신기 RCV2에 공급된다. 또한, 제1 디바이스의 플립 플롭 FF1으로부터 클럭에 동기한 1개 또는 복수개의 데이터 신호 DATA가 제2 디바이스의 플립 플롭 FF2의 입력단에 공급되어, 차동 수신기 RCV2에 의한 클럭으로 리타이밍되어 사용되는 예이다. 그런데, 차동 클럭 신호는 IC의 제조 편차에 수반하는 출력 진폭의 편차나, 회로 구성에 수반하는 차동 신호간의 위상 오차 등이 있다. 또한, 차동 클럭 신호나 데이터 DATA에는 다소의 지터 성분이 포함되는 경우나 공통 모드 잡음(common-mode noise)을 발생하는 경우도 있다.

이들을 고려하여, 피시험 디바이스(DUT)가 되는 제1 디바이스는 클럭과 데이터간의 출력 관계가, 규정된 위상 관계로 출력될 것이 요구되고 있다. 반도체 시험 장치에서는 차동 클럭 신호와 데이터 DATA간에 있어서, 규정된 위상 관계로 출력되고 있는지를 측정하여 양부 판정할 수 있음이 요구되고 있다. 또한, 차동 드 라이버 DR1는 출력을 오프하여 하이 임피던스 상태로 억제할 수도 있으므로, 이에 대한 시험도 가능할 필요성이 있다.

도 6의 (b)는 DUT로부터 출력되는 차동 클럭 신호인 정클럭 신호 CLKP, 부클럭 신호 CLKN의 각각의 신호를 받기 위해, 싱글 엔드(불평형형)의 형태로 사용하는 비교기(comparator; CP)를 구비하는 구성의 반도체 시험 장치의 요부이다. 여기에서, 반도체 시험 장치는 DUT로부터 출력되는 차동 클럭 신호의 각각의 신호를 측정할 필요가 있으므로, 2채널의 싱글 엔드의 비교기 CP에서 개별적으로 수신하는 구성으로 되어 있다. 이 이유는 예를 들면, DUT의 차동 클럭 신호가 하이 임피던스 상태(Hi-Z모드)에서의 시험 항목이 있어, 이것을 시험 가능할 필요가 있기 때문이다.

도 6에 있어서, 제1 비교기 CP는 하나의 정클럭 신호 CLKP를 받아서, 소정의 임계 레벨 Vref에서 논리 신호로 변환한 후, 이를 타이밍 비교기 TC가 받아서, 원하는 타이밍의 스트로브 신호 STRB에 의해 홀드한 신호에 기초하여 양부 판정이 이루어진다.

제2 비교기 CP도 다른 쪽의 부클럭 신호 CLKN을 받아서, 소정의 임계 레벨 Vref에서 논리 신호로 변환한 후, 이를 타이밍 비교기 TC가 받아서, 원하는 타이밍의 스트로브 신호 STRB에 의해 홀드한 신호에 기초하여, 개별 입력의 싱글 엔드 신호에 대한 양부 판정이 이루어진다.

여기에서, 도 7의 (a)의 이상적인 차동 신호의 경우에는, 클럭 신호의 크로스포인트(도 7의 A점)가, 진폭의 1/2로 한 중간 전압의 임계 레벨 Vref의 전압에서 논리 신호로 변환하면 된다.

그러나, 도 7의 (b)의 실제의 차동 신호예로 도시한 바와 같이, 임계 레벨 Vref에서 논리 신호로 변환하면, 목적하는 크로스포인트(도 7B 점)에 대하여, 오차가 생긴 크로스포인트(도 7의 C점)로서 검출되게 된다. 이 결과, 양 크로스포인트 사이에서 타이밍 오차(도 7의 E차)가 발생되는 난점이 있어, 타이밍 측정의 정밀도가 악화된다. 특히, 클럭 주파수가 수백MHz 이상이 되게 되면, 측정 정밀도의 영향이 커지게 된다. 반도체 시험 장치는 고정밀도의 타이밍 측정이 요구되는 측정 장치이므로, 이는 실용상의 큰 난점이다.

또한, 도 7의 (c)는 차동 클럭 신호 CLK와, 데이터 신호 DATA의 양 신호의 동시 측정에 있어서, 신호간 간섭 노이즈/전원 노이즈 등의 지터 요인에 수반하여 양 신호간이 동상 변화하는 경우이다. 이 경우에는 양 신호간의 순간의 상대 위상차 Δf는 작다. 이 순간적인 위상차 Δf1를 측정하여, 정상적인 위상 범위내인지의 양부 판정을 수행할 필요가 있다.

반대로, 도 7의 (d)는 차동 클럭 신호 CLK와, 데이터 신호 DATA의 양 신호의 동시 측정에 있어서, 지터 요인에 수반하여 양 신호간이 역상 변화하는 경우이다. 이 경우에는 양 신호간의 순간의 상대 위상차 Δf는 커진다. 상기의 지터 요인에 수반하는 순간적인 위상차 Δf2를 측정하여, 정상적인 위상 범위내인지의 양부 판정을 수행할 필요가 있다. 이와 같이, 양 신호간의 상대적인 위상차를 동시각에 측정하여 양부 판정할 필요성이 있다.

앞서 설명한 바와 같이, 싱글 엔드의 비교기 CP를 2채널 적용하여, 차동 클 럭 신호 CLK의 크로스포인트의 위치를 특정하는 것은, 정클럭 신호 CLKP와 부클럭 신호 CLKN의 위상차나 진폭의 차이 등으로 크로스포인트가 이동하는 결과, 적확하게 특정할 수 없다.

차동 클럭 신호 CLK와 데이터 신호 DATA의 양 신호간의 위상을 적확하게 평가하기 위해서는, 동(同) 시각에 양 신호를 샘플링 측정하고, 또한 차동 클럭 신호 CLK의 크로스포인트를 특정하고, 특정된 크로스포인트와 데이터 신호 DATA 사이의 위상을 평가하는 것이 요구된다.

그러나 종래 기술에 있어서는, 차동 클럭 신호 CLK의 크로스포인트와, 데이터 신호 DATA의 양 신호에 있어서의 상대적인 위상차를 적확하게 구하여 양부 판정할 수 없다. 반도체 시험 장치는 고정밀도의 타이밍 측정이 요구되는 측정 장치이므로, 이는 바람직하지 않아 실용상의 난점이다.

그래서, 본 발명이 해결하려는 과제는 2채널의 싱글 엔드의 비교기 CP를 적용하여, DUT로부터 출력하는 하나의 차동 클럭 신호의 크로스포인트의 타이밍을 측정하여 특정하고, DUT로부터 출력되는 다른쪽의 데이터 신호 DATA의 타이밍을 측정하고, 이로부터 양 신호간의 상대적인 위상차를 구함으로써, 양호한 디바이스의 양부 판정을 실현 가능하게 하는 반도체 시험 장치를 제공하는 것이다.

또한, 2채널의 싱글 엔드의 비교기 CP를 적용하여, DUT로부터 출력되는 차동 클럭 신호의 크로스포인트를 적확하게 측정하여 구할 수 있는 반도체 시험 장치를 제공하는 것이다.

또한, DUT로부터 출력되는 차동 신호와, DUT로부터 출력되는 다른 싱글 엔드 의 신호 또는 차동 신호와의 사이에서의 상대적인 위상차를 특정할 수 있는 반도체 시험 장치를 제공하는 것이다. 또한, DUT로부터 출력되는 차동 신호와, DUT로부터 출력되는 다른 신호와의 상대적인 지터량을 측정할 수 있는 반도체 시험 장치를 제공하는 것이다.

본 발명의 제1 해결 수단을 개시한다. 여기에서 도 4와 도 1은 본 발명에 따른 해결 수단을 도시하고 있다.

상기 과제를 해결하기 위하여, 피시험 디바이스(DUT)로부터 출력되는 한쪽의 차동 출력 신호의 크로스포인트의 타이밍을 측정하여 얻은 크로스포인트 정보 Tcross를 출력하는 차동 신호 타이밍 측정 수단(예를 들면, 크로스포인트 측정부(600))를 구비하고,

DUT로부터 출력되는 다른 쪽의 비차동(싱글 엔드)의 출력 신호의 논리가 천이하는 천이 타이밍을 측정하여 얻은 데이터 변화점 정보 Tdata를 출력하는 비차동 신호 타이밍 측정 수단(예를 들면, 데이터 측정부(300))를 구비하고,

양 출력 신호를 동시에 측정하여 얻은 크로스포인트 정보 Tcross와 데이터 변화점 정보 Tdata의 양자간의 상대적인 위상차를 구하여 얻은 위상차 ΔT를 출력하는 위상차 산출 수단(예를 들면, 위상차 산출부(400))을 구비하고,

위상차 ΔT를 받아서 양부 판정을 수행하는 소정의 상한의 임계값과 하한의 임계값 또는 한쪽 임계값에 기초하여 상기 DUT의 상대적인 위상 관계의 양부를 판정하는 양부 판정 수단(예를 들면, 양부 판정부(500))을 구비하며, 이상을 구비하 는 것을 특징으로 하는 반도체 시험 장치이다.

상기 발명에 따르면, 2채널의 싱글 엔드의 비교기 CP를 적용하여, DUT로부터 출력되는 하나의 차동 신호의 크로스포인트의 타이밍을 측정하여 특정하고, DUT로부터 출력되는 다른쪽의 데이터 신호 DATA의 타이밍을 측정하여, 이로부터 양 신호간의 상대적인 위상차를 구함으로써, 양호한 디바이스의 양부 판정을 실현 가능하게 하는 반도체 시험 장치를 실현할 수 있다.

다음에, 제2 해결 수단을 개시한다. 여기에서 도 13은 본 발명에 따른 해결 수단을 도시하고 있다.

피시험 디바이스(DUT)로부터 출력되는 한쪽의 제1 차동 출력 신호의 크로스포인트의 타이밍을 측정하여 얻은 제1 크로스포인트 정보 Tcross를 출력하는 제1 차동 신호 타이밍 측정 수단(예를 들면, 크로스포인트 측정부(600))을 구비하고,

DUT로부터 출력되는 다른쪽의 제2 차동 출력 신호의 크로스포인트의 타이밍을 측정하여 얻은 제2 크로스포인트 정보 Tcross를 출력하는 제2 차동 신호 타이밍 측정 수단(예를 들면, 크로스포인트 측정부(600))을 구비하고,

양(兩) 차동 출력 신호를 동시에 측정하여 얻은 제1 크로스포인트 정보 Tcross와 제2 크로스포인트 정보 Tcross의 양자간의 상대적인 위상차를 구하여 얻은 위상차 ΔT를 출력하는 위상차 산출 수단(예를 들면, 위상차 산출부(400))을 구비하고,

양부 판정을 수행하는 상기 DUT에 대응한 소정의 상한 임계값과 하한 임계값 또는 한쪽 임계값에 기초하여, 상기 위상차 ΔT를 받아서 DUT의 양부를 판정하는 양부 판정 수단(예를 들면, 양부 판정부(500))을 구비하며, 이상을 구비하는 것을 특징으로 하는 반도체 시험 장치가 있다.

이에 따라, 2계통의 차동 신호의 상대적인 위상차를 특정하여 상대적인 위상차의 양부 판정을 수행할 수 있다.

다음에, 제3 해결 수단을 개시한다. 여기에서 도 4와 도 5와 도 1은 본 발명에 따른 해결 수단을 도시하고 있다.

상기 과제를 해결하기 위하여, 피시험 디바이스로부터 출력되는 한쪽의 차동 출력 신호의 크로스포인트의 타이밍을 기준으로 하여, DUT로부터 출력되는 다른쪽의 데이터 신호 DATA와의 사이의 상대적인 위상차를 양호한 정밀도로 측정하는 것이 요구되는 반도체 시험 장치에 있어서,

차동 출력 신호에서의 한쪽의 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 소정의 임계 레벨 VOH 및 VOL에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제1 천이 정보 측정 수단(예를 들면, 제1 천이 시간 정보 수집 수단(100#1))을 구비하고,

차동 출력 신호에서의 다른쪽의 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 소정의 임계 레벨 VOH 및 VOL에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제2 천이 정보 측정 수단(예를 들면 제2 천이 시간 정보 수집 수단(100#2))을 구비하고,

차동 출력 신호에서의 한쪽의 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제1 직선과, 차동 출력 신호에서의 다른쪽의 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제2 직선에 있어서, 양자의 직선이 교차하는 위치를 크로스포인트 정보 Tcross로서 특정하는 크로스포인트 산출 수단(예를 들면, 크로스포인트 산출부(200))을 구비하고,

DUT로부터 출력되는 다른쪽의 데이터 신호 DATA를 받아서, 소정의 임계 레벨 Vref에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 데이터 신호 DATA의 상승 또는 하강 중 어느 한쪽의 타이밍 정보를 나타내는 코드 데이터로 변환한 데이터 변화점 정보 Tdata를 출력하는 데이터 천이 시간 정보 수집 수단(예를 들면, 데이터 측정부(300))을 구비하고,

상기 크로스포인트 정보 Tcross와 상기 데이터 변화점 정보 Tdata의 상대적인 위상차 ΔT를 구하여 출력하는 위상차 산출 수단(예를 들면 위상차 산출부(400))을 구비하고,

상기 위상차 ΔT를 받아서, 상기 DUT 품종에 대한 위상차의 규격내인지 아닌지의 양부 판정을 수행하는 양부 판정 수단(예를 들면 양부 판정부(500))을 구비하며, 이상을 구비하는 것을 특징으로 하는 반도체 시험 장치가 있다.

다음에, 제4 해결 수단을 개시한다. 여기에서 도 4와 도 1은 본 발명에 따른 해결 수단을 도시하고 있다.

상기 과제를 해결하기 위하여, 피시험 디바이스는 차동 출력 신호(예를 들면, 정클럭 신호와 부클럭 신호)와 이에 동기한 적어도 하나의 데이터 신호 DATA를 출력하는 디바이스로서, 상기 차동 출력 신호의 정부의 신호를 아날로그 비교기에 의해 싱글 엔드 형태(불평형형)로 개별적으로 받는 구성을 구비하며, DUT로부터 출력되는 차동 출력 신호의 정부의 양 신호가 크로스하는 크로스포인트의 타이밍을 기준으로 했을 때의 데이터 신호 DATA의 상대적인 위상차를 양호한 정밀도로 측정하는 것이 요구되는 반도체 시험 장치에 있어서,

차동 출력 신호의 한 신호의 천이 파형에 대하여, 크로스포인트를 발생시키는 소정의 로우 레벨과 하이 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제1 타이밍 정보 T1와 제2 타이밍 정보 T2를 출력하는 제1 천이 정보 측정 수단(예를 들면, 제1 천이 시간 정보 수집 수단(100#1))을 구비하고,

차동 출력 신호의 다른쪽의 신호의 천이 파형에 대하여, 크로스포인트를 발생시키는 소정의 하이 레벨과 로우 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제3 타이밍 정보 T3와 제4 타이밍 정보 T4를 출력하는 제2 천이 정보 측정 수단(예를 들면 제2 천이 시간 정보 수집 수단(100#2))을 구비하고,

한쪽의 천이 파형으로부터 얻은 제1 타이밍 정보 T1와 제2 타이밍 정보 T2에 기초하여 상기 천이 파형이 통과하는 제1 직선과, 다른쪽의 천이 파형으로부터 얻어진 제3 타이밍 정보 T3와 제4 타이밍 정보 T4에 기초하여 상기 천이 파형이 통과하는 제2 직선의 양자의 직선이 교차하는 위치를 크로스포인트 정보 Tcross로서 구 하는 크로스포인트 산출 수단(예를 들면 크로스포인트 산출부(200))을 구비하고,

DUT로부터 출력되는 데이터 신호 DATA를 받아서, 소정의 임계 레벨 Vref에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정하여 데이터 신호 DATA의 상승 또는 하강의 타이밍을 나타내는 코드 데이터로 변환한 데이터 변화점 정보 Tdata를 출력하는 데이터 천이 시간 정보 수집 수단(예를 들면, 데이터 측정부(300))을 구비하고,

상기 크로스포인트 정보 Tcross와 상기 데이터 변화점 정보 Tdata의 상대적인 위상차 ΔT를 구하여 출력하는 위상차 산출 수단(예를 들면, 위상차 산출부(400))을 구비하고,

구해진 상기 위상차 ΔT를 받아서, 상기 DUT 품종에 대한 위상차의 규격내(예를 들면, 최대 위상차 Tmax, 최소 위상차 Tmin)인지 아닌지의 양부 판정을 수행하는 양부 판정 수단(예를 들면, 양부 판정부(500))를 구비하며, 이상을 구비하는 것을 특징으로 하는 반도체 시험 장치가 있다.

다음에, 제5 해결 수단을 개시한다. 여기에서 도 5는 본 발명에 따른 해결 수단을 도시하고 있다.

상기 과제를 해결하기 위하여, 피시험 디바이스로부터 출력되는 차동 출력 신호의 크로스포인트의 타이밍을 양호한 정밀도로 측정하는 것이 요구되는 반도체 시험 장치에 있어서,

차동 출력 신호에서의 한쪽의 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 소정의 임계 레벨 VOH 및 VOL에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제1 천이 정보 측정 수단(예를 들면, 제1 천이 시간 정보 수집 수단(100#1))을 구비하고,

차동 출력 신호에서의 다른쪽의 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 소정의 임계 레벨 VOH 및 VOL에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제2 천이 정보 측정 수단(예를 들면, 제2 천이 시간 정보 수집 수단(100#2))을 구비하고,

차동 출력 신호에서의 한쪽의 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제1 직선과, 차동 출력 신호에서의 다른쪽의 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제2 직선에 있어서, 양자의 직선이 교차하는 위치를 크로스포인트 정보 Tcross로서 특정하는 크로스포인트 산출 수단(예를 들면, 크로스포인트 산출부(200))을 구비하며, 이상을 구비하는 것을 특징으로 하는 반도체 시험 장치가 있다.

이에 따라, 차동 신호의 크로스포인트를 정확히 특정 가능하게 된다.

다음에, 제6 해결 수단을 개시한다. 여기에서 도 1은 본 발명에 따른 해결 수단을 도시하고 있다.

상술 천이 정보 측정 수단(예를 들면, 제1 천이 시간 정보 수집 수단 (100#1), 제2 천이 시간 정보 수집 수단(100#2))의 일 양태는, 상기 제1 타이밍 정보 T1을 생성하는 제1 아날로그 비교기(CP1)와 제1 다상 스트로브 수단(10)과 제1 에지 검출부(52)를 구비하며, 상기 제2 타이밍 정보 T2를 생성하는 제2 아날로그 비교기 CP2와 제2 다상 스트로브 수단(10)과 제2 에지 검출부(51)를 구비하고,

제1 아날로그 비교기 CP1는 DUT로부터 출력되는 신호를 받아서 소정의 로우 레벨 VOL에서 논리 신호로 변환한 논리 신호를 제1 다상 스트로브 수단(10)에 공급하는 것이며,

제1 다상 스트로브 수단(10)은 제1 아날로그 비교기 CP1로부터의 논리 신호를 받아서, 미소 위상차를 부여한 복수 m의 다상 스트로브 신호를 내부에서 생성하고, 생성한 복수 m의 다상 스트로브 신호에 의해 논리 신호를 각각 샘플링한 복수 m비트의 로우측 홀드 신호 LD#i (여기서, i=1∼m)를 출력하는 것이며,

제1 에지 검출부(52)는 복수 m비트의 로우측 홀드 신호 LD#i를 받아서, 상승 또는 하강의 에지 방향을 선택하는 에지 선택 신호 S2에 기초하여 m비트 입력을 n비트 출력으로 인코딩 변환한 제1 타이밍 정보 T1를 출력하는 데이터 인코더이며,

제2 아날로그 비교기 CP2는 DUT로부터 출력되는 신호를 받아서 소정의 하이 레벨 VOH에서 논리 신호로 변환한 논리 신호를 제2 다상 스트로브 수단(10)에 공급하는 것이며,

제2 다상 스트로브 수단(10)은 제2 아날로그 비교기 CP2로부터의 논리 신호를 받아서, 미소 위상차를 부여한 복수 m의 다상 스트로브 신호를 내부에서 생성하고, 생성한 복수 m의 다상 스트로브 신호에 의해 논리 신호를 각각 샘플링한 복수 m비트의 하이측 홀드 신호 HD#i를 출력하는 것이며,

제2 에지 검출부(51)는 복수 m비트의 하이측 홀드 신호 HD#i를 받아서, 상승 또는 하강의 에지 방향을 선택하는 에지 선택 신호 S2에 기초하여 m비트 입력을 n비트 출력으로 인코딩 변환한 제2 타이밍 정보 T2를 출력하는 데이터 인코더인 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제7 해결 수단을 개시한다. 여기에서 도 1은 본 발명에 따른 해결 수단을 도시하고 있다.

상술 데이터 천이 시간 정보 수집 수단(예를 들면, 데이터 측정부(300))의 일 양태는, 타이밍 정보 T1을 생성하는 아날로그 비교기와 다상 스트로브 수단(10)과 제1 에지 검출부와 제2 에지 검출부와 멀티플렉서(350)를 구비하고,

아날로그 비교기는 DUT로부터 출력되는 비차동 신호의 데이터 신호 DATA를 받아서 소정의 임계 레벨 Vref에서 논리 신호로 변환한 논리 신호를 다상 스트로브 수단(10)에 공급하는 것이며,

다상 스트로브 수단(10)은 아날로그 비교기로부터의 논리 신호를 받아서, 미소 위상차를 부여한 복수 m의 다상 스트로브 신호를 내부에서 생성하고, 생성한 복수 m의 다상 스트로브 신호에 의해 논리 신호를 각각 샘플링한 복수 m비트의 홀드 신호 D#i (여기서 i=1∼m)를 출력하는 것이며,

제1 에지 검출부는 복수 m비트의 홀드 신호 D#i를 받아서, 상승 에지 방향을 선택하는 에지 선택 신호 S2에 기초하여 m비트 입력을 n비트 출력으로 인코딩 변환한 한쪽의 상승측의 타이밍 정보 Tdh를 출력하는 데이터 인코더이며,

제2 에지 검출부는 복수 m비트의 홀드 신호 D#i를 받아서, 하강 에지 방향을 선택하는 에지 선택 신호 S2에 기초하여 m비트 입력을 n비트 출력으로 인코딩 변환 한 다른 쪽의 하강측의 타이밍 정보 Tdl를 출력하는 데이터 인코더이며,

멀티플렉서(350)는 한쪽의 상승측의 타이밍 정보 Tdh와 다른 쪽의 하강측의 타이밍 정보 Tdl를 받아서 데이터 에지를 선택하는 데이터 에지 선택 신호 S3에 기초하여 어느 하나를 선택하여 데이터 변화점 정보 Tdata로서 출력하는 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제8 해결 수단을 개시한다. 여기에서 도 12는 본 발명에 따른 해결 수단을 도시하고 있다.

상술 데이터 천이 시간 정보 수집 수단(예를 들면, 데이터 측정부(300))의 일 양태는 타이밍 정보 T1를 생성하는 아날로그 비교기와 다상 스트로브 수단(10)과 에지 검출부를 구비하고,

아날로그 비교기는 DUT로부터 출력되는 비차동 신호의 데이터 신호 DATA를 받아서 소정의 임계 레벨 Vref에서 논리 신호로 변환한 논리 신호를 다상 스트로브 수단(10)에 공급하는 것이며,

다상 스트로브 수단(10)은 아날로그 비교기로부터의 논리 신호를 받아서, 미소 위상차를 부여한 복수 m의 다상 스트로브 신호를 내부에서 생성하고, 생성한 복수 m의 다상 스트로브 신호에 의해 논리 신호를 각각 샘플링한 복수 m비트의 홀드 신호 D#i를 출력하는 것이며,

에지 검출부는 복수 m비트의 홀드 신호 D#i를 받아서, 상승 에지 방향 또는 하강 에지 방향의 데이터 에지를 선택하는 데이터 에지 선택 신호 S3에 기초하여 m비트 입력을 n비트 출력으로 인코딩 변환한 데이터 변화점 정보 Tdata를 출력하는 데이터 인코더인 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제9 해결 수단을 개시한다. 여기에서 도 3과 도 5는 본 발명에 따른 해결 수단을 도시하고 있다.

상술한 크로스포인트 산출 수단의 일 양태는 제1 천이 정보 측정 수단에서 얻어진 제1 타이밍 정보를 T1으로 하고, 제2 타이밍 정보를 T2로 하고, 제2 천이 정보 측정 수단에서 얻어진 제3 타이밍 정보를 T3로 하고, 제4 타이밍 정보를 T4로 했을 때,

Tcross=｛(T2×T4)-(T1×T3)｝/｛(T2-T1)+(T4-T3)｝

의 연산 처리를 한 크로스포인트 정보 Tcross를 생성하여 출력하는 것(예를 들면, 크로스포인트 산출부(200))인 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제10 해결 수단을 개시한다. 여기에서 도 11은 본 발명에 따른 해결 수단을 도시하고 있다.

상술 크로스포인트 산출 수단의 일 양태는 데이터 변환용의 크로스포인트 변환 메모리(250)를 구비하고,

제1 천이 정보 측정 수단에서 얻어진 제1 타이밍 정보를 T1으로 하고, 제2 타이밍 정보를 T2로 하고, 제2 천이 정보 측정 수단에서 얻어진 제3 타이밍 정보를 T3로 하고, 제4 타이밍 정보를 T4로 했을 때,

크로스포인트 변환 메모리(250)는 상술 연산 처리에 대응하는 크로스포인트 정보 Tcross를 미리 상기 메모리에 저장해 두고, 타이밍 정보 T1, T2, T3, T4의 데 이터를 어드레스 입력단에 공급하고, 상기 어드레스에 의해 판독된 판독 데이터를 크로스포인트 정보 Tcross로서 출력하는 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제11 해결 수단을 개시한다. 여기에서 도 3은 본 발명에 따른 해결 수단을 도시하고 있다.

상술 위상차 산출 수단의 일 양태로서는, 크로스포인트 산출 수단으로부터의 크로스포인트 정보 Tcross와, 데이터 천이 시간 정보 수집 수단(예를 들면, 데이터 측정부(300))으로부터의 데이터 변화점 정보 Tdata를 받아서, 양 데이터의 차분을 산출한 상대적인 위상차 ΔT를 출력하거나, 또는 상기 위상차 ΔT에 대해서 소정의 오프셋량(오프셋 시간 Toffset)을 더 가산한 결과의 위상차 ΔT를 출력하는 것(예를 들면, 위상차 산출부(400))인 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제12 해결 수단을 개시한다. 여기에서 도 3은 본 발명에 따른 해결 수단을 도시하고 있다.

상술 양부 판정 수단의 일 양태로서는, 위상차 산출 수단으로부터의 상대적인 위상차 ΔT를 받아서, 상기 DUT의 양불 판정을 수행하는 소정의 최대 위상차Tmax로부터 최소 위상차 Tmin의 허용 범위내인지에 기초하여 DUT의 양부 판정을 수행하는 것(예를 들면, 양부 판정부(500))인 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제13 해결 수단을 개시한다. 여기에서 도 10은 본 발명에 따른 해 결 수단을 도시하고 있다.

상술 크로스포인트 산출 수단과 양부 판정 수단에 대해서 양부 판정 제어 수단을 추가하여 구비하고,

양부 판정 제어 수단은 상기 천이 정보 측정 수단(예를 들면, 제1 천이 시간 정보 수집 수단(100#1), 제2 천이 시간 정보 수집 수단(100#2))으로부터 출력되는 4점의 제1 타이밍 정보 T1, 제2 타이밍 정보 T2, 제3 타이밍 정보 T3, 제4 타이밍 정보 T4 중 적어도 어느 하나의 데이터 값이 '0'일 때는, 정상적인 크로스포인트가 측정되지 않은 것으로 하여 데이터 에러 신호 Derr를 크로스포인트 산출 수단으로부터 발생시키고, 양부 판정 수단은 상기 데이터 에러 신호 Derr를 받았을 때에는 양부 판정을 수행하지 않도록 내부 제어하는 수단을 구비하는 것을 특징으로 하는 상술한 반도체 시험 장치가 있다.

다음에, 제14 해결 수단을 개시한다. 여기에서 도 9는 본 발명에 따른 해결 수단을 도시하고 있다.

상기 과제를 해결하기 위하여, 피시험 디바이스로부터 출력되는 차동 출력 신호의 크로스포인트의 타이밍을 기준으로 하여, DUT로부터 출력되는 다른 데이터 신호 DATA와의 사이의 상대적인 위상차를 양호한 정밀도로 측정하는 것이 요구되는 반도체 시험 장치에 있어서,

소정의 로우 레벨과 하이 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제1 타이밍 정보 T1와 제2 타이밍 정보 T2를 출력하는 제1 천 이 정보 측정 수단(예를 들면, 제1 천이 시간 정보 수집 수단(100#1))을 구비하고,

차동 출력 신호의 다른쪽의 신호의 천이 파형에 대하여, 크로스포인트를 발생시키는 소정의 하이 레벨과 로우 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제3 타이밍 정보 T3와 제4 타이밍 정보 T4를 출력하는 제2 천이 정보 측정 수단(예를 들면, 제2 천이 시간 정보 수집 수단(100#2))을 구비하고,

DUT로부터 출력되는 데이터 신호 DATA를 받아서, 소정의 임계 레벨 Vref에서 논리 신호로 변환한 후, 이미 알려진 타이밍의 다상 스트로브 신호에 기초하여 샘플링 측정하여 데이터 신호 DATA의 상승 또는 하강의 타이밍을 나타내는 코드 데이터로 변환한 데이터 변화점 정보 Tdata를 출력하는 데이터 천이 시간 정보 수집 수단(예를 들면, 데이터 측정부(300))을 구비하고,

제1 천이 정보 측정 수단에서 측정한 2점의 타이밍 정보와, 제2 천이 정보 측정 수단에서 측정한 2점의 타이밍 정보와, 데이터 천이 시간 정보 수집 수단에서 측정한 1점의 타이밍 정보를 소정 복수회 측정하여 저장하는, 소정 저장 용량을 구비하는 에지 데이터 저장 수단(예를 들면, 에지 데이터 저장 메모리(700))를 구비하고,

에지 데이터 저장 수단의 데이터 내용을 판독하여, 소프트적으로 크로스포인트를 연산하여 산출한 크로스포인트 정보 Tcross와 데이터 변화점 정보 Tdata의 상대적인 위상차 ΔT를 연산하여 산출하고, 상기 연산 처리를 측정 회수에 대응한 회 수 수행하고, 얻어진 복수점의 위상차 ΔT에 대해서 상기 DUT 품종에 대한 위상차의 규격내인지 아닌지의 양부 판정을 수행하는 크로스포인트 산출·양부 판정 처리 수단(예를 들면, 크로스포인트 산출/위상차 산출/양부 판정 처리부(650))을 구비하며, 이상을 구비하는 것을 특징으로 하는 반도체 시험 장치가 있다.

다음에, 제15 해결 수단을 개시한다. 여기에서 도 9는 본 발명에 따른 해결 수단을 도시하고 있다.

상술한 반도체 시험 장치에 있어서, 상기 크로스포인트 산출·양부 판정 처리 수단에서 구한 측정 회수에 대응한 복수점의 위상차 ΔT를 받아서, 복수점의 위상차 ΔT의 변동량을 구하여 양 신호간에서의 지터량을 특정하는 기능을 추가하여 구비하는 것을 특징으로 하는반도체 시험 장치가 있다.

이에 따라, 양 신호간의 상대적인 지터량을 측정할 수 있다.

또한, 본 발명은 원하는 바에 따라 상기 해결 수단에서의 각 요소 수단을 적절히 조합하여, 실용 가능한 다른 구성 수단으로 해도 된다. 또한, 상기 각 요소에 부여되어 있는 부호는 발명의 실시 형태 등에 개시되어 있는 부호에 대응하지만, 이에 한정되는 것은 아니고, 실용 가능한 다른 균등물을 적용한 구성 수단으로 해도 된다.

도 1은 DUT로부터 출력되는 차동 클럭 신호와 싱글 엔드의 데이터 신호 DATA를 받아서 양자의 상대적인 위상차를 구하여 양부 판정을 수행하는 경우의 반도체 시험 장치의 요부 블록 구성예이다.

도 2는 m=4비트일 때의 에지 검출부의 인코딩예, 및 회로 구성예이다.

도 3은 크로스포인트 산출부(200)의 구체적인 내부 구성예이다.

도 4는 스트로브 신호 STRB1∼STRB4가 동일한 기준 타이밍 T0에서 발생하는 경우로 한 타이밍 정보 T1∼T4, Tdh를 나타내는 간명한 타이밍도이다.

도 5는 크로스포인트 정보 Tcross의 산출 설명도이다.

도 6은 회로 기판상 등에서 2개의 디바이스간에서, 차동 클럭에 동기한 고속의 데이터 전송을 수행하는 경우의 원리적인 회로 접속과, DUT로부터 출력되는 차동 클럭 신호인 정클럭 신호 CLKP, 부클럭 신호 CLKN의 각각의 신호를 받기 위하여, 싱글 엔드의 비교기 CP를 구비하는 구성의 반도체 시험 장치의 요부이다.

도 7은 이상적인 차동 신호인 경우의 크로스포인트와, 실제의 차동 신호예의 크로스포인트와, 차동 클럭 신호 CLK와 데이터 신호 DATA의 양 신호에 있어서 지터 요인 등에 수반하는 동상 변화와 역상 변화를 설명하는 도면이다.

도 8은 펄스폭이 좁은 경우의 예를 나타낸 타이밍도이다.

도 9는 DUT로부터 출력되는 차동 클럭 신호와 싱글 엔드의 데이터 신호 DATA를 받아서 양자의 상대적인 위상차를 구하여 양부 판정을 수행하는 경우의 반도체 시험 장치의, 다른 요부 블록 구성예이다.

도 10은 DUT로부터 출력되는 차동 클럭 신호와 싱글 엔드의 데이터 신호 DATA를 받아서 양자의 상대적인 위상차를 구하여 양부 판정을 수행하는 경우의 반도체 시험 장치의, 또 다른 요부 블록 구성예이다.

도 11은 DUT로부터 출력되는 차동 클럭 신호와 싱글 엔드의 데이터 신호 DATA를 받아서 양자의 상대적인 위상차를 구하여 양부 판정을 수행하는 경우의 반도체 시험 장치의, 또 다른 요부 블록 구성예이다.

도 12는 데이터 측정부(300)의 다른 구성예이다.

도 13은 2계통의 차동 신호의 상대적인 위상차를 구하여 양부 판정을 수행하는 다른 구성예이다.

이하에 본 발명을 적용한 실시 형태의 일예를 도면을 참조하면서 설명한다. 또한, 이하의 실시 형태의 설명 내용에 의해 특허 청구의 범위를 한정하는 것은 아니며, 더욱이 실시의 형태에서 설명되어 있는 요소나 접속 관계 등이 해결 수단에 필수라고는 한정할 수 없다. 또한, 실시의 형태에서 설명되어 있는 요소나 접속 관계 등의 형용/형태는 일예로서 그 형용/형태 내용에만 한정하는 것은 아니다.

본 발명에 대하여, 도 1∼도 13을 참조하여 이하에 설명한다.

도 1은 DUT로부터 출력되는 차동 클럭 신호와 싱글 엔드의 데이터 신호 DATA를 받아서 양자의 상대적인 위상차를 구하여 양부 판정을 수행하는 반도체 시험 장치의 요부 블록 구성예이다. 또한, 반도체 시험 장치의 전체 구성은 일본 특허출원 2000-178917호에 도시되어 있으므로 생략한다.

이 구성 요소는 제1 천이 시간 정보 수집 수단(100#1)과, 제2 천이 시간 정보 수집 수단(100#2)과, 제3 천이 시간 정보 수집 수단(100#3)과, 멀티플렉서(350)와, 크로스포인트 산출부(200)와, 위상차 산출부(400)와, 양부 판정부(500)를 구비한다. 또한, 데이터 측정부(300)는 상기 제3 천이 시간 정보 수집 수단(100#3)과 상기 멀티플렉서(350)의 구성 요소로 이루어진다.

제1 천이 시간 정보 수집 수단(100#1)은 DUT로부터 출력되는 차동 클럭 신호의 하나의 정클럭 신호 CLKP를 받아서, 하이측과 로우측의 2점의 임계 레벨 VOH, VOL에서 논리 신호로 변환한 후, 논리 신호가 천이하기 전후의 타이밍 정보를 스트로브 신호 STRB2, STRB1에 기초하는 다상 STB에서 각각 측정하여, 시간 정보가 되는 코드 데이터로 변환한 타이밍 정보 T2, T1를 생성하여 출력하는 것이다. 이 내부 요소는 하이측 다상 스트로브 수단(21)과, 로우측 다상 스트로브 수단(22)과, 에지 검출부(51, 52)를 구비한다.

하이측 다상 스트로브 수단(21)은 하이측의 임계 레벨 VOH에서 논리 신호로 변환한 논리 신호를 스트로브 신호 STRB2에 기초하는 다상 STB(다상 스트로브 신호)에 의한 m점의 개별 타이밍에서 샘플링한 결과의 m비트의 하이측 홀드 신호 HD#1∼HD#m를 출력하는 것이다. 내부 구성예로서는 비교기 CP2와, 다상 스트로브 수단(10)을 구비한다. 이에 대하여, 도 4의 타이밍 챠트를 참조하면서 설명한다. 또한, 도 4는 스트로브 신호 STRB1∼STRB4가 동일의 기준 타이밍 T0에서 발생하는 경우로 한 타이밍 정보 T1∼T4, Tdh를 나타내는 간명한 타이밍도이다.

다상 스트로브 수단(10)은 타이밍 발생기 TG(도시 생략)로부터의 하나의 스트로브 신호 STRB2를 받아서 시계열적으로 미소 지연하여 어긋나게 한 m점의 다상 STB(도 4의 A 참조)를 생성하고, 생성한 m점의 다상 STB에서, 비교기 CP2로부터 출력되는 논리 신호 CP2s를 m개의 타이밍 비교기 TC에서 각각 샘플링하고, 상기에서 샘플링한 결과의 m비트의 하이측 홀드 신호 HD#1∼HD#m을 출력하는 것이다. 여기 에서, m의 값은 예를 들면 16점/32점 등이 적용된다. 또한, 미소 지연량은 예를 들면 20피코초 피치가 적용된 경우, 32점×20피코초=640피코초의 구간에 걸쳐 연속한 미세한 피치의 시간 정보로서 취득할 수 있다. 한편으로, 스트로트 신호 STRB2 및 개개의 다상 STB는 캘리브레이션함으로써 이미 알려진 스트로브 타이밍으로 할 수 있다. 더욱이 스트로브 신호 STRB2는 임의의 타이밍으로 이동시켜 발생 억제할 수도 있다. 따라서, 도 4에 도시한 바와 같이, 유한 구간의 다상 STB이지만, 정클럭 신호 CLKP가 하이측의 임계 레벨 VOH 전후의 위치로 스트로브 신호 STRB2를 이동시켜 샘플링하는 것이 가능하다.

에지 검출부(51)는 상승 또는 하강 에지의 선택 기능을 구비하며, m비트 입력을 n비트 출력으로 변환하는 데이터 인코더이다. 이에 대해서 도 2의 (a)의 m=4비트일 때의 에지 검출부의 인코딩예, 및 도 2의 (b)의 회로 구성예를 참조하면서 설명한다.

도 2의 (a)에 있어서 첫째로, 에지 선택 신호 S2가 '0'일 때는 상승 에지를 대상으로 하여 인코딩한다. 입력 데이터가 '0111'인 시계열 데이터(도 2의 A 참조)일 때, 인코딩한 2비트의 코드 데이터 '1'로 변환하여 출력한다. 마찬가지로, 입력 데이터가 '0011'인 시계열 데이터(도 2의 B 참조)일 때, 코드 데이터 '2'를 출력한다. 마찬가지로, 입력 데이터가 '0001'인 시계열 데이터(도 2의 C 참조)일 때, 코드 데이터 '3'를 출력한다.

둘째로, 에지 선택 신호 S2가 '1'일 때는 하강 에지를 대상으로 하여 인코딩한다. 상기와 마찬가지로 하여 입력 데이터가 '1000'인 시계열 데이터(도 2의 A 참조)일 때, 코드 데이터 '1'을 출력한다. 마찬가지로, 입력 데이터가 '1100'인 시계열 데이터(도 2의 B 참조)일 때, 코드 데이터 '2'를 출력한다. 마찬가지로, 입력 데이터가 '1110'인 시계열 데이터(도 2의 C 참조)일 때, 코드 데이터 '3'을 출력한다.

도 2의 (b)의 회로 구성예는 상기 동작을 실현하는 일예로서, 한쪽이 반전 입력단인 6개의 AND 게이트에서 시계열 데이터의 상승 변화 또는 하강 변화를 검출하여 출력하고, 3개 멀티플렉서와 에지 선택 신호 S2에 의해 상승 변화 또는 하강 변화의 어느 하나를 선택하여 출력하고, 이들 3비트의 검출 데이터를 우선순위 인코더(Priority Encoder)에서 2비트의 코드 데이터로 변환한 타이밍 정보 T2로서 출력한다.

여기에서, 도 8의 펄스폭이 좁은 경우에 대해서 설명한다. 다상 STB 구간내에 있어서, 정클럭 신호 CLKP의 상승측과 하강측 모두가 존재하는 경우가 있다. 그러나, 에지 선택 신호 S2에 의해서 도 8의 A에 나타낸 상승 에지를 변환 대상으로 하거나, 도 8의 B에 나타낸 하강 에지를 변환 대상으로 하는지를 지정할 수 있으므로, 이와 같은 조건에 있어서도 목적의 코드 데이터를 지장없이 생성할 수 있다.

다음에, 도 1에 도시한 로우측 다상 스트로브 수단(22)은 상술한 하이측 다상 스트로브 수단(21)과 동일하므로, 로우측의 임계 레벨 VOL에서 논리 신호로 변환한 논리 신호를 스트로브 신호 STRB1에 기초한 다상 STB에 의한 m점의 개별 타이밍에서 샘플링한 결과의 m비트의 로우측 홀드 신호 LD#1∼LD#m를 출력하는 것이다. 또한, 스트로브 신호 STRB1와 상기 스트로브 신호 STRB2는 하나의 스트로브 신호로 공용해도 된다.

에지 검출부(52)는 상술한 에지 검출부(51)와 동일하며, 상승 또는 하강 에지의 선택 기능을 구비하며, m비트 입력 n비트의 코드 데이터로 변환한 타이밍 정보 T1를 출력한다.

제2 천이 시간 정보 수집 수단(100#2)은 상술한 제1 천이 시간 정보 수집 수단(100#1)과 동일하며, DUT로부터 출력되는 차동 클럭 신호의 다른 쪽의 부클럭 신호 CLKN을 받아서, 하이측과 로우측의 2점의 임계 레벨 VOH, VOL에서 논리 신호로 변환한 후, 스트로브 신호 STRB3, STRB4에 기초한 다상 STB에서 각각 측정하여, 시간 정보가 되는 코드 데이터로 변환한 타이밍 정보 T3, T4를 생성하여 출력한다.

제3 천이 시간 정보 수집 수단(100#3)도 상술한 제1 천이 시간 정보 수집 수단(100#1)과 거의 동일하며, DUT로부터 출력되는 데이터 신호 DATA를 받아서 도 4 하측의 타이밍도에 도시한 바와 같이, 중간의 임계 레벨 Vref에서 논리 신호로 변환한 후, 스트로브 신호 STRB5, STRB6에 기초한 다상 STB에서 각각 측정하여, 시간 정보가 되는 코드 데이터로 변환한 타이밍 정보 Tdh, Tdl를 생성하여 출력한다. 이 때, 스트로브 신호 STRB5, STRB6측과, 스트로브 신호 STRB1∼STRB4측과는 기준 타이밍 T0에 대해서 도 4에 나타낸 오프셋 시간 Toffset가 존재하는 경우가 있다. 단, 이 오프셋 시간 Toffset은 각 스트로브 신호 STRB1∼STRB6가 이미 알려진 타이밍이므로, 이미 알려진 시간 정보이다.

또, 제3 천이 시간 정보 수집 수단(100#3)은 동일한 임계 레벨 Vref에서 논 리 신호로 변환하면 되므로, 이 내부 구성 요소는 도 1에 도시한 어느 하나의 다상 스트로브 수단(10)만을 구비하며, 이 출력 신호를 공용하여 에지 검출부(51)와 에지 검출부(52) 모두에게 공급하도록 구성해도 된다.

또한, 상기의 제3 천이 시간 정보 수집 수단(100#3)과 멀티플렉서(350)로 이루어지는 데이터 측정부(300)는 동일한 임계 레벨 Vref에서 논리 신호로 변환한 신호를 1계통의 다상 STB로 샘플링하면 되므로, 도 12의 데이터 측정부(300) 이외의 구성예로 도시한 바와 같이 구성 가능하다. 즉, 하이측 다상 스트로브 수단(21)과 에지 검출부(51)로 실현할 수 있다. 즉, 상술한 하나의 하이측 다상 스트로브 수단(21)에 있어서 임계 레벨 Vref에서 논리 신호로 변환하고, 이로부터 출력되는 홀드 신호 D#1∼D#m를 에지 검출부(51)에 공급하고, 데이터 에지 선택 신호 S3에 기초하여 선택한 상승측 에지 또는 하강측 에지의 데이터 변화점 정보 Tdata를 출력한다. 이 구성예에서는 보다 저렴하게 구성할 수 있다.

도 1에 도시한 멀티플렉서(350)는 2입력 1출력형의 n비트폭의 데이터 셀렉터로서, 데이터 에지 선택 신호 S3에 의해, 상기 제3 천이 시간 정보 수집 수단(100#3)에서 생성한 상승 에지의 타이밍 정보 Tdh나, 하강 에지의 타이밍 정보 Tdl 중 어느 것을 선택한 결과의 데이터 변화점 정보 Tdata를 위상차 산출부(400)에 공급한다.

크로스포인트 산출부(200)는 상술에서 얻은 정클럭 신호 CLKP측의 2점의 타이밍 정보 T1, T2와, 부클럭 신호 CLKN측의 2점의 타이밍 정보 T3, T4에 기초하여 크로스포인트를 산출하는 것이다. 이에 대해서 도 5의 크로스포인트 정보 Tcross 의 산출 설명도를 참조하면서 설명한다. 여기에서 타이밍 정보 T1 과 T2의 파형 구간, 및 타이밍 정보 T3 와 T4의 파형 구간에 있어서는, 대략 직선적으로 파형 변화하는 것으로 가정하여 산출한다.

도 5의 (a)의 크로스포인트 정보 Tcross는 도 5의 (b)에 도시한 바와 같이,

Tcross=｛(T2×T4)-(T1×T3)｝/｛(T2-T1)+(T4-T3)｝

의 연산식으로부터 구할 수 있다.

또, 도 5의 (c)의 변칙적인 타이밍 정보 T1∼T4로 된 경우에 있어서도, 상기 연산식으로부터 구할 수 있다. 이로부터, 클럭이 천이하는 파형 구간 가운데에서, 직선적이 되는 원하는 파형 부분을 측정할 수 있음을 의미한다.

도 3에 크로스포인트 산출부(200)의 구체적인 내부 구성예를 도시한다. 이 구성예에서는 상기 연산식에 대응하여, 2개의 승산기와, 3개의 감산기와, 1개의 가산기와, 1개의 제산기를 구비한다. 상기에서 연산한 결과의 데이터에서, 원하는 n비트의 크로스포인트 정보 Tcross를 위상차 산출부(400)에 공급한다. 그런데, 이들의 연산 시간은 수백 나노초 전후 걸리므로, DUT의 샘플링 측정의 주기도 이에 대응한 시간 이상의 주기로 측정을 수행한다. 또한, DUT의 특성에 따라서도 다르지만, 실용적으로는 예를 들면 수천회 이상의 샘플링 측정과 PASS/FAIL 판정을 반복하면, DUT의 평가를 실용적으로 수행할 수 있다.

도 1에 도시한 위상차 산출부(400)는 차동 클럭 신호 CLK의 크로스포인트와, 데이터 신호 DATA의 양 신호에서의 상대적인 위상차 ΔT를 구하는 것이다, 즉, 상술에서 구한 크로스포인트 정보 Tcross와 데이터 변화점 정보 Tdata를 받아서, 양 자의 위상차 ΔT를 산출하여 양부 판정부(500)에 공급한다. 실제의 반도체 시험 장치의 측정에서는 개별 타이밍의 스트로브 신호가 사용되므로, 스트로브 신호간의 시간차인 오프셋 시간 Toffset을 부여한 위상차 ΔT를 산출한다. 따라서, 위상차 ΔT는,

ΔT=(Tdata+Toffset)-Tcross

의 연산 처리를 수행한다. 또, 오프셋 시간 Toffset은 DUT 품종의 규격에 의존하여 다르므로, 정의 값, 부의 값, 또는 제로 값이 될 수 있다.

양부 판정부(500)는 상기 DUT 품종에 대한 위상차의 규격내이면 PASS로서 판정하고, 범위 밖에 있으면 FAIL로서 판정하는 것이다. 즉, DUT의 규격인 최대 위상차 Tmax와 최소 위상차 Tmin에 기초하여, 상기에서 구한 위상차 ΔT를 비교하여, Tmin≤ΔT≤Tmax이면 PASS로서 판정하고, 그 이외는 FAIL로서 판정을 수행한다.

상술한 도 1의 발명 구성예에 따르면, 동일 측정 시각에서의 차동 클럭 신호 CLK의 크로스포인트를 특정하고, 상기 크로스포인트와 데이터 신호 DATA의 양 신호간의 위상차를 구하고, 구한 위상차가 소정의 규격내인지의 여부에 따라 양부 판정하는 수단을 구비하는 구성으로 함으로써, 차동 클럭 신호 CLK의 크로스포인트에 기초하여 양 신호의 상대적인 위상차를 적확하게 양부 판정할 수 있는 우수한 이점을 얻을 수 있다. 물론, 양 신호간에 있어서 순간적인 지터나 요동 등이 존재하더라도, 적확하게 양부 판정할 수 있다.

또한, 본 발명의 기술적 사상은 상술 실시의 형태의 구체 구성예, 접속 형태예로 한정되는 것은 아니다. 또한, 본 발명의 기술적 사상에 기초하여 상술 실시 의 형태를 적절히 변형하여 광범위하게 응용해도 된다.

상술한 도 1의 구성예에서는 차동 클럭 신호 CLK로 한 구체예에서 설명했으나, 클럭 신호 CLK 이외의 다른 차동 신호에도 적용할 수 있다.

또한, 상술한 도 1 의 구성예에서는 1채널의 차동 클럭 신호 CLK와, 1채널의 데이터 신호 DATA로 한 신호 조건에서의 위상차를 시험하는 구체예로 설명했으나, 다른 신호 조건에 적용해도 된다. 첫번째 예로서는 도 13에 도시한 2계통의 차동 신호의 상대적인 위상차를 구하여 양부 판정을 수행하는 다른 구성예가 있다. 이는 2계통의 차동 신호의 양자간의 위상차를 시험할 수 있도록, 도 1에 도시한 크로스포인트 측정부(600)를 2계통 구비하는 구성으로 함으로써, 2계통의 차동 신호간의 위상차를 양부 판정할 수 있다. 두번째 예로서는, 도 1의 구성예에 나타낸 데이터 신호 DATA를 측정하는 데이터 측정부(300)를 복수 계통 구비하고, 이에 대응하는 위상차 산출부(400)와, 양부 판정부(500)로 함으로써, 복수 계통의 데이터 신호 DATA에 대해서 상대적인 위상차를 한번에 양부 판정할 수 있다.

또한, DUT의 디바이스 품종에 따라 다르지만, 시험 대상의 차동 클럭 신호 CLK 등의 차동 신호는 통상 1채널 또는 수채널 정도의 특정의 신호이므로, 반도체 시험 장치에 구비하는 상술 구성의 채널수는, DUT에 대응한 채널수를 구비하도록 구성하면 된다.

또한, 1채널의 차동 클럭 신호 CLK와, 복수 채널의 데이터 신호 DATA를 동시에 시험하는 경우에는, 이에 대응하여 복수 채널의 데이터 측정부(300)와, 상기 복수 채널의 데이터 측정부(300)에 대응한 위상차 산출부(400)와 양부 판정부(500)를 구비하도록 구성할 수 있다.

또한, 상술한 도 1의 구성예에서는 전체를 회로로 실현한 구체예였으나, 이에 한정하지 않는다. 예를 들면, 도 9에 도시한 다른 구성예로도 실현 가능하다, 이는 도 1의 크로스포인트 산출부(200)와 위상차 산출부(400)와 양부 판정부(500)를 삭제하고, 대신에 에지 데이터 저장 메모리(700)와, 어드레스 발생부(620)와, 크로스포인트 산출/위상차 산출/양부 판정 처리부(650)를 추가하여 구비하는 구성예이다.

에지 데이터 저장 메모리(700)는 원하는 용량의 메모리로서, 샘플링 측정의 각 시간, 타이밍 정보 T1∼T4, 및 데이터 변화점 정보 Tdata를 일괄하여 저장한다. 이로써, 다수회의 샘플링 측정 결과를 저장할 수 있다.

어드레스 발생부(620)는 메모레에의 어드레스 발생용으로서, 샘플링 측정의 각 시간, INC 신호에 의해 어드레스 값을 +1한 어드레스 신호를 발생하여 에지 데이터 저장 메모리(700)에 공급한다.

크로스포인트 산출/위상차 산출/양부 판정 처리부(650)는 소프트적으로 크로스포인트를 산출하여 판정하는 것으로서, 상기 에지 데이터 저장 메모리(700)에 저장된 에지 데이터를 순차 판독하여, 도 1의 구성예와 마찬가지로 하여, 소프트적으로 크로스포인트 정보 Tcross를 산출하고, 소프트적으로 위상차 ΔT를 산출하고, 기대치의 최대 위상차 Tmax와 최소 위상차 Tmin에 기초하여 위상차 ΔT의 양부 판정 처리를 수행하여, PASS/FAIL의 판정 결과를 출력한다.

이에 따르면, 도 1의 구성예보다도 회로 규모를 저감할 수 있는 이점을 얻을 수 있다.

또한, 도 3에 도시한 크로스포인트 산출부(200)에 있어서, 원하는 바에 따라 클럭에 동기하여 연산하는 파이프 라인 회로 구성이나 인터리브 구성을 구비해도 된다. 이 경우에는, 반복 샘플링 측정하는 샘플링 주기를 대폭으로 단축할 수 있다.

또한, 도 11에 다른 구성예를 도시한다, 이는 상술한 도 1 구성의 크로스포인트 산출부(200) 대신에, 데이터 변환용의 크로스포인트 변환 메모리(250)를 구비하는 구성예이다. 크로스포인트 변환 메모리(250)는 타이밍 정보 T1∼T4의 입력 데이터를 어드레스 입력단에 공급하고, 이에 따라 지정된 어드레스의 내용을 판독하여 크로스포인트 정보 Tcross로서 출력한다. n=5비트인 경우, 5×4=20비트의 어드레스 공간의 메모리(RAM/ROM)를 구비한다. 여기에서, 메모리의 내용은 상술한 크로스포인트 정보 Tcross가 판독되도록, 미리 저장하여 구비해 둔다. 이에 의해서도, 상술한 크로스포인트 산출부(200)와 같은 기능을 실현할 수 있다.

또한, 도 10에 다른 구성예를 도시한다. 이는 상술한 도 1 구성의 크로스포인트 산출부(200)과 양부 판정부(500)을, 크로스포인트 산출부(201)과 양부 판정부(501)로 변경한 구성이다. 크로스포인트 산출부(201)은 입력되는 타이밍 정보 T1∼T4 중 어느 것이 '0'인 경우에는 크로스포인트가 검출되지 않았으므로, 정상적인 위치에서 샘플링 측정할 수 없었던 것으로 하여 데이터 에러 신호 Derr를 발생시킨다. 양부 판정부(501)은 상기 데이터 에러 신호 Derr를 받았을 때는 양부 판정을 수행하지 않도록 내부 제어한다.

이에 따르면, 정상적인 위치에서 샘플링 측정이 이루어졌을 때에만 양부 판정이 수행되는 결과, 예를 들면 차동 클럭 신호 CLK와 반도체 시험 장치의 시험 주기(테스트 레이트)가 비동기 관계인 경우이거나, 차동 클럭 신호 CLK의 클럭 주파수가 큰 요동을 가지는 경우이더라도, 일정의 확률 빈도로 정상적으로 샘플링 측정할 수 있으므로, 정상적으로 샘플링 측정할 수 있었을 때에 적확한 양부 판정이 가능한 큰 이점을 얻을 수 있다.

또한, 상술 구성 요소 또는 실현하는 기능 수단에 대해서 실용적으로 적용 가능한 부위에 대해서는, 소프트웨어 또는 마이크로프로그램과 하드웨어 로직 양쪽에 기초하여 실현하는 구성 수단으로 해도 되고, 소프트웨어에 기초하여 실현하는 구성 수단으로 해도 된다.

본 발명은 상술의 설명 내용으로부터, 하기에 기재되는 효과를 갖는다.

상기 설명한 바와 같이 본 발명에 따르면, 동일 측정 시각에 있어서의 차동 클럭 신호 CLK의 크로스포인트를 특정하고, 상기 크로스포인트와 데이터 신호 DATA의 양 신호간의 위상차를 구하고, 구한 위상차가 소정의 규격내인지의 여부에 따라 양부 판정하는 수단을 구비하는 구성으로 함으로써, 차동 클럭 신호 CLK의 크로스포인트에 기초하여 양 신호의 상대적인 위상차를 적확하게 양부 판정할 수 있는 우수한 이점을 얻을 수 있다.

또한 도 10의 구성예에 따르면, 정상적인 위치에서 샘플링 측정이 이루어졌을 때에만 양부 판정이 이루어지는 결과, 차동 클럭 신호 CLK와 반도체 시험 장치 의 시험 주기(테스트 레이트)가 비동기 관계인 경우이더라도, 적정하게 샘플링 측정된 측정 결과에 기초하여 적확한 양부 판정을 할 수 있는 이점을 얻을 수 있다.

따라서, 본 발명의 기술적 효과는 크며, 산업상의 경제 효과도 크다.

Claims (10)

1. 삭제
2. 삭제
3. 피시험 디바이스(DUT)로부터 출력되는 한쪽의 차동 출력 신호의 크로스포인트의 타이밍을 측정하여 얻은 크로스포인트 정보 Tcross를 출력하는 차동 신호 타이밍 측정 수단과,

   상기 DUT로부터 출력되는 다른쪽의 비차동 출력 신호의 논리가 천이하는 천이 타이밍을 측정하여 얻은 데이터 변화점 정보 Tdata를 출력하는 비차동 신호 타이밍 측정 수단과,

   양 출력 신호를 동시에 측정하여 얻은 상기 크로스포인트 정보 Tcross와 데이터 변화점 정보 Tdata의 양자간의 상대적인 위상차를 구하여 얻은 위상차 ΔT를 출력하는 위상차 산출 수단과,

   상기 위상차 ΔT를 받아서 양부(良否) 판정을 수행하는 소정의 상한의 임계값과 하한의 임계값 또는 한쪽 임계값에 기초하여 상기 DUT로부터 출력되는 상기 한쪽의 차동 출력 신호와 상기 다른쪽의 비차동 출력 신호와의 위상 관계의 양부를 판정하는 양부 판정 수단

   을 포함하고,

   상기 차동 신호 타이밍 측정 수단은,

   상기 차동 출력 신호에서의 한쪽 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제1 천이 정보 측정 수단과,

   상기 차동 출력 신호에서의 다른쪽 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제2 천이 정보 측정 수단과,

   상기 차동 출력 신호에서의 한쪽 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제1 직선과, 상기 차동 출력 신호에서의 다른쪽 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제2 직선에 있어서, 양자의 직선이 교차하는 위치를 크로스포인트 정보 Tcross로서 특정하는 크로스포인트 산출 수단으로 구성되며,

   상기 비차동 신호 타이밍 측정 수단은,

   DUT로부터 출력되는 다른쪽의 데이터 신호 DATA를 받아서, 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 상기 데이터 신호 DATA의 상승 또는 하강 중 어느 한쪽의 타이밍 정보를 나타내는 코드 데이터로 변환한 데이터 변화점 정보 Tdata를 출력하는 데이터 천이 시간 정보 수집 수단으로 구성되는 것을 특징으로 하는 반도체 시험 장치.
4. 제3항에 있어서,

   상기 제1 천이 정보 측정 수단은,

   로우 레벨과 하이 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제1 타이밍 정보와 제2 타이밍 정보를 출력하고,

   상기 제2 천이 정보 측정 수단은,

   하이 레벨과 로우 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제3 타이밍 정보와 제4 타이밍 정보를 출력하고,

   상기 크로스포인트 산출 수단은,

   한쪽의 천이 파형으로부터 얻어진 상기 제1 타이밍 정보와 상기 제2 타이밍 정보에 기초하여 상기 천이 파형이 통과하는 제1 직선과, 다른쪽의 천이 파형으로부터 얻어진 상기 제3 타이밍 정보와 상기 제4 타이밍 정보에 기초하여 상기 천이 파형이 통과하는 제2 직선의 양자의 직선이 교차하는 위치를 크로스포인트 정보 Tcross로서 구하는 것을 특징으로 하는 반도체 시험 장치.
5. 피시험 디바이스(DUT)로부터 출력되는 차동 출력 신호의 크로스포인트의 타이밍을 측정하는 반도체 시험 장치로서,

   상기 차동 출력 신호에서의 한쪽 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제1 천이 정보 측정 수단과,

   상기 차동 출력 신호에서의 다른쪽 신호의 천이 파형에 대하여, 크로스포인트 전후에서 2점이 측정되는 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정한 후, 코드 데이터로 변환한 2점의 타이밍 정보를 출력하는 제2 천이 정보 측정 수단과,

   상기 차동 출력 신호에서의 한쪽 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제1 직선과, 상기 차동 출력 신호에서의 다른쪽 신호의 천이 파형으로부터 얻어진 2점의 타이밍 정보의 사이를 통과하는 제2 직선에 있어서, 양자의 직선이 교차하는 위치를 크로스포인트 정보 Tcross로서 특정하는 크로스포인트 산출 수단을 포함하는 것을 특징으로 하는 반도체 시험 장치.
6. 제4항에 있어서,

   상기 크로스포인트 산출 수단은 데이터 변환용의 크로스포인트 변환 메모리를 포함하고,

   상기 크로스포인트 변환 메모리는, 연산 처리에 대응하는 크로스포인트 정보 Tcross를 미리 해당 메모리에 저장해 두고, 상기 제1 타이밍 정보, 제2 타이밍 정보, 제3 타이밍 정보, 제4 타이밍 정보의 데이터를 어드레스 입력단에 공급하고, 상기 어드레스에 의해 판독된 판독 데이터를 크로스포인트 정보 Tcross로서 출력하는 것을 특징으로 하는 반도체 시험 장치.
7. 제3항에 있어서,

   상기 위상차 산출 수단은, 상기 크로스포인트 산출 수단으로부터의 크로스포인트 정보 Tcross와, 상기 데이터 천이 시간 정보 수집 수단으로부터의 데이터 변화점 정보 Tdata를 받아서, 양 데이터의 차분을 산출한 상대적인 위상차 ΔT를 출력하거나, 또는 상기 위상차 ΔT에 대해서 오프셋량을 더 연산한 결과의 위상차 ΔT를 출력하는 것을 특징으로 하는 반도체 시험 장치.
8. 제4항에 있어서,

   양부 판정 제어 수단을 더 포함하고,

   상기 양부 판정 제어 수단은 상기 천이 정보 측정 수단으로부터 출력되는 4점의 상기 제1 타이밍 정보, 상기 제2 타이밍 정보, 상기 제3 타이밍 정보, 상기 제4 타이밍 정보 중 적어도 어느 하나의 데이터값이 '0'일 때는 데이터 에러 신호 Derr를 상기 크로스포인트 산출 수단으로부터 발생시키고, 상기 양부 판정 수단은 상기 데이터 에러 신호 Derr를 받았을 때에는 양부 판정을 수행하지 않도록 내부 제어하는 수단을 포함하는 것을 특징으로 하는 반도체 시험 장치.
9. 피시험 디바이스(DUT)로부터 출력되는 차동 출력 신호의 크로스포인트의 타이밍을 기준으로 하여, 상기 DUT로부터 출력되는 다른 데이터 신호 DATA와의 사이의 상대적인 위상차를 측정하는 반도체 시험 장치로서,

   로우 레벨과 하이 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제1 타이밍 정보와 제2 타이밍 정보를 출력하는 제1 천이 정보 측정 수단과,

   상기 차동 출력 신호의 다른쪽 신호의 천이 파형에 대하여, 하이 레벨과 로우 레벨의 2포인트의 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정하여 코드 데이터로 변환한 제3 타이밍 정보와 제4 타이밍 정보를 출력하는 제2 천이 정보 측정 수단과,

   DUT로부터 출력되는 데이터 신호 DATA를 받아서, 임계 레벨에서 논리 신호로 변환한 후, 다상 스트로브 신호에 기초하여 샘플링 측정하여 상기 데이터 신호 DATA의 상승 또는 하강의 타이밍을 나타내는 코드 데이터로 변환한 데이터 변화점 정보 Tdata를 출력하는 데이터 천이 시간 정보 수집 수단과,

   상기 제1 천이 정보 측정 수단에서 측정한 2점의 타이밍 정보와, 상기 제2 천이 정보 측정 수단에서 측정한 2점의 타이밍 정보와, 상기 데이터 천이 시간 정보 수집 수단에서 측정한 1점의 타이밍 정보의 복수회의 측정 결과를 저장하는 에지 데이터 저장 수단을 포함하고,

   상기 에지 데이터 저장 수단의 데이터 내용을 판독하여, 크로스포인트를 연산하여 산출한 크로스포인트 정보 Tcross와 상기 데이터 변화점 정보 Tdata의 상대적인 위상차 ΔT를 연산하여 산출하고, 상기 연산 처리를 측정 회수에 대응한 회수 수행하여, 얻어진 복수점의 위상차 ΔT에 대하여 해당 DUT 품종에 대한 위상차의 규격내인지 아닌지의 양부 판정을 수행하는 것을 특징으로 하는 반도체 시험 장치.
10. 제9항에 있어서,

    상기 크로스포인트 산출·양부 판정 처리 수단에서 구한 측정 회수에 대응한 복수점의 위상차 ΔT를 받아서, 복수점의 위상차 ΔT의 변동량을 구하여 양 신호간에서의 지터량을 특정하는 수단을 더 포함하는 것을 특징으로 하는 반도체 시험 장치.

Images