JP2014109453A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014109453A
JP2014109453A JP2012262826A JP2012262826A JP2014109453A JP 2014109453 A JP2014109453 A JP 2014109453A JP 2012262826 A JP2012262826 A JP 2012262826A JP 2012262826 A JP2012262826 A JP 2012262826A JP 2014109453 A JP2014109453 A JP 2014109453A
Authority
JP
Japan
Prior art keywords
flip
flop
data
circuit
malfunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012262826A
Other languages
English (en)
Other versions
JP2014109453A5 (ja
Inventor
Kazuyuki Ito
一幸 伊藤
Hiroshi Shirota
博史 城田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012262826A priority Critical patent/JP2014109453A/ja
Priority to EP13190845.1A priority patent/EP2738941A1/en
Priority to US14/077,277 priority patent/US9229046B2/en
Priority to CN201310628016.2A priority patent/CN103852713B/zh
Publication of JP2014109453A publication Critical patent/JP2014109453A/ja
Publication of JP2014109453A5 publication Critical patent/JP2014109453A5/ja
Priority to US14/955,015 priority patent/US9350333B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】信号遅延検出用回路を構成する排他的論理和回路自体が故障した場合に、信号の遅延を正しく検出することができない。
【解決手段】機能不全事前検出回路１２は、ＦＦ０の後段に設けられるＦＦ１のデータ入力端子への入力データを遅延させる遅延回路ＤＬと、遅延回路ＤＬの出力を受けるＦＦＴと、ＦＦ１の出力とＦＦＴの出力とを比較する比較器ＣＭＰとを含む。機能不全事前検出回路１２には、機能不全事前検出回路１２の動作テスト時には、テストデータｔｖ１と、テストデータｔｖ２が入力される。テストデータｔｖ２は、遅延回路ＤＬに入力される。比較器ＣＭＰは、動作テスト時には、テストデータｔｖ１と、ＦＦＴの出力とを比較する。
【選択図】図１

Description

本発明は、半導体装置に関し、たとえば温度上昇による信号の遅延による機能不全のリスクを検出する機能を有する半導体装置に関する。
半導体装置の内部の回路に何らかの機能不全が発生し電源とグランドが低抵抗性ショートし、その結果温度が上昇し、内部の回路内での信号の伝達が遅延することがある。
このような信号の遅延を検出するために、たとえば、特許文献１（特開２００８−２５６４９１号公報）に記載された信号遅延検出用回路は、少なくとも１つの信号伝播遅延回路（１）と、信号伝播遅延回路（１）から出力された信号（Ｂ）と、信号伝播遅延回路（１）の入力部から分岐した信号伝達経路を通過した信号Ｃとを受けて信号を出力する排他的論理和回路（Ｃ）とを有する遅延検出用ユニットを１つまたは複数備える。排他的論理和回路（Ｃ）から出力されるデジタル信号を用いて信号伝播遅延回路（１）における異常の有無を判定する。
特開２００８−２５６４９１号公報
しかしながら、特許文献１では、信号遅延検出用回路を構成する排他的論理和回路（Ｃ）自体が故障した場合に、信号の遅延を正しく検出することができないという問題がある。
また、特許文献１では、２つのフリップフロップ間の信号の遅延を検出する構成については開示されていない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかであろう。
本発明の一実施形態によれば、機能不全事前検出回路は、第１のフリップフロップの後段に設けられる第２のフリップフロップのデータ入力端子への入力データを遅延させる遅延素子と、遅延素子の出力を受ける第３のフリップフロップと、第２のフリップフロップの出力と第３のフリップフロップの出力とを比較する比較器とを含む。機能不全事前検出回路には、機能不全事前検出回路の動作テスト時には、第１のテストデータと、第２のテストデータが入力され、第２のテストデータは、遅延素子に入力される。比較器は、動作テスト時には、第１のテストデータと、第３のフリップフロップの出力とを比較する。
本発明の一実施形態によれば、信号の遅延を検出する回路自体の故障を検出することができるので、温度異常などによる信号の遅延を正しく検出することができる。
第１の実施形態のマイコンの一部の構成を表わす図である。 通常動作時における、正常時の動作を説明するための図である。 通常動作時における、機能不全事前検出時の動作を説明するための図である。 第１の実施形態のマイコンの構成を表わす図である。 マイコン１による機能不全事前検出の手順を表わすフローチャートである。 図５のステップＳ２０２における機能不全事前検出回路自体の故障を検出する手順を表わすフローチャートである。 テスト動作時における機能不全事前検出回路が故障しているか否かの判定方式を説明するための図である。 テスト動作時における機能不全事前検出回路が故障しているか否かの判定方式を説明するための図である。 テスト動作時における機能不全事前検出回路が故障しているか否かの判定方式を説明するための図である。 テスト動作時における機能不全事前検出回路が故障しているか否かの判定方式を説明するための図である。 第２の実施形態のマイコンの一部の構成を表わす図である。 通常動作時における、正常時の動作を説明するための図である。 通常動作時における、機能不全事前検出時の動作の例を説明するための図である。 通常動作時における、機能不全事前時の動作の別の例を説明するための図である。 通常動作時における、機能不全事前時の動作の別の例を説明するための図である。 第３の実施形態のマイコンの構成を表わす図である。 第４の実施形態のマイコンの構成を表わす図である。
以下、本発明の実施形態について、図面を用いて説明する。
［第１の実施形態］
図１は、第１の実施形態のマイコンの一部の構成を表わす図である。
図１を参照して、マイコンは、機能回路として、フリップフロップＦＦ０と、論理回路１１と、フリップフロップＦＦ１と、フリップフロップＦＦ２とを備える。
マイコン１は、フリップフロップＦＦ０とフリップフロップＦＦ１との間のルートの分岐ルートに設けられる機能不全事前検出回路１２を備える。機能不全事前検出回路１２は、セレクタＳＬ２と遅延回路ＤＬ１とフリップフロップＦＦＴとからなる遅延側経路と、セレクタＳＬ１の基準側経路と、遅延側経路と基準側経路との其々からの信号を比較する比較器ＣＭＰとを備える。
フリップフロップＦＦ０は、通常動作時に実データが入力されるデータ入力端子と、
クロックＣＬＫが入力される入力端子と、出力端子とを有する。
論理回路１１は、フリップフロップＦＦ０の出力端子から出力されるデータを受けて、データの論理演算などを行なう。
論理回路１１の出力は２つに分岐し、一方がフリップフロップＦＦ１と接続し、他方が機能不全事前検出回路１２のセレクタＳＬ２と接続する。
フリップフロップＦＦ１は、通常動作時に論理回路１１の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
フリップフロップＦＦ１の出力は２つに分岐し、一方がフリップフロップＦＦ２と接続し、他方が機能不全事前検出回路１２のセレクタＳＬ１と接続する。
フリップフロップＦＦ２は、通常動作時にフリップフロップＦＦ１の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
セレクタＳＬ２は、論理回路１１から出力されるデータと、テストデータｔｖ２とを受ける。セレクタＳＬ２は、テストモード信号ｔｍが活性化されている場合には、テストデータｔｖ２を遅延回路ＤＬへ出力する。セレクタＳＬ２は、テストモード信号ｔｍが非活性化されている場合には、論理回路１１から出力されるデータを遅延回路ＤＬへ出力する。
遅延回路ＤＬは、セレクタＳＬ２の出力信号を遅延させる。遅延回路ＤＬによる遅延量は、動作保障温度を外れた場合に、比較器ＣＭＰで不良が判定できるような値に設定されている。
フリップフロップＦＦＴは、遅延回路ＤＬの出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
セレクタＳＬ１は、フリップフロップＦＦ１から出力されるデータと、テストデータｔｖ１とを受ける。セレクタＳＬ１は、テストモード信号ｔｍが活性化されている場合には、テストデータｔｖ１を比較器ＣＭＰへ出力する。セレクタＳＬ１は、テストモード信号ｔｍが非活性化されている場合には、フリップフロップＦＦ１から出力されるデータを比較器ＣＭＰへ出力する。
比較器ＣＭＰは例えばＸＮＯＲ回路であり、セレクタＳＬ１の出力信号と、フリップフロップＦＦＴの出力信号とが一致したときには、比較結果信号ＤＳを「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳを「Ｌ」レベルに設定する。
すなわち、比較器ＣＭＰは、テスト動作時には、テストデータｔｖ１と、遅延回路ＤＬおよびフリップフロップＦＦＴを経由したテストデータｔｖ２とが一致したときには、比較結果信号ＤＳを「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳを「Ｌ」レベルに設定する。
比較器ＣＭＰは、通常動作時には、フリップフロップＦＦ１を経由した実データと、遅延回路ＤＬおよびフリップフロップＦＦＴを経由した実データとが一致したときには、比較結果信号ＤＳを「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳを「Ｌ」レベルに設定する。
図１では、セレクタＳＬ１はフリップフロップＦＦ１の後段に配置している。かかる配置を行うことで、フリップフロップＦＦ１からフリップフロップＦＦ２の経路での動作に影響を及ぼすことなく、機能不全事前検出テストを実施することが可能となる。フリップフロップＦＦ１からフリップフロップＦＦ２の経路での動作に支障を生じない場合は、フリップフロップＦＦ１の前段にセレクタＳＬ１を配置し、遅延側経路と同様の配置順序としても良い。
図２は、通常動作時における、正常時の動作を説明するための図である。
図２を参照して、フリップフロップＦＦ１のデータ入力端子には、Ｃ点のデータが入力される。Ｃ点のデータは、クロックＣＬＫの立ち上りエッジ＃０に対して、ｄ０の時間だけ遅れている。フリップフロップＦＦ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｃ′点のデータ）を「Ｈ」レベルに変化させる。
一方、フリップフロップＦＦＴのデータ入力端子には、Ｂ点のデータが入力される。Ｂ点のデータは、遅延回路ＤＬによってＣ点のデータよりもｄ１の時間だけ遅れている。 フリップフロップＦＦＴは、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰは、Ｃ′点のデータとＢ′点のデータとを比較する。Ｃ′点のデータとＢ′点のデータとは常に一致するので、比較結果信号ＤＳは常に「Ｈ」レベルを維持する。
図３は、通常動作時における、機能不全事前検出時の動作を説明するための図である。
図３を参照して、フリップフロップＦＦ１のデータ入力端子には、Ｃ点のデータが入力される。Ｃ点のデータは、クロックＣＬＫの立ち上りエッジ＃０に対して、ｄ０′の時間だけ遅れている。フリップフロップＦＦ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｃ′点のデータ）を「Ｈ」レベルに変化させる。
一方、フリップフロップＦＦＴのデータ入力端子には、Ｂ点のデータが入力される。Ｂ点のデータは、遅延回路ＤＬによってＣ点のデータよりもｄ１′の時間だけ遅れている。
フリップフロップＦＦＴは、動作保証温度を外れたことによって、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰは、Ｃ′点のデータとＢ′点のデータとを比較する。 Ｃ′点のデータとＢ′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳが「Ｌ」レベルとなる。
図４は、第１の実施形態のマイコン１の構成を表わす図である。
図４を参照して、マイコン１は、デュアルロックステップ方式のマイクロコンピュータであり、電源Ａ回路群８１と、電源Ｂ回路群８２と、電源Ｃ回路群８３と、レギュレータ３７と、制御回路４１と、電源Ａスイッチ４２と、電源Ｂスイッチ４３と、電源Ｃスイッチ４４とを備える。
電源Ａ回路群８１は、メインのＣＰＵコア２と、回路＃１とを備える。
メインのＣＰＵコア２は、割込コントローラ３２、システムレジスタ３１、およびシステムレジスタ３３を含む。
回路＃１は、回路＃１内の機能回路を構成する２つのフリップフロップＦＦ０，ＦＦ１間のルートの分岐ルートに設けられる機能不全事前検出回路１２−１を含む。
電源Ｂ回路群８２は、チェック用のＣＰＵコア３と、比較器３６と、回路＃２とを備える。
回路＃２は、回路＃２内の機能回路を構成する２つのフリップフロップＦＦ０，ＦＦ１間のルートの分岐ルートに設けられる機能不全事前検出回路１２−２を含む。
チェック用のＣＰＵコア３は、割込コントローラ３５、およびシステムレジスタ３４を含む。
電源Ｃ回路群８３は、回路＃３と、回路＃４とを備える。
回路＃３は、回路＃３内の機能回路を構成する２つのフリップフロップＦＦ０，ＦＦ１間のルートの分岐ルートに設けられる機能不全事前検出回路１２−３を含む。回路＃４は、回路＃４内の機能回路を構成する２つのフリップフロップＦＦ０，ＦＦ１間のルートの分岐ルートに設けられる機能不全事前検出回路１２−４を含む。
レギュレータ３７は、外部から供給する電源電圧から電源Ａ回路群８１への電源電圧を生成して、生成した電源電圧を電源Ａスイッチ４２を介して電源Ａ回路群８１へ供給する。レギュレータ３７は、外部から供給する電源電圧から電源Ｂ回路群８２への電源電圧を生成して、生成した電源電圧を電源Ｂスイッチ４３を介して電源Ｂ回路群８２へ供給する。レギュレータ３７は、外部から供給する電源電圧から電源Ｃ回路群８３への電源電圧を生成して、生成した電源電圧を電源Ｃスイッチ４４を介して電源Ｃ回路群８３へ供給する。
メインのＣＰＵコア２とチェック用のＣＰＵコア３は、同一の処理を実行する。メインのＣＰＵコア２の処理結果を表わす信号と、チェック用のＣＰＵコア３の処理結果を表わす信号は、比較器３６へ送られる。比較器３６は、２つのＣＰＵコア２，３の処理結果を表わす信号を比較して、比較結果を表わす信号を端子ＰＤを通じてマイコン１の外部のシステムへ送る。
回路＃１の機能不全事前検出回路１２−１、回路＃２の機能不全事前検出回路１２−２、回路＃３の機能不全事前検出回路１２−３、および回路＃４の機能不全事前検出回路１２−４のそれぞれの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られる。割込コントローラ３２および割込コントローラ３５は、比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識する。
システムレジスタ３３からテストモード信号ｔｍ、テストデータｔｖ１、およびテストデータｔｖ２が、回路＃１の機能不全事前検出回路１２−１、回路＃２の機能不全事前検出回路１２−２、回路＃３の機能不全事前検出回路１２−３および回路＃４の機能不全事前検出回路１２−４のうちのいずかれかに送られる。
メインのＣＰＵコア２は、システムレジスタ３１から電源Ｃスイッチ４４、電源Ｂスイッチ４３の各々に切り換え信号を送る。電源Ｃスイッチ４４への切り換え信号が「Ｌ」レベルの場合には、電源Ｃスイッチ４４はオフとなり、電源Ｃスイッチ４４への切り換え信号が「Ｈ」レベルの場合には、電源Ｃスイッチ４４はオンとなる。電源Ｂスイッチ４３への切り換え信号が「Ｌ」レベルの場合には、電源Ｂスイッチ４３はオフとなり、電源Ｂスイッチ４３への切り換え信号が「Ｈ」レベルの場合には、電源Ｂスイッチ４３はオンとなる。
また、メインのＣＰＵコア２は、システムレジスタ３１から制御回路４１に切り換え信号を送る。また、チェック用のＣＰＵコア３も、システムレジスタ３４から制御回路４１に切り換え信号を送る。制御回路４１の切り換え信号が「Ｌ」レベルの場合には、制御回路４１は、電源Ａスイッチ４２をオフにし、制御回路４１への切り換え信号が「Ｈ」レベルの場合には、制御回路４１は、電源Ａスイッチ４２をオンとする。
メインのＣＰＵコア２は、割込コントローラ３２が機能不全事前検出回路１２−１から機能不全のリスクを知らせる割込を受信した場合には、制御回路４１への切り替え信号を「Ｌ」レベルに設定する。メインのＣＰＵコア２は、割込コントローラ３２が機能不全事前検出回路１２−２から機能不全のリスクを知らせる割込を受信した場合には、電源Ｂスイッチ４３への切り替え信号を「Ｌ」レベルに設定する。メインのＣＰＵコア２は、割込コントローラ３２が機能不全事前検出回路１２−３から機能不全のリスクを知らせる割込を受信した場合には、電源Ｃスイッチ４４への切り替え信号を「Ｌ」レベルに設定する。メインのＣＰＵコア２は、割込コントローラ３２が機能不全事前検出回路１２−４から機能不全のリスクを知らせる割込を受信した場合には、電源Ｃスイッチ４４への切り替え信号を「Ｌ」レベルに設定する。
また、メインのＣＰＵコア２は、割込コントローラ３２が機能不全のリスクを知らせる割込みを受信した場合には、システムレジスタ３１から端子ＰＳを通じてマイコン１の外部のシステムへ機能不全のリスクの発生を知らせる信号を出力する。
図５は、マイコン１による機能不全事前検出の手順を表わすフローチャートである。
マイコン１が搭載されるシステムの電源がオンとなる。また、電源Ａスイッチ４２、電源Ｂスイッチ４３、および電源Ｃスイッチ４４がオンとなり、レギュレータ３７から電源Ａ回路群８１の回路、電源Ｂ回路群８２の回路、電源Ｃ回路群８３の回路に電源電圧が供給される（ステップＳ２０１）。
次に、メインのＣＰＵコア２は、マイコン１内に設けられた１個以上の機能不全事前検出回路１２自体が故障しているか否かが判定する。機能不全事前検出回路１２自体の故障判定はシステムの電源オン直後に限定されず、機能不全のリスク検出した際等に機能不全事前検出回路１２が故障していないことを確認するための故障判定を行うのであっても良い。判定方式については後述する。
故障と判定された場合には（ステップＳ２０２でＹＥＳ）、メインのＣＰＵコア２は、故障が発生したことを表わす信号を端子ＰＳを通じてシステムへ送る（ステップＳ２０３）。
故障と判定されなかった場合には（ステップＳ２０２でＮＯ）、メインのＣＰＵコア２は、マイコン１全体を通常動作させる（ステップＳ２０４）。
機能不全事前検出回路１２が、機能不全のリスク（つまり、前段のフリップフロップから後段のフリップフロップへの信号の伝送遅延が増大）を検出しなかった場合には、図２に示すように、機能不全事前検出回路１２から出力される比較結果信号ＤＳは「Ｈ」レベルとなる。
機能不全事前検出回路１２が、機能不全のリスクを検出した場合には（ステップＳ２０５でＹＥＳ）、機能不全事前検出回路１２から出力される比較結果信号ＤＳがＣＬＫの周期Ｔの整数倍以上の期間だけ「Ｌ」レベルとなる（ステップＳ２０６）。
メインのＣＰＵコア２の割込コントローラ３２およびチェック用のＣＰＵコア３の割込コントローラ３５は、比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識する（ステップＳ２０７）。
メインのＣＰＵコア２は、割込みを検知すると、機能不全事前検出回路１２および機能不全のリスクが検出された機能回路（フリップフロップＦＦ１およびフリップフロップＦＦ２）が含まれる回路群への電源供給を停止する。すなわち、メインのＣＰＵコア２は、機能不全事前検出回路１２および機能不全のリスクが検出された機能回路が電源Ａ回路群８１の場合は、制御回路４１を指示して電源Ａスイッチ４２をオフにさせる。メインのＣＰＵコア２は、機能不全事前検出回路１２および機能不全のリスクが検出された機能回路が電源Ｂ回路群８２の場合は、電源Ｂスイッチ４３をオフにする。メインのＣＰＵコア２は、機能不全事前検出回路１２および機能不全のリスクが検出された機能回路が電源Ｃ回路群８３の場合は、電源Ｃスイッチ４４をオフにする（ステップＳ２０８）。
次に、メインのＣＰＵコア２は、システムレジスタ３１から端子ＰＳを通じてマイコン１の外部のシステムへ機能不全のリスクの発生を知らせる信号を出力する（ステップＳ２０９）。
図６は、図５のステップＳ２０２における機能不全事前検出回路１２自体の故障を検出する手順を表わすフローチャートである。
図６を参照して、メインのＣＰＵコア２は、回路Ｘ（図４の回路＃１〜回路＃４のいずれか）へのテストモード信号ｔｍを活性化する（ステップＳ１０１）。
次に、メインのＣＰＵコア２は、回路Ｘへのテストデータｔｖ１を「Ｌ」レベルに設定し、回路Ｘへのテストデータｔｖ２を「Ｌ」レベルに設定する（ステップＳ１０２）。
メインのＣＰＵコア２は、テストデータの不一致を検知した（つまり、比較結果信号ＤＳが「Ｌ」レベルとなった）ときには（ステップＳ１０３でＮＯ）、回路Ｘ内の機能不全事前検出回路１２が故障していると判定する（ステップＳ１１２）。
メインのＣＰＵコア２は、テストデータの不一致を検知しなかった（つまり、比較結果信号ＤＳが「Ｈ」レベルを維持した）ときには（ステップＳ１０３でＹＥＳ）、テストデータｔｖ１を「Ｌ」レベルに設定し、テストデータｔｖ２を「Ｈ」レベルに設定する（ステップＳ１０４）。
メインのＣＰＵコア２は、テストデータの不一致を検知しなかった（つまり、比較結果信号ＤＳが「Ｈ」レベルを維持した）ときには（ステップＳ１０５でＮＯ）、回路Ｘ内の機能不全事前検出回路１２が故障していると判定する（ステップＳ１１２）。
メインのＣＰＵコア２は、テストデータの不一致を検知した（つまり、比較結果信号ＤＳが「Ｌ」レベルとなった）ときには（ステップＳ１０５でＹＥＳ）、テストデータｔｖ１を「Ｈ」レベルに設定し、テストデータｔｖ２を「Ｈ」レベルに設定する（ステップＳ１０６）。
メインのＣＰＵコア２は、テストデータの不一致を検知した（つまり、比較結果信号ＤＳが「Ｌ」レベルとなった）ときには（ステップＳ１０７でＮＯ）、回路Ｘ内の機能不全事前検出回路１２が故障していると判定する（ステップＳ１１２）。
メインのＣＰＵコア２は、テストデータの不一致を検知しなかった（つまり、比較結果信号ＤＳが「Ｈ」レベルを維持した）ときには（ステップＳ１０７でＹＥＳ）、テストデータｔｖ１を「Ｈ」レベルに設定し、テストデータｔｖ２を「Ｌ」レベルに設定する（ステップＳ１０８）。
メインのＣＰＵコア２は、テストデータの不一致を検知しなかった（つまり、比較結果信号ＤＳが「Ｈ」レベルを維持した）ときには（ステップＳ１０９でＮＯ）、回路Ｘ内の機能不全事前検出回路１２が故障していると判定する（ステップＳ１１２）。
メインのＣＰＵコア２は、テストデータの不一致を検知した（つまり、比較結果信号ＤＳが「Ｌ」レベルとなった）ときには（ステップＳ１０９でＹＥＳ）、回路Ｘ内の機能不全事前検出回路１２が正常動作していると判定する（ステップＳ１１０）。
次に、メインのＣＰＵコア２は、回路Ｘへのテストモード信号ｔｍを非活性化する（ステップＳ１１１）。
図７は、テスト動作時における機能不全事前検出回路１２が故障しているか否かの判定方式を説明するための図である。
図７を参照して、メインのＣＰＵコア２は、テストデータｔｖ１を「Ｈ」レベルに設定し、テストデータｔｖ２を「Ｈ」レベルに設定する。
フリップフロップＦＦＴのデータ入力端子には、テストデータｔｖ２が入力される。フリップフロップＦＦＴは、クロックＣＬＫの立ち上りエッジ＃０に同期して、出力（Ｂ′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰは、テストデータｔｖ１とＢ′点のデータとを比較する。テストデータｔｖ１とＢ′点のデータとは、クロックＣＬＫの立ち上りエッジ＃０以降において一致し、比較結果信号ＤＳは「Ｈ」レベルとなる。
図８は、テスト動作時における機能不全事前検出回路１２が故障しているか否かの判定方式を説明するための図である。
図８を参照して、メインのＣＰＵコアは、テストデータｔｖ１を「Ｈ」レベルに設定し、テストデータｔｖ２を「Ｌ」レベルに設定する。
フリップフロップＦＦＴのデータ入力端子には、テストデータｔｖ２が入力される。テストデータｔｖ２が「Ｌ」レベルなので、フリップフロップＦＦＴの出力（Ｂ′点のデータ）は「Ｌ」レベルのまま変化しない。
比較器ＣＭＰは、テストデータｔｖ１とＢ′点のデータとを比較する。テストデータｔｖ１とＢ′点のデータとは、不一致なので、比較結果信号ＤＳは「Ｌ」レベルとなる。
図９は、テスト動作時における機能不全事前検出回路１２が故障しているか否かの判定方式を説明するための図である。
図８を参照して、メインのＣＰＵコアは、テストデータｔｖ１を「Ｌ」レベルに設定し、テストデータｔｖ２を「Ｈ」レベルに設定する。
フリップフロップＦＦＴのデータ入力端子には、テストデータｔｖ２が入力される。フリップフロップＦＦＴは、クロックＣＬＫの立ち上りエッジ＃０に同期して、出力（Ｂ′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰは、テストデータｔｖ１とＢ′点のデータとを比較する。テストデータｔｖ１とＢ′点のデータとは、クロックＣＬＫの立ち上りエッジ＃０以降において不一致となり、比較結果信号ＤＳは「Ｌ」レベルとなる。
図１０は、テスト動作時における機能不全事前検出回路１２が故障しているか否かの判定方式を説明するための図である。
図１０を参照して、メインのＣＰＵコアは、テストデータｔｖ１を「Ｌ」レベルに設定し、テストデータｔｖ２を「Ｌ」レベルに設定する。
フリップフロップＦＦＴのデータ入力端子には、テストデータｔｖ２が入力される。テストデータｔｖ２が「Ｌ」レベルなので、フリップフロップＦＦＴの出力（Ｂ′点のデータ）は「Ｌ」レベルのまま変化しない。
比較器ＣＭＰは、テストデータｔｖ１とＢ′点のデータとを比較する。テストデータｔｖ１とＢ′点のデータとは、一致するので、比較結果信号ＤＳは「Ｈ」レベルとなる。
以上のように、本実施の形態によれば、半導体装置内の任意の箇所に機能不全事前検出回路を設けて、低抵抗性ショートを早期に検出することができ、半導体装置の機能回路内に不良が発現する前に対処することができる。また、本実施の形態によれば、機能不全事前検出回路自体の故障を検出することができるので、温度異常などによる信号の遅延を正しく検出することができる。また、温度上昇を検知した回路群への電源供給を直ちに停止するので、故障の影響範囲を電源とグランドがショートした電源プレーン（回路群）にとどめることができるので、他の回路群へ発熱が伝搬せず、他の回路群は温度上昇せず動作不良にならない。
なお、本実施の形態とは別の方法として、温度異常による動作不全を検出するために、チェック用のＣＰＵコア３の１箇所以上の動作マージンの少ないパスの遅延を故意に悪化させて動作マージンを無くしてインプリするという方式が考えられる。このように故意に一方の遅延を悪化させ、動作マージンをなくさせることによって、動作保証温度から動作温度が少しはずれて該パスの遅延が少し劣化したときに、動作エラーとなる規定の遅延を超えて、チェック用のＣＰＵコア３の動作不良が起こり、メインのＣＰＵコア２側と動作が異なることにより、メインのＣＰＵコア２側の機能不全を事前に検出できる。
しかしながら、この方法には以下のような欠点がある。
（１） デュアルロックステップ方式自体の動作マージンを下げることで、機能不全を事前に検出できるが、この方法は、機能不全を発生しやすくさせる機構であり、機能安全の観点では本末転倒の技術である。
（２）デュアルロックステップの機構をそのまま用いるため、遅延劣化させるフリップフロップの出力と比較器とが接続されるとは限らない。したがって、遅延劣化により動作不全が発生しても直後にエラーを検出されるとは限らない。
（３） デュアルロックステップ方式の機構をそのまま用いており、動作不良を検出した場合、α線などによるソフトエラーによる動作不良と、発熱による動作不良とが区別ができず、対処を正常にできないという問題がある。
（４） ＣＰＵコア２そのものの機能不全を検出するために、エラーを検出した場合にＣＰＵコア２そのものの信頼性に疑義があり、半導体装置内部での判断はできないため、半導体装置の外部のシステムへ通知することしかできない。
（５） チェック用のＣＰＵコア３側の一部のパスを使用するため、チェック用のＣＰＵコア３側の内部温度上昇の検出が限定される。仮に半導体装置内の特定個所が低抵抗性ショートを起こし発熱しても、上記限定された個所まで発熱が伝搬するまで検知することができない。この熱伝搬するまでの間に他の回路が動作不良を起こすような場合へも適用できない。
（６） メインのＣＰＵコア２側の動作マージンを稼ぐという観点で、メインのＣＰＵコア２側にはこの機構を入れることができない。したがって、チェック用のＣＰＵコア３側で正常動作していても、メインのＣＰＵコア２側の温度上昇が激しい場合は、メインのＣＰＵコア２側の速度不良が先に発現し、この方法では動作不良を先に検出することができない場合がある。
（７） メインのＣＰＵコア２とチェック用のＣＰＵコア３側とで、物理的に異なり、それぞれ別々にレイアウトを実施する必要がある。
（８） 半導体装置内の電源系統が複数ある場合に、どこで機能不全（低抵抗性ショート）が発生しているのか判別できなく、電源系統毎の対策が打てない。
これに対して、本実施の形態によれば、上記の問題を発生することがないという特徴を有する。
［第２の実施形態］
図１１は、第２の実施形態のマイコンの一部の構成を表わす図である。
図１１を参照して、マイコンは、機能回路として、フリップフロップＦＦ０と、論理回路１１と、フリップフロップＦＦ１と、フリップフロップＦＦ２とを備える。
マイコン１は、フリップフロップＦＦ０とフリップフロップＦＦ１との間のルートと分岐するルートに設けられた機能不全事前検出回路５２を備える。機能不全事前検出回路５２は、セレクタＳＬ２と、遅延回路ＤＬ１，ＤＬ２，ＤＬ３と、フリップフロップＦＦＴ１，ＦＦＴ２，ＦＦＴ３と、セレクタＳＬ１と、比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３とを備える。
フリップフロップＦＦ０は、通常動作時に実データが入力されるデータ入力端子と、
クロックＣＬＫが入力される入力端子と、出力端子とを有する。
論理回路１１は、フリップフロップＦＦ０の出力端子から出力されるデータを受けて、データの論理演算などを行なう。
論理回路１１の出力は２つに分岐し、一方がフリップフロップＦＦ１と接続し、他方が機能不全事前検出回路５２のセレクタＳＬ２と接続する。
フリップフロップＦＦ１は、通常動作時に論理回路１１の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
フリップフロップＦＦ１の出力は２つに分岐し、一方がフリップフロップＦＦ２と接続し、他方が機能不全事前検出回路５２のセレクタＳＬ１と接続する。
フリップフロップＦＦ２は、通常動作時にフリップフロップＦＦ１の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
セレクタＳＬ２は、論理回路１１から出力されるデータと、テストデータｔｖ２とを受ける。セレクタＳＬ２は、テストモード信号ｔｍが活性化されている場合には、テストデータｔｖ２を遅延回路ＤＬ１へ出力する。セレクタＳＬ２は、テストモード信号ｔｍが非活性化されている場合には、論理回路１１から出力されるデータを遅延回路ＤＬ１へ出力する。
遅延回路ＤＬ１は、セレクタＳＬ２の出力信号を遅延させる。遅延回路ＤＬ２は、遅延回路ＤＬ１の出力を遅延させる。遅延回路ＤＬ３は、遅延回路ＤＬ２の出力を遅延させる。
フリップフロップＦＦＴ１は、遅延回路ＤＬ１の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
フリップフロップＦＦＴ２は、遅延回路ＤＬ２の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
フリップフロップＦＦＴ３は、遅延回路ＤＬ３の出力を受けるデータ入力端子と、クロックＣＬＫが入力されるクロック端子と、出力端子とを有する。
セレクタＳＬ１は、フリップフロップＦＦ１から出力されるデータと、テストデータｔｖ１とを受ける。セレクタＳＬ１は、テストモード信号ｔｍが活性化されている場合には、テストデータｔｖ１を比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３へ出力する。セレクタＳＬ１は、テストモード信号ｔｍが非活性化されている場合には、フリップフロップＦＦ１から出力されるデータを比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３へ出力する。
比較器ＣＭＰ１は、セレクタＳＬ１の出力信号と、フリップフロップＦＦＴ１の出力信号とが一致したときには、比較結果信号ＤＳ１を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ１を「Ｌ」レベルに設定する。
すなわち、比較器ＣＭＰ１は、テスト動作時には、テストデータｔｖ１と、遅延回路ＤＬ１およびフリップフロップＦＦＴ１を経由したテストデータｔｖ２とが一致したときには、比較結果信号ＤＳ１を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ１を「Ｌ」レベルに設定する。
比較器ＣＭＰ１は、通常動作時には、フリップフロップＦＦ１を経由した実データと、遅延回路ＤＬ１およびフリップフロップＦＦＴ１を経由した実データとが一致したときには、比較結果信号ＤＳ１を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ１を「Ｌ」レベルに設定する。
比較器ＣＭＰ２は、セレクタＳＬ１の出力信号と、フリップフロップＦＦＴ２の出力信号とが一致したときには、比較結果信号ＤＳ２を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ２を「Ｌ」レベルに設定する。
すなわち、比較器ＣＭＰ２は、テスト動作時には、テストデータｔｖ１と、遅延回路ＤＬ１，ＤＬ２およびフリップフロップＦＦＴ２を経由したテストデータｔｖ２とが一致したときには、比較結果信号ＤＳ２を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ２を「Ｌ」レベルに設定する。
比較器ＣＭＰ２は、通常動作時には、フリップフロップＦＦ１を経由した実データと、遅延回路ＤＬ１，ＤＬ２およびフリップフロップＦＦＴ２を経由した実データとが一致したときには、比較結果信号ＤＳ２を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ２を「Ｌ」レベルに設定する。
比較器ＣＭＰ３は、セレクタＳＬ１の出力信号と、フリップフロップＦＦＴ３の出力信号とが一致したときには、比較結果信号ＤＳ３を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ３を「Ｌ」レベルに設定する。
すなわち、比較器ＣＭＰ３は、テスト動作時には、テストデータｔｖ１と、遅延回路ＤＬ１，ＤＬ２，ＤＬ３およびフリップフロップＦＦＴ３を経由したテストデータｔｖ２とが一致したときには、比較結果信号ＤＳ３を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ３を「Ｌ」レベルに設定する。
比較器ＣＭＰ３は、通常動作時には、フリップフロップＦＦ１を経由した実データと、遅延回路ＤＬ１，ＤＬ２，ＤＬ３およびフリップフロップＦＦＴ３を経由した実データとが一致したときには、比較結果信号ＤＳ３を「Ｈ」レベルに設定し、不一致のときには、比較結果信号ＤＳ３を「Ｌ」レベルに設定する。
図１２は、通常動作時における、正常時（保証動作温度の範囲）の動作を説明するための図である。
図１２を参照して、フリップフロップＦＦ１のデータ入力端子には、Ｃ点のデータが入力される。Ｃ点のデータは、クロックＣＬＫの立ち上りエッジ＃０に対して、ｄ０の時間だけ遅れている。フリップフロップＦＦ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｃ′点のデータ）を「Ｈ」レベルに変化させる。
フリップフロップＦＦＴ１のデータ入力端子には、Ｂ１点のデータが入力される。Ｂ１点のデータは、遅延回路ＤＬ１によってＣ点のデータよりもｄ１の時間だけ遅れている。フリップフロップＦＦＴ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ１′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ１は、Ｃ′点のデータとＢ１′点のデータとを比較する。Ｃ′点のデータとＢ１′点のデータとは常に一致するので、比較結果信号ＤＳ１は常に「Ｈ」レベルを維持する。
フリップフロップＦＦＴ２のデータ入力端子には、Ｂ２点のデータが入力される。Ｂ２点のデータは、遅延回路ＤＬ１およびＤＬ２によってＣ点のデータよりもｄ２の時間だけ遅れている。フリップフロップＦＦＴ２は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ２′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ２は、Ｃ′点のデータとＢ２′点のデータとを比較する。Ｃ′点のデータとＢ２′点のデータとは常に一致するので、比較結果信号ＤＳ２は常に「Ｈ」レベルを維持する。
フリップフロップＦＦＴ３のデータ入力端子には、Ｂ３点のデータが入力される。Ｂ３点のデータは、遅延回路ＤＬ１、ＤＬ２およびＤＬ３によってＣ点のデータよりもｄ３の時間だけ遅れている。フリップフロップＦＦＴ３は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ３′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ３は、Ｃ′点のデータとＢ３′点のデータとを比較する。Ｃ′点のデータとＢ３′点のデータとは常に一致するので、比較結果信号ＤＳ３は常に「Ｈ」レベルを維持する。
図１３は、通常動作時における、機能不全事前検出時の動作の例（温度が第１段階だけ増加した場合）を説明するための図である。
図１３を参照して、フリップフロップＦＦ１のデータ入力端子には、Ｃ点のデータが入力される。Ｃ点のデータは、クロックＣＬＫの立ち上りエッジ＃０に対して、ｄ０（１）の時間だけ遅れている。フリップフロップＦＦ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｃ′点のデータ）を「Ｈ」レベルに変化させる。
フリップフロップＦＦＴ１のデータ入力端子には、Ｂ１点のデータが入力される。Ｂ１点のデータは、遅延回路ＤＬ１によってＣ点のデータよりもｄ１（１）の時間だけ遅れている。フリップフロップＦＦＴ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ１′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ１は、Ｃ′点のデータとＢ１′点のデータとを比較する。Ｃ′点のデータとＢ１′点のデータとは常に一致するので、比較結果信号ＤＳ１は常に「Ｈ」レベルを維持する。
フリップフロップＦＦＴ２のデータ入力端子には、Ｂ２点のデータが入力される。Ｂ２点のデータは、遅延回路ＤＬ１およびＤＬ２によってＣ点のデータよりもｄ２（１）の時間だけ遅れている。フリップフロップＦＦＴ２は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ２′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ２は、Ｃ′点のデータとＢ２′点のデータとを比較する。 Ｃ′点のデータとＢ２′点のデータとは常に一致するので、比較結果信号ＤＳ２は常に「Ｈ」レベルを維持する。
フリップフロップＦＦＴ３のデータ入力端子には、Ｂ３点のデータが入力される。Ｂ３点のデータは、遅延回路ＤＬ１、ＤＬ２およびＤＬ３によってＣ点のデータよりもｄ３（１）の時間だけ遅れている。フリップフロップＦＦＴ３は、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ３′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ３は、Ｃ′点のデータとＢ３′点のデータとを比較する。Ｃ′点のデータとＢ３′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳ３が「Ｌ」レベルとなる。
図１４は、通常動作時における、機能不全事前検出時の動作の別の例（温度が第２段階だけ増加した場合）を説明するための図である。
図１４を参照して、フリップフロップＦＦ１のデータ入力端子には、Ｃ点のデータが入力される。Ｃ点のデータは、クロックＣＬＫの立ち上りエッジ＃０に対して、ｄ０（２）の時間だけ遅れている。フリップフロップＦＦ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｃ′点のデータ）を「Ｈ」レベルに変化させる。
フリップフロップＦＦＴ１のデータ入力端子には、Ｂ１点のデータが入力される。Ｂ１点のデータは、遅延回路ＤＬ１によってＣ点のデータよりもｄ１（２）の時間だけ遅れている。フリップフロップＦＦＴ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｂ１′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ１は、Ｃ′点のデータとＢ１′点のデータとを比較する。Ｃ′点のデータとＢ１′点のデータとは常に一致するので、比較結果信号ＤＳ１は常に「Ｈ」レベルを維持する。
フリップフロップＦＦＴ２のデータ入力端子には、Ｂ２点のデータが入力される。Ｂ２点のデータは、遅延回路ＤＬ１およびＤＬ２によってＣ点のデータよりもｄ２（２）の時間だけ遅れている。フリップフロップＦＦＴ２は、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ２′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ２は、Ｃ′点のデータとＢ２′点のデータとを比較する。Ｃ′点のデータとＢ２′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳ２が「Ｌ」レベルとなる。
フリップフロップＦＦＴ３のデータ入力端子には、Ｂ３点のデータが入力される。Ｂ３点のデータは、遅延回路ＤＬ１、ＤＬ２およびＤＬ３によってＣ点のデータよりもｄ３（２）の時間だけ遅れている。フリップフロップＦＦＴ３は、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ３′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ３は、Ｃ′点のデータとＢ３′点のデータとを比較する。Ｃ′点のデータとＢ３′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳ３が「Ｌ」レベルとなる。
図１５は、通常動作時における、機能不全事前検出時の動作の別の例（温度が第３段階だけ増加した例）を説明するための図である。
図１５を参照して、フリップフロップＦＦ１のデータ入力端子には、Ｃ点のデータが入力される。Ｃ点のデータは、クロックＣＬＫの立ち上りエッジ＃０に対して、ｄ０（３）の時間だけ遅れている。フリップフロップＦＦ１は、クロックＣＬＫの立ち上りエッジ＃１に同期して、出力（Ｃ′点のデータ）を「Ｈ」レベルに変化させる。
フリップフロップＦＦＴ１のデータ入力端子には、Ｂ１点のデータが入力される。Ｂ１点のデータは、遅延回路ＤＬ１によってＣ点のデータよりもｄ１（３）の時間だけ遅れている。フリップフロップＦＦＴ１は、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ１′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ１は、Ｃ′点のデータとＢ１′点のデータとを比較する。Ｃ′点のデータとＢ１′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳ１が「Ｌ」レベルとなる。
フリップフロップＦＦＴ２のデータ入力端子には、Ｂ２点のデータが入力される。Ｂ２点のデータは、遅延回路ＤＬ１およびＤＬ２によってＣ点のデータよりもｄ２（３）の時間だけ遅れている。フリップフロップＦＦＴ２は、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ２′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ２は、Ｃ′点のデータとＢ２′点のデータとを比較する。Ｃ′点のデータとＢ２′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳ２が「Ｌ」レベルとなる。
フリップフロップＦＦＴ３のデータ入力端子には、Ｂ３点のデータが入力される。Ｂ３点のデータは、遅延回路ＤＬ１、ＤＬ２およびＤＬ３によってＣ点のデータよりもｄ３（３）の時間だけ遅れている。フリップフロップＦＦＴ３は、クロックＣＬＫの立ち上りエッジ＃２に同期して、出力（Ｂ３′点のデータ）を「Ｈ」レベルに変化させる。
比較器ＣＭＰ３は、Ｃ′点のデータとＢ３′点のデータとを比較する。Ｃ′点のデータとＢ３′点のデータとは、クロックＣＬＫの立ち上りエッジ＃１から立ち上りエッジ＃２までの期間不一致となるので、この期間は、比較結果信号ＤＳ３が「Ｌ」レベルとなる。
以上のように、本実施の形態の半導体装置によれば、第１の実施形態と同様の効果を有する。
また、本実施の形態によれば、複数の遅延回路を設けることによって、機能不全の深刻度を検知できる。たとえば、比較器ＣＭＰ１で不一致が検出されたときには、メインのＣＰＵコアが、機能不全の可能性がある旨の警告をユーザに通知し、比較器ＣＭＰ２で不一致が検出されたときには、メインのＣＰＵコアが、機能不全の可能性が高い旨の警告をユーザに通知し、比較器ＣＭＰ３で不一致が検出されたときには、メインのＣＰＵコアが電源電圧の供給を停止するようにしてもよい。
［第３の実施形態］
図１６は、第３の実施形態のマイコン５１の構成を表わす図である。
図１６のマイコン５１が、図４のマイコン１と相違する点は以下である。
回路＃１の機能不全事前検出回路１２−１からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、制御回路４５に送られる。制御回路４５は、比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識し、電源Ａスイッチ４２をオフにする。
回路＃２の機能不全事前検出回路１２−２からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、制御回路４６に送られる。制御回路４６は、比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識し、電源Ｂスイッチ４３をオフにする。
回路＃３の機能不全事前検出回路１２−３および回路＃４の機能不全事前検出回路１２−４からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、制御回路４７に送られる。制御回路４７は、比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識し、電源Ｃスイッチ４４をオフにする。
以上のように、本実施の形態の半導体装置によれば、第１の実施形態と同様の効果を有する。また、機能不全のリスクが発生した場合に、ＣＰＵコアを介さずに、制御回路によって電源スイッチをオフにするので、ＣＰＵコアが温度上昇などによって異常動作している場合でも、電源スイッチを適切に制御することができる。
［第４の実施形態］
図１７は、第４の実施形態のマイコン１８１の構成を表わす図である。
図１７のマイコン１８１が、図４のマイコン１と相違する点は以下である。
回路＃１の機能不全事前検出回路１２−１からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、端子Ｐ１を通じてマイコン１８１の外部のシステムに送られる。
回路＃２の機能不全事前検出回路１２−２からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、端子Ｐ２を通じてマイコン１８１の外部のシステムに送られる。
回路＃３の機能不全事前検出回路１２−３からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、端子Ｐ３を通じてマイコン１８１の外部のシステムに送られる。
回路＃４の機能不全事前検出回路１２−４からの比較結果信号ＤＳは、メインのＣＰＵコア２内の割込コントローラ３２およびチェック用のＣＰＵコア３内の割込コントローラ３５に送られるとともに、端子Ｐ４を通じてマイコン１８１の外部のシステムに送られる。
マイコン１８１の外部のシステムは、回路＃１の機能不全事前検出回路１２−１からの比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識し、端子ＰＡを通じて制御回路４５に切り換え信号を送る。制御回路４５の切り換え信号が「Ｌ」レベルの場合には、制御回路４５は、電源Ａスイッチ４２をオフにし、制御回路４５への切り換え信号が「Ｈ」レベルの場合には、制御回路４５は、電源Ａスイッチ４２をオンとする。
マイコン１８１の外部のシステムは、回路＃２の機能不全事前検出回路１２−２からの比較結果信号ＤＳが「Ｌ」レベルとなったときに、機能不全のリスクを知らせる割込みが通知されたと認識し、端子ＰＢを通じて制御回路４６に切り換え信号を送る。制御回路４６の切り換え信号が「Ｌ」レベルの場合には、制御回路４６は、電源Ｂスイッチ４３をオフにし、制御回路４６への切り換え信号が「Ｈ」レベルの場合には、制御回路４６は、電源Ｂスイッチ４３をオンとする。
マイコン１８１の外部のシステムは、回路＃３の機能不全事前検出回路１２−３からの比較結果信号ＤＳが「Ｌ」レベルとなったとき、または回路＃４の機能不全事前検出回路１２−４からの比較結果信号ＤＳが「Ｌ」レベルとなったとき、機能不全のリスクを知らせる割込みが通知されたと認識し、端子ＰＣを通じて制御回路４７に切り換え信号を送る。制御回路４７の切り換え信号が「Ｌ」レベルの場合には、制御回路４７は、電源Ｃスイッチ４４をオフにし、制御回路４７への切り換え信号が「Ｈ」レベルの場合には、制御回路４７は、電源Ｃスイッチ４４をオンとする。
以上のように、本実施の形態の半導体装置によれば、第１の実施形態と同様の効果を有する。また、機能不全のリスクが発生した場合に、外部からの制御で電源スイッチをオフにするので、ＣＰＵコアが温度上昇などによって異常動作している場合でも、電源スイッチを適切に制御することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１，５１，１８１ マイコン、２，３ ＣＰＵコア、１１ 論理回路、１２，５２ 機能不全事前検出回路、３１，３３，３４ システムレジスタ、３２，３５ 割込コントローラ、３７ レギュレータ、４１，４５，４６，４７ 制御回路、４２ 電源Ａスイッチ、４３ 電源Ｂスイッチ、４４ 電源Ｃスイッチ、８１ 電源Ａ回路群、８２ 電源Ｂ回路群、８３ 電源Ｃ回路群、ＦＦ０，ＦＦ１，ＦＦＴ，ＦＦＴ１，ＦＦＴ２，ＦＦＴ３ フリップフロップ、ＳＬ１，ＳＬ２ セレクタ、３６，ＣＭＰ，ＣＭＰ１，ＣＭＰ２，ＣＭＰ３ 比較器、ＤＬ，ＤＬ１，ＤＬ２，ＤＬ３ 遅延回路、ＰＡ，ＰＢ，ＰＣ，ＰＤ，ＰＳ，Ｐ１〜Ｐ４ 端子。

Claims (9)

  1. 第１のフリップフロップと、
    前記第１のフリップフロップの後段に設けられる第２のフリップフロップと、
    前記第２のフリップフロップのデータ入力端子へのルートと分岐したルートに設けられた機能不全事前検出回路とを備え、
    前記機能不全事前検出回路は、
    前記第２のフリップフロップのデータ入力端子への入力データを遅延させる遅延素子と、
    前記遅延素子の出力を受ける第３のフリップフロップと、
    前記第２のフリップフロップの出力と前記第３のフリップフロップの出力とを比較する比較器とを含み、
    前記機能不全事前検出回路には、前記機能不全事前検出回路の動作テスト時には、第１のテストデータと、第２のテストデータが入力され、前記第２のテストデータは、前記遅延素子に入力され、
    前記比較器は、前記動作テスト時には、前記第１のテストデータと、前記第３のフリップフロップの出力とを比較する、半導体装置。
  2. 前記機能不全事前検出回路は、
    前記動作テスト時に、前記第２のテストデータを前記遅延素子へ出力し、通常動作時には、前記入力データを前記遅延素子へ出力する第１のセレクタと、
    前記動作テスト時に、前記第１のテストデータを前記比較器へ出力し、前記通常動作時には、前記第２のフリップフロップの出力を前記比較器へ出力する第２のセレクタとを含む、請求項１記載の半導体装置。
  3. 前記半導体装置は、
    前記比較器の比較結果が不一致の場合に、前記第１のフリップフロップおよび前記第２のフリップフロップへの電力供給を停止させるためのスイッチを備える、請求項２記載の半導体装置。
  4. 前記半導体装置は、各々が、別個の電源電圧で動作する複数個の回路ブロックを備え、
    前記スイッチは、前記比較器の比較結果が不一致の場合に、前記第１のフリップフロップおよび前記第２のフリップフロップを含む回路ブロックへの電力供給を停止させる、請求項３記載の半導体装置。
  5. 前記半導体装置は、デュアルロックステップ方式のマイクロコンピュータであり、
    第１のＣＰＵコアと、
    第２のＣＰＵコアと、
    前記第１のＣＰＵコアの演算結果と前記第２のＣＰＵコアの演算結果を比較する比較器とを備える、請求項４記載の半導体装置。
  6. 前記比較器の比較結果が不一致の場合、前記第１のＣＰＵコアおよび前記第２のＣＰＵコアに割込みが通知され、
    前記第１のＣＰＵコアは、前記スイッチを制御して電力供給を停止させる、請求項５記載の半導体装置。
  7. 前記比較器の比較結果を表わす信号が、直接前記スイッチに送られて、前記電力供給が停止させる、請求項４記載の半導体装置。
  8. 前記比較器の比較結果を表わす信号が前記半導体装置の外部へ送られて、外部からの制御によって前記電源供給が停止させる、請求項４記載の半導体装置。
  9. 第１のフリップフロップと、
    前記第１のフリップフロップの後段に設けられる第２のフリップフロップと、
    前記第２のフリップフロップのデータ入力端子へのルートと分岐したルートに設けられた機能不全事前検出回路とを備え、
    前記機能不全事前検出回路は、
    前記第２のフリップフロップのデータ入力端子への入力データを遅延させる直列接続された複数段の遅延素子と、
    各々が、各遅延素子の出力を受ける複数の第３のフリップフロップと、
    各々が、前記第２のフリップフロップの出力と対応の第３のフリップフロップの出力とを比較する複数の比較器とを含み、
    前記機能不全事前検出回路には、前記機能不全事前検出回路の動作テスト時には、第１のテストデータと、第２のテストデータが入力され、前記第２のテストデータは、前記複数段の遅延素子の初段に入力され、
    前記比較器は、前記動作テスト時には、前記第１のテストデータと、前記対応の第３のフリップフロップの出力とを比較する、半導体装置。

JP2012262826A 2012-11-30 2012-11-30 半導体装置 Pending JP2014109453A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012262826A JP2014109453A (ja) 2012-11-30 2012-11-30 半導体装置
EP13190845.1A EP2738941A1 (en) 2012-11-30 2013-10-30 Semiconductor device
US14/077,277 US9229046B2 (en) 2012-11-30 2013-11-12 Semiconductor device
CN201310628016.2A CN103852713B (zh) 2012-11-30 2013-11-29 半导体装置
US14/955,015 US9350333B2 (en) 2012-11-30 2015-11-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012262826A JP2014109453A (ja) 2012-11-30 2012-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2014109453A true JP2014109453A (ja) 2014-06-12
JP2014109453A5 JP2014109453A5 (ja) 2015-10-08

Family

ID=49546251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012262826A Pending JP2014109453A (ja) 2012-11-30 2012-11-30 半導体装置

Country Status (4)

Country Link
US (2) US9229046B2 (ja)
EP (1) EP2738941A1 (ja)
JP (1) JP2014109453A (ja)
CN (1) CN103852713B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6360387B2 (ja) * 2014-08-19 2018-07-18 ルネサスエレクトロニクス株式会社 プロセッサシステム、エンジン制御システム及び制御方法
KR102617240B1 (ko) * 2017-02-28 2023-12-27 에스케이하이닉스 주식회사 반도체 장치
WO2019106225A1 (en) * 2017-12-01 2019-06-06 Minima Processor Oy Method and arrangement for ensuring valid data at a second stage of a digital register circuit
US20210240823A1 (en) * 2017-12-18 2021-08-05 Nuvoton Technology Corporation System and method for coping with fault injection attacks
JP2019113939A (ja) * 2017-12-21 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
WO2020079321A1 (en) * 2018-10-16 2020-04-23 Minima Processor Oy Applications of adaptive microelectronic circuits that are designed for testability

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0875825A (ja) * 1994-09-09 1996-03-22 Fujitsu Ltd 試験回路及びその試験方法並びに試験回路を用いた試験方法
JP2001526809A (ja) * 1997-05-07 2001-12-18 ゼネラル・ダイナミックス・インフォメーション・システムズ・インコーポレーテッド コンピュータ・システム用非割り込み電力制御
JP2002107425A (ja) * 2000-09-29 2002-04-10 Hitachi Ltd 半導体集積回路
US20020077782A1 (en) * 1999-05-10 2002-06-20 Fruehling Terry L. Secured microcontroller architecture
JP2002181893A (ja) * 2000-12-11 2002-06-26 Mitsubishi Electric Corp 半導体装置の検査方法および検査装置
JP2003036697A (ja) * 2001-07-25 2003-02-07 Mitsubishi Electric Corp 半導体メモリのテスト回路および半導体メモリデバイス
JP2006269477A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 半導体集積回路
JP2009200739A (ja) * 2008-02-20 2009-09-03 Panasonic Corp 半導体集積回路

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63755A (ja) * 1986-06-20 1988-01-05 Fujitsu Ltd 半導体記憶装置
JP3077075B2 (ja) * 1993-09-22 2000-08-14 株式会社日立製作所 電力変換装置
EP0653708B1 (en) * 1993-10-15 2000-08-16 Hitachi, Ltd. Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it
US5815512A (en) * 1994-05-26 1998-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory testing device
TW428092B (en) * 1998-05-20 2001-04-01 Advantest Corp Semiconductor test system
US6693436B1 (en) * 1999-12-23 2004-02-17 Intel Corporation Method and apparatus for testing an integrated circuit having an output-to-output relative signal
JP4174167B2 (ja) * 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
JP4488595B2 (ja) * 2000-06-08 2010-06-23 株式会社アドバンテスト テストパターン生成方法
JP2003035747A (ja) * 2001-07-19 2003-02-07 Mitsubishi Electric Corp 半導体検査システムおよび半導体検査方法
JP2003234647A (ja) * 2002-02-13 2003-08-22 Allied Tereshisu Kk 半導体デバイス用誤動作抑制回路
DE10392393T5 (de) * 2002-03-08 2005-06-16 Advantest Corp. Halbleiterprüfvorrichtung und Zeitmessverfahren hierfür
KR101035184B1 (ko) * 2002-06-10 2011-05-17 가부시키가이샤 어드밴티스트 반도체 시험 장치
KR100545748B1 (ko) * 2002-08-09 2006-01-24 마쯔시다덴기산교 가부시키가이샤 반도체 집적회로 장치의 설계 방법 및 설계 장치
US7196534B2 (en) * 2002-12-20 2007-03-27 Advantest Corp. Semiconductor test instrument
JP4232477B2 (ja) * 2003-02-13 2009-03-04 パナソニック株式会社 半導体集積回路の検証方法
EP1653239B1 (en) * 2003-05-15 2007-11-14 Advantest Corporation Test apparatus with waveform formatter
JP2005300308A (ja) * 2004-04-09 2005-10-27 Oki Electric Ind Co Ltd 半導体集積回路
WO2005124378A1 (ja) * 2004-06-17 2005-12-29 Advantest Corporation 試験装置及び試験方法
DE102004036145A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterschaltungseinrichtung und System zum Testen einer Halbleitervorrichtung
JP2006352304A (ja) * 2005-06-14 2006-12-28 Renesas Technology Corp 半導体集積回路
JP4762754B2 (ja) * 2006-02-17 2011-08-31 富士通セミコンダクター株式会社 半導体装置および電子装置
US7970565B2 (en) * 2006-02-27 2011-06-28 Advantest Corporation Measuring device, test device, electronic device, program, and recording medium
JP4949707B2 (ja) * 2006-03-22 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
JP5173216B2 (ja) * 2006-04-18 2013-04-03 パナソニック株式会社 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法
JP4684942B2 (ja) * 2006-05-10 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置及び観測用フリップフロップの配置方法
JP4984214B2 (ja) * 2006-05-11 2012-07-25 日産自動車株式会社 シリンダブロック用鉄系溶射薄膜及びシリンダブロック
JP2007309733A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路の検査方法
JP2008028345A (ja) * 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 誤動作検知回路を含む半導体集積回路とその設計方法
JP2008042367A (ja) * 2006-08-03 2008-02-21 Renesas Technology Corp 半導体装置
JP5153766B2 (ja) * 2007-03-22 2013-02-27 株式会社アドバンテスト データ受信回路それを利用した試験装置
JP2008256491A (ja) 2007-04-04 2008-10-23 Matsushita Electric Ind Co Ltd 信号遅延検出用回路及びそれを用いた集積回路の検査方法
WO2008136301A1 (ja) * 2007-04-27 2008-11-13 Advantest Corporation 試験装置および試験方法
JP4924223B2 (ja) * 2007-06-12 2012-04-25 富士通セミコンダクター株式会社 半導体装置
US7827454B2 (en) * 2007-07-17 2010-11-02 Renesas Electronics Corporation Semiconductor device
US8132136B2 (en) * 2007-08-06 2012-03-06 International Business Machines Corporation Dynamic critical path detector for digital logic circuit paths
JP2009048674A (ja) * 2007-08-14 2009-03-05 Nec Electronics Corp 半導体集積回路
JP5023983B2 (ja) * 2007-11-14 2012-09-12 横河電機株式会社 半導体試験装置
JP2009150726A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置
JP2009290857A (ja) * 2008-01-11 2009-12-10 Toshiba Corp 半導体装置
WO2009093293A1 (ja) * 2008-01-23 2009-07-30 Advantest Corporation 試験装置
US7834639B2 (en) * 2008-01-30 2010-11-16 Advantest Corporation Jitter injection circuit, pattern generator, test apparatus, and electronic device
JP5301299B2 (ja) * 2008-01-31 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
US7923733B2 (en) * 2008-02-07 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4557018B2 (ja) * 2008-02-28 2010-10-06 ソニー株式会社 位相検出装置、位相比較装置およびクロック同期装置
KR100929835B1 (ko) * 2008-02-29 2009-12-07 주식회사 하이닉스반도체 안정적인 초기 동작을 수행하는 반도체 메모리 장치
KR100951567B1 (ko) * 2008-02-29 2010-04-09 주식회사 하이닉스반도체 데이터 전달의 신뢰성을 보장하기 위한 반도체 메모리 장치
WO2009128114A1 (ja) * 2008-04-14 2009-10-22 株式会社アドバンテスト 半導体試験装置および試験方法
JP5292925B2 (ja) * 2008-05-30 2013-09-18 富士通株式会社 半導体集積回路及びその制御方法、並びに情報処理装置
JP2010092306A (ja) * 2008-10-08 2010-04-22 Nec Electronics Corp データ処理装置
KR101547302B1 (ko) * 2009-02-09 2015-08-26 삼성전자주식회사 펄스 기반 플립플롭의 클럭 스큐 흡수특성을 고려한 셋업 시간 측정 방법
JPWO2010101029A1 (ja) * 2009-03-03 2012-09-06 日本電気株式会社 半導体集積回路設計装置、半導体集積回路設計方法、及び半導体集積回路設計プログラム
JP2010256130A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体集積回路、および半導体集積回路のテスト方法
US8402328B2 (en) * 2009-07-24 2013-03-19 StarDFX Technologies, Inc. Apparatus and method for protecting soft errors
US8489947B2 (en) * 2010-02-15 2013-07-16 Mentor Graphics Corporation Circuit and method for simultaneously measuring multiple changes in delay
US8555124B2 (en) * 2010-06-07 2013-10-08 Arm Limited Apparatus and method for detecting an approaching error condition
US8222943B2 (en) * 2010-09-22 2012-07-17 Freescale Semiconductor, Inc. Master-slave flip-flop with timing error correction

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0875825A (ja) * 1994-09-09 1996-03-22 Fujitsu Ltd 試験回路及びその試験方法並びに試験回路を用いた試験方法
JP2001526809A (ja) * 1997-05-07 2001-12-18 ゼネラル・ダイナミックス・インフォメーション・システムズ・インコーポレーテッド コンピュータ・システム用非割り込み電力制御
US20020077782A1 (en) * 1999-05-10 2002-06-20 Fruehling Terry L. Secured microcontroller architecture
JP2002107425A (ja) * 2000-09-29 2002-04-10 Hitachi Ltd 半導体集積回路
JP2002181893A (ja) * 2000-12-11 2002-06-26 Mitsubishi Electric Corp 半導体装置の検査方法および検査装置
JP2003036697A (ja) * 2001-07-25 2003-02-07 Mitsubishi Electric Corp 半導体メモリのテスト回路および半導体メモリデバイス
JP2006269477A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 半導体集積回路
JP2009200739A (ja) * 2008-02-20 2009-09-03 Panasonic Corp 半導体集積回路

Also Published As

Publication number Publication date
US20140152334A1 (en) 2014-06-05
US20160087612A1 (en) 2016-03-24
US9229046B2 (en) 2016-01-05
CN103852713A (zh) 2014-06-11
US9350333B2 (en) 2016-05-24
EP2738941A1 (en) 2014-06-04
CN103852713B (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
JP2014109453A (ja) 半導体装置
US11100224B2 (en) Interference detection device and detection sensitivity adjusting method thereof
US7802138B2 (en) Control method for information processing apparatus, information processing apparatus, control program for information processing system and redundant comprisal control apparatus
US7622961B2 (en) Method and apparatus for late timing transition detection
US10761925B2 (en) Multi-channel network-on-a-chip
US9311206B2 (en) Method and apparatus for monitoring general purpose input output, GPIO, signals
JP5823861B2 (ja) 冗長電源
BR102015019317A2 (pt) sistema de comando, uso do sistema, processo de comando e uso do processo
US20210375383A1 (en) Testing of fault detection circuit
US10401419B2 (en) Failure detection circuit, failure detection system and failure detection method
JP2006303480A (ja) 半導体装置及びその保護方法
KR20150032474A (ko) 출력 장치 및 그 진단 방법
US20200285266A1 (en) Integrated circuit device
JP2005277087A (ja) 集積回路装置及びその評価方法
JP6710142B2 (ja) 制御システム
US6566924B2 (en) Parallel push algorithm detecting constraints to minimize clock skew
JP7469535B2 (ja) 基準電圧回路および半導体装置
JP2015036634A (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
CA2930522C (en) Remote shutdown via fiber
US8729920B2 (en) Circuit and method for RAS-enabled and self-regulated frequency and delay sensor
JP2015135599A (ja) バス制御回路、情報処理装置および共通バス衝突回避方法
JP2022084150A (ja) 情報処理装置及び情報処理方法
JP5622643B2 (ja) 半導体集積回路及びそのレイアウト方法
JP2017045344A (ja) フォールトトレラントシステム
JP4875196B2 (ja) 障害予知ユニット

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124