KR101560493B1 - 출력 장치 및 그 진단 방법 - Google Patents

출력 장치 및 그 진단 방법 Download PDF

Info

Publication number
KR101560493B1
KR101560493B1 KR1020140121817A KR20140121817A KR101560493B1 KR 101560493 B1 KR101560493 B1 KR 101560493B1 KR 1020140121817 A KR1020140121817 A KR 1020140121817A KR 20140121817 A KR20140121817 A KR 20140121817A KR 101560493 B1 KR101560493 B1 KR 101560493B1
Authority
KR
South Korea
Prior art keywords
output
signal
blocking
load
blocking element
Prior art date
Application number
KR1020140121817A
Other languages
English (en)
Other versions
KR20150032474A (ko
Inventor
후미타카 모우리
마코토 도코
히로시 나카타니
나오야 오니시
아키라 노지마
Original Assignee
가부시끼가이샤 도시바
도시바 미쓰비시덴키 산교시스템 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20150032474A publication Critical patent/KR20150032474A/ko
Application granted granted Critical
Publication of KR101560493B1 publication Critical patent/KR101560493B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • G05B19/0425Safety, monitoring

Abstract

본 발명의 실시 형태에 의하면, 소정 타이밍보다 제2 부하(51)의 응답 시간만큼 빠른 타이밍에 제2 출력 소자(43)로부터의 신호를 OFF시키고, 상기 소정 타이밍보다 제1 부하(50)의 응답 시간만큼 빠른 타이밍에 제1 및 제2 출력 소자(41, 43)로부터의 신호를 ON시키며, 제1 및 제2 차단 소자(40, 42)로부터의 신호를 OFF시키는 신호 제어부(20a)를 갖는 출력 장치가 제공된다. 상기 출력 장치는, 상기 소정 타이밍에 제1 디지털 출력 회로(30)로부터의 신호에 기초하여 상기 제1 차단 소자(40)가 정상인지 고장인지를 진단하고, 상기 소정 타이밍에 제2 디지털 출력 회로(31)로부터의 신호에 기초하여 상기 제2 차단 소자(42)가 정상인지 고장인지를 진단하는 진단부(20b)를 갖는다.

Description

출력 장치 및 그 진단 방법{OUTPUT DEVICE AND DIAGNOSIS METHOD THEREOF}
본 발명의 실시 형태는 출력 장치 및 그 진단 방법에 관한 것이다.
최근 들어 장치의 제조자·공급자에 대하여, 국제 표준의 기능 안전 규격이 국제 전기 표준화 회의의 규격 IEC 61508 「전기·전자·프로그래머블 전자 안전 관련계의 기능 안전」으로서 정리된다. 또한, 특정한 산업용 기능 안전 시스템에 있어서는, 특정한 용도에 맞춘 파생 규격이 정해져 있다. 예를 들어 안전 계장 시스템에 대해서는, 시스템의 설계자·인터그레이터·유저에 대해서는 국제 표준의 프로세스용 애플리케이션 규격으로서 IEC 61511이 정해진다.
이들 규격에서는 시스템의 설계, 보수, 폐기에 이르는 라이프 사이클에 있어서의 안전을 평가하고, 리스크 경감의 요구 수준인 안전도 수준(SIL; Safety Integrity Level)을 정량적인 평가 척도로서 정한다.
높은 안전도 수준이 요구되는 안전 계장 시스템에 있어서는, 디지털 출력 회로의 고장을 검출하는 것이 필요해진다. 시스템 기동 시뿐만 아니라 시스템 가동 중에 있어서도, 대상의 디지털 출력 회로를 진단하는 것이 필요해진다. 그리고 고장을 검출했을 때는, 시스템 출력을 안전 상태로 천이시킬 필요가 있다.
출력 차단 회로를 갖는 디지털 출력 회로로부터 제어 장치(부하)로 되는 입력 회로에의 접속에 있어서, 제어 장치의 무응답 시간 내에 출력 차단 회로 내의 출력 소자의 고장이 진단된다.
그러나, 제어 장치의 무응답 시간은 장치마다 상이하기 때문에, 디지털 출력 회로에 접속되는 제어 장치의 응답 특성에 따라 디지털 출력 회로마다 진단 타이밍을 변화시킨 고장 진단이 필요하다.
이 때문에, 차단 소자와 출력 소자의 고장 진단을 행하기 위해서는 차단 소자와 출력 소자를 각각 제어할 필요가 있으며, 제어 장치 수가 많아짐에 따라 기기 비용이나 부품 실장 면적이 크게 되어 버린다.
본 발명의 실시 형태에 따르면, 제1 부하 및 상기 제1 부하보다 신호에 대한 응답 시간이 긴 제2 부하에 접속되는 출력 장치가 제공된다. 상기 출력 장치는, 상기 제1 부하에 신호를 출력하는 제1 출력 소자 및 상기 제1 출력 소자에 접속되는 제1 차단 소자를 갖는 제1 디지털 출력 회로를 갖는 상기 출력 장치는, 상기 제2 부하에 신호를 출력하는 제2 출력 소자 및 상기 제2 출력 소자에 접속되는 제2 차단 소자를 갖는 제2 디지털 출력 회로를 갖는다. 상기 출력 장치는, 상기 제1 및 제2 차단 소자를 구동시키는 차단 소자용의 단일의 구동 회로를 갖는다. 상기 출력 장치는, 소정 타이밍보다 상기 제2 부하의 응답 시간만큼 빠른 타이밍에 상기 제2 출력 소자로부터의 신호를 OFF시키고, 상기 소정 타이밍보다 상기 제1 부하의 응답 시간만큼 빠른 타이밍에 상기 제1 및 제2 출력 소자로부터의 신호를 ON시키며, 상기 제1 및 제2 차단 소자로부터의 신호를 OFF시키는 신호 제어부를 갖는다. 상기 출력 장치는, 상기 소정 타이밍에 상기 제1 디지털 출력 회로로부터의 신호에 기초하여 상기 제1 차단 소자가 정상인지 고장인지를 진단하고, 상기 소정 타이밍에 상기 제2 디지털 출력 회로로부터의 신호에 기초하여 상기 제2 차단 소자가 정상인지 고장인지를 진단하는 진단부를 갖는다.
도 1은 제1 실시 형태에 있어서의 출력 장치의 구성예를 도시하는 회로도이다.
도 2는 제1 실시 형태에 있어서의 출력 장치에 의한 소자 진단 타이밍의 전체 동작을 설명하기 위한 도면이다.
도 3은 제1 실시 형태에 있어서의 출력 장치에 의한 출력 소자 진단 동작을 설명하기 위한 도면이다.
도 4는 제1 실시 형태에 있어서의 출력 장치에 의한 제1 출력 소자와 제2 출력 소자의 진단을 위한 수순의 일례를 도시하는 흐름도이다.
도 5는 제1 실시 형태에 있어서의 출력 장치에 의한 차단 소자 진단 동작을 설명하기 위한 도면이다.
도 6은 제1 실시 형태에 있어서의 출력 장치에 의한 제1 차단 소자와 제2 차단 소자의 진단을 위한 수순의 일례를 도시하는 흐름도이다.
도 7은 제1 실시 형태에 있어서의 출력 장치에 의한 각종 출력 신호가 ON일 때의 차단 소자 진단 동작을 설명하기 위한 도면이다.
도 8은 제2 실시 형태에 있어서의 출력 장치의 구성예를 도시하는 회로도이다.
도 9는 제2 실시 형태에 있어서의 출력 장치에 의한 출력 소자 진단 동작을 설명하기 위한 도면이다.
도 10은 제2 실시 형태에 있어서의 출력 장치에 의한 제1 출력 소자와 제2 출력 소자의 진단을 위한 수순의 일례를 도시하는 흐름도이다.
도 11은 제1 실시 형태에 있어서의 출력 장치에 의한 차단 소자 진단 동작을 설명하기 위한 도면이다.
도 12는 제1 실시 형태에 있어서의 출력 장치에 의한 제1 차단 소자와 제2 차단 소자의 진단을 위한 수순의 일례를 도시하는 흐름도이다.
도 13은 종래 방식의 차단·출력 소자 진단 회로의 구성예를 도시하는 도면이다.
이하, 실시 형태에 대하여 도면을 참조하여 설명한다.
실시 형태의 이해를 용이하게 하기 위하여, 우선 종래의 출력 장치의 디지털 출력 회로의 구성에 대하여 설명한다.
도 13은, 종래 방식의 차단·출력 소자 진단 회로의 구성예를 도시하는 도면이다.
출력 장치(10)는 제1 디지털 출력 회로(30)와 제2 디지털 출력 회로(31)를 갖는다. 출력 장치(10)는 이들 제1 디지털 출력 회로(30)와 제2 디지털 출력 회로(31)의 진단 기능을 갖는다.
우선, 제1 디지털 출력 회로(30)에 대하여 설명한다.
제1 디지털 출력 회로(30)는 제1 출력 소자(41)의 MOSFET(전계 효과 트랜지스터)을 갖는다. 이 제1 출력 소자(41)의 MOSFET은, 제1 부하로서의 제1 제어 장치(50)를 구동하기 위한 스위칭 소자로서 동작한다. 제1 출력 소자(41)의 소스는 제1 제어 장치(50)의 입력 단부 및 MPU(20)에 접속된다. MPU(20)는 제1 디지털 출력 회로(30)의 출력 상태를 감시한다.
또한, 제1 디지털 출력 회로(30)는 제1 차단 소자(40)의 MOSFET을 갖는다. 이 제1 차단 소자(40)의 MOSFET은, 제1 디지털 출력 회로(30)의 차단을 행하기 위한 스위칭 소자로서 동작한다. 제1 차단 소자(40)의 소스는, 제1 차단 소자 제1 출력 소자 접속선(123)을 통하여 제1 출력 소자(41)의 드레인과 접속된다. 제1 출력 소자(41)의 게이트는 제1 출력 소자(41)용 구동 회로(21b)에 접속된다.
제1 차단 소자(40)의 드레인은, 외부 전원 장치(52)의 플러스선(120)을 통하여 외부 전원 장치(52)의 플러스측과 접속된다. 제1 차단 소자(40)의 게이트는 제1 차단 소자(40)용 구동 회로(21d)에 접속된다. 후술하는 바와 같이, 이 구동 회로(21d)는 제2 차단 소자(42)용 구동 회로이기도 하다.
제1 출력 소자(41)용 구동 회로(21b)와 제1 차단 소자(40)용 구동 회로(21d)는, 제1 출력 소자(41)와 제1 차단 소자(40)를 구동하기 위한 MPU(20)와 접속된다.
이어서, 제2 디지털 출력 회로(31)에 대하여 설명한다.
제2 디지털 출력 회로(31)는 제2 출력 소자(43)의 MOSFET을 갖는다. 이 제2 출력 소자(43)의 MOSFET은, 제2 부하로서의 제2 제어 장치(51)를 구동하기 위한 스위칭 소자로서 동작한다. 제2 출력 소자(43)의 소스는 MPU(20) 및 제2 제어 장치(51)의 입력 단부에 접속된다. MPU(20)는 제2 디지털 출력 회로(31)의 출력 상태를 감시한다.
제1 디지털 출력 회로(30)의 제1 출력 소자(41)에 접속되는 제1 제어 장치(50)에는, 빠른 응답 특성을 갖는, 예를 들어 시상수가 작은(tcr1<tcr2) 제어 장치가 사용된다.
또한, 제2 디지털 출력 회로(31)의 제2 출력 소자(43)에 접속되는 제2 제어 장치(51)에는, 제1 제어 장치(50)보다 느린 응답 특성을 갖는, 예를 들어 시상수가 큰(tcr2>tcr1) 제어 장치가 사용된다.
제2 디지털 출력 회로(31)는 제2 차단 소자(42)의 MOSFET을 갖는다. 이 제2 차단 소자(42)의 MOSFET은, 제2 디지털 출력 회로(31)의 회로 차단을 행하기 위한 스위칭 소자로서 동작한다. 제2 차단 소자(42)의 소스는, 제2 차단 소자 제2 출력 소자 접속선(124)을 통하여 제2 출력 소자(43)의 드레인과 접속된다. 제2 출력 소자(43)의 게이트는 제2 출력 소자(43)용 구동 회로(21c)에 접속된다. 제2 차단 소자(42)의 게이트는 제2 차단 소자(42)용 구동 회로(21e)에 접속된다.
제2 출력 소자(43)용 구동 회로(21c)와 제2 차단 소자(42)용 구동 회로(21e)는, 제2 출력 소자(43)와 제2 차단 소자(42)를 구동하기 위한 MPU(20)와 접속된다.
또한, 제1 제어 장치(50) 및 제2 제어 장치(51)의 출력 단부는, 외부 전원 장치(52)의 마이너스선(121)을 통하여 외부 전원 장치(52)의 마이너스측과 접속된다. 또한, 외부 전원 장치(52)의 플러스측은 제2 차단 소자(42)의 드레인과 접속된다.
상술한 바와 같이 도 13에 도시한 종래의 구성에서는, MPU(20)는 제1 차단 소자(40)와 제2 차단 소자(42)를 각각의 구동 회로(21d, 21e)를 통하여 구동시킨다.
이 MPU(20)는, 제1 차단 소자(40)를 제어하기 위한 제1 차단 소자 제어 신호(110)를 제1 차단 소자(40)용 구동 회로(21d)에 출력한다. 이 구동 회로(21d)는 제1 차단 소자(40)에 제1 차단 신호(제1 차단 소자 구동 신호)(111)를 출력한다.
제1 차단 소자(40)가 정상이면, 제1 차단 신호(111)가 ON 상태로 되면 제1 차단 소자(40)는 ON 상태로 된다. 또한 제1 차단 소자(40)가 정상이면, 제1 차단 신호(111)가 OFF 상태로 되면 제1 차단 소자(40)는 OFF 상태로 된다.
MPU(20)는, 제1 출력 소자(41)를 제어하기 위한 제1 출력 소자 제어 신호(102)를 제1 출력 소자(41)용 구동 회로(21b)에 출력한다. 이 구동 회로(21b)는 제1 출력 소자(41)에 제1 출력 신호(제1 출력 소자 구동 신호)(103)를 출력한다.
제1 출력 소자(41)가 정상이면, 제1 출력 신호(103)가 ON 상태로 되면 제1 출력 소자(41)는 ON 상태로 된다. 또한 제1 출력 소자(41)가 정상이면, 제1 출력 신호(103)가 OFF 상태로 되면 제1 출력 소자(41)는 OFF 상태로 된다.
MPU(20)는, 제2 차단 소자(42)를 제어하기 위한 제2 차단 소자 제어 신호(112)를 제2 차단 소자(42)용 구동 회로(21e)에 출력한다. 이 구동 회로(21e)는 제2 차단 소자(42)에 제2 차단 신호(제2 차단 소자 구동 신호)(113)를 출력한다.
제2 차단 소자(42)가 정상이면, 제2 차단 신호(113)가 ON 상태로 되면 제2 차단 소자(42)는 ON 상태로 된다. 또한 제2 차단 소자(42)가 정상이면, 제2 차단 신호(113)가 OFF 상태로 되면 제2 차단 소자(42)는 OFF 상태로 된다.
MPU(20)는, 제2 출력 소자(43)를 제어하기 위한 제2 출력 소자 제어 신호(104)를 제2 출력 소자(43)용 구동 회로(21c)에 출력한다. 이 구동 회로(21c)는 제2 출력 소자(43)에 제2 출력 신호(제2 출력 소자 구동 신호)(105)를 출력한다.
제2 출력 소자(43)가 정상이면, 제2 출력 신호(105)가 ON 상태로 되면 제2 출력 소자(43)는 ON 상태로 된다. 또한 제2 출력 소자(43)가 정상이면, 제2 출력 신호(105)가 OFF 상태로 되면 제2 출력 소자(43)는 OFF 상태로 된다.
각종 소자에 대한 신호 제어에 따른 제1 출력 진단 신호(106) 및 제2 출력 진단 신호(107)에 기초하여, MPU(20)는 각종 소자가 정상(ON/OFF 출력할 수 있음)인지 고장(OFF 출력할 수 없음)인지를 진단한다. 각종 소자가 ON 출력할 수 있는지 없는지의 진단을 ON 진단이라고 칭하는 경우가 있다. 각종 소자가 OFF 출력할 수 있는지 없는지의 진단을 OFF 진단이라고 칭하는 경우가 있다.
즉, 종래의 구성에서는, 제어 장치의 응답 특성에 따라 제1 차단 소자(40), 제2 차단 소자(42)를 개별적으로 진단할 필요가 있다. 이 때문에, 제1 차단 소자(40)용 구동 회로(21d)와 제2 차단 소자(42)용 구동 회로(21e)가 각각 필요해진다.
제어 출력 중에 출력이 ON일 때, MPU(20)는 제1 출력 소자(41), 제2 출력 소자(43), 제1 차단 소자(40) 및 제2 차단 소자(42)의 ON 진단을 일괄하여 행한다.
즉, MPU(20)는 제1 출력 소자(41), 제2 출력 소자(43)의 OFF 진단과, 제1 차단 소자(40) 및 제2 차단 소자(42)의 OFF 진단과, 제1 출력 소자(41), 제2 출력 소자(43), 제1 차단 소자(40) 및 제2 차단 소자(42)의 ON 진단을 행한다. 이것에 의하여, MPU(20)는 각 소자의 ON/OFF 고장 진단을 행한다.
(제1 실시 형태)
이어서, 제1 실시 형태에 대하여 설명한다.
도 1은, 제1 실시 형태에 있어서의 출력 장치의 디지털 출력 회로의 구성예를 도시하는 도면이다.
여기서는 도 1에 도시한 구성 중, 도 13에 도시한 구성과 상이한 구성을 중심으로 하여 설명한다.
도 1에 도시한 구성은, 도 13에 도시된 바와 같은, 제1 차단 소자(40) 및 제2 차단 소자(42)의 각각에 대하여 구동 회로(21d, 21e)를 설치하는 대신, 제1 차단 소자(40)와 제2 차단 소자(42)에 공통되는, 하나의 구동 회로(21a)를 설치한다. 이 구동 회로(21a)는 제1 차단 소자(40)의 게이트 및 제2 차단 소자(42)의 게이트의 각각에 접속된다. 이 공통되는 구동 회로를, 필요에 따라 각 차단 소자용 구동 회로(21a)라고 칭한다.
MPU(20)는, 각종 소자에의 신호를 제어하기 위한 신호 제어부(20a)와, 이 신호 제어에 따른 제1 출력 진단 신호(106) 및 제2 출력 진단 신호(107)에 기초하여, 각종 소자가 정상인지 고장인지를 진단하기 위한 진단부(20b)를 갖는다.
또한, MPU(20)의 신호 제어부(20a)로부터의 차단 소자 제어 신호(100)에 따라, 이 각 차단 소자용 구동 회로(21a)는 제1 차단 소자(40) 및 제2 차단 소자(42)의 각각에, 공통의 신호로서의 제1 제2 차단 신호(차단 소자 구동 신호)(101)를 출력하는 구성으로 한다.
제1 차단 소자(40)와 제2 차단 소자(42)가 정상이면, 제1 제2 차단 신호(101)가 ON 상태로 되면 제1 차단 소자(40)와 제2 차단 소자(42)는 ON 상태로 된다. 또한 제1 차단 소자(40)와 제2 차단 소자(42)가 정상이면, 제1 제2 차단 신호(101)가 OFF 상태로 되면 제1 차단 소자(40)와 제2 차단 소자(42)는 OFF 상태로 된다.
상술한 바와 같이 본 실시 형태에서는, 제1 차단 소자(40)와 제2 차단 소자(42)는 차단 소자용의 하나의 구동 회로(21a)에 접속되므로, 도 13에 도시한 구성과 비교하여 구동 회로의 수를 삭감할 수 있다.
도 2는, 제1 실시 형태에 있어서의 출력 장치에 의한 소자 진단 타이밍의 전체 동작의 일례를 설명하기 위한 도면이다. 도 2 중의 A1은 출력 소자의 진단 기간이고, 도 2 중의 A2는 차단 소자의 진단 기간이며, 도 2 중의 B는 제어 출력의 기간이다.
도 2에서는, 제1 출력 소자(41), 제2 출력 소자(43), 제1 차단 소자(40), 제2 차단 소자(42)의 각각을 OFF 진단하기 위한 타이밍을 나타낸다.
우선, 제1 출력 소자(41)와 제2 출력 소자(43)를 OFF 진단하기 위한 각종 신호의 제어에 대하여 설명한다.
제1 출력 소자(41)와 제2 출력 소자(43)를 OFF 진단하기 위한 소정의 타이밍 전에는, MPU(20)의 신호 제어부(20a)는 제1 제2 차단 신호(101)를 ON 상태로 한다.
제1 제2 차단 신호(101)를 ON 상태로 하기 위해서는, MPU(20)의 신호 제어부(20a)는 제1 제2 차단 신호(101)를 ON 상태로 하기 위한 차단 소자 제어 신호(100)를 각 차단 소자용 구동 회로(21a)에 출력한다. 그러면 이 구동 회로(21a)는, ON 상태로 한 제1 제2 차단 신호(101)를 제1 차단 소자(40) 및 제2 차단 소자(42)에 출력한다. 제1 제2 차단 신호(101)를 OFF 상태로 하기 위한 신호 출력은, ON/OFF가 상이한 것 외에는 마찬가지이다.
제1 출력 소자(41)와 제2 출력 소자(43)를 OFF 진단하기 위한 소정의 타이밍이 되면, MPU(20)의 신호 제어부(20a)는 제1 제2 차단 신호(101)를 ON한 상태에서 제1 제어 장치(50), 제2 제어 장치(51)의 응답 시간 내에 제1 출력 신호(103)와 제2 출력 신호(105)를 각각 OFF 상태로 하기 위한 신호를 구동 회로(21b, 21c)에 출력한다.
제1 출력 신호(103)를 OFF 상태로 하기 위해서는, MPU(20)의 신호 제어부(20a)는 제1 출력 신호(103)를 OFF 상태로 하기 위한 제1 출력 소자 제어 신호(102)를 제1 출력 소자(41)용 구동 회로(21b)에 출력한다. 그러면 이 구동 회로(21b)는, OFF 상태로 한 제1 출력 신호(103)를 제1 출력 소자(41)에 출력한다. 제1 출력 신호(103)를 ON 상태로 하기 위한 신호 출력은, ON/OFF가 상이한 것 외에는 마찬가지이다.
제2 출력 신호(105)를 OFF 상태로 하기 위해서는, MPU(20)의 신호 제어부(20a)는 제2 출력 신호(105)를 OFF 상태로 하기 위한 제2 출력 소자 제어 신호(104)를 제2 출력 소자(43)용 구동 회로(21c)에 출력한다. 그러면, 이 구동 회로(21c)로부터 OFF 상태로 한 제2 출력 신호(105)를 제2 출력 소자(43)에 출력한다. 제2 출력 신호(105)를 ON 상태로 하기 위한 신호 출력은, ON/OFF가 상이한 것 외에는 마찬가지이다.
MPU(20)의 진단부(20b)는, 이와 같이 구동 회로(21b)에 제1 출력 신호(103)를 OFF시킨 시간에 제1 출력 진단 신호(106)의 전압 레벨을 판단함으로써, 제1 출력 소자(41)의 OFF 진단을 행한다.
또한 MPU(20)의 진단부(20b)는, 구동 회로(21c)에 제2 출력 신호(105)를 OFF시킨 시간에 제2 출력 진단 신호(107)의 전압 레벨을 판단함으로써, 제2 출력 소자(43)의 OFF 진단을 행한다.
이어서, 제1 차단 소자(40)와 제2 차단 소자(42)의 OFF 진단을 위한 각종 신호의 제어에 대하여 설명한다.
제1 차단 소자(40)와 제2 차단 소자(42)를 OFF 진단하기 위한 소정의 타이밍 전에는, MPU(20)의 신호 제어부(20a)는 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103) 및 제2 출력 신호(105)를, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다.
제1 차단 소자(40)나 제2 차단 소자(42)를 OFF 진단하기 위한 소정의 타이밍이 되면, MPU(20)의 신호 제어부(20a)는 제1 출력 신호(103)나 제2 출력 신호(105)를 ON 상태로 하기 위한 신호를 구동 회로(21b, 21c)에 출력한다. 또한 이 타이밍에는, MPU(20)의 신호 제어부(20a)는 제1 제2 차단 신호(101)를 제1 제어 장치(50), 제2 제어 장치(51)의 응답 시간 내에 OFF 상태로 하기 위한 신호를 구동 회로(21a)에 출력한다.
MPU(20)의 진단부(20b)는, 제1 제2 차단 신호(101)를 OFF한 시간에 제1 출력 진단 신호(106)의 전압을 판단함으로써, 제1 차단 소자(40)의 OFF 진단을 행한다. 또한 MPU(20)의 진단부(20b)는, 이와 같이 제1 제2 차단 신호(101)를 OFF한 시간에 제2 출력 진단 신호(107)의 전압을 판단함으로써, 제2 차단 소자(42)의 OFF 진단을 행한다.
도 3은, 제1 실시 형태에 있어서의 출력 장치에 의한 출력 소자 OFF 진단 동작의 일례를 설명하기 위한 도면이다.
도 3에서는, 제1 출력 소자(41) 및 제2 출력 소자(43)의 OFF 진단을 시간 경과에 맞춰 나타낸다.
제1 출력 소자(41)와 제2 출력 소자(43)의 OFF 진단은, 제1 출력 소자(41)가 제1 제어 장치(50)에 접속되고, 제2 출력 소자(43)가 제2 제어 장치(51)에 접속된 상태에서 행해진다. 이 때문에, 제1 제어 장치(50), 제2 제어 장치(51)의 응답 특성에 맞춘 진단 시간을 설정한다. MPU(20)의 진단부(20b)는, 이 진단 시간에 제1 출력 소자(41)와 제2 출력 소자(43)의 OFF 진단을 행한다.
도 4는, 제1 실시 형태에 있어서의 출력 장치에 의한 제1 출력 소자(41)와 제2 출력 소자(43)의 OFF 진단을 위한 수순의 일례를 도시하는 흐름도이다.
초기 상태에 있어서, 제1 출력 소자(41)와 제2 출력 소자(43)를 OFF 진단하는 타이밍으로서의 진단 판정점(검출점) t0보다 시간 tcr2만큼 빠른 시각 t2보다 전에는, MPU(20)의 신호 제어부(20a)는 제1 제2 차단 신호(101)를 ON 출력하고, 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다(S1).
그리고, 상술한 시각 t2가 계시(計時)되면(S2), MPU(20)의 신호 제어부(20a)는 제2 출력 소자(43)의 OFF 진단을 위하여, 제2 출력 신호(105)를 OFF 상태로 하기 위한 신호를 제2 출력 소자(43)용 구동 회로(21c)에 출력한다(S3). 이 제2 출력 신호는, 느린 응답 특성을 갖는 제2 제어 장치(51)측의 제2 출력 소자(43)의 구동 신호이다.
진단 판정점 t0보다 시간 tcr1만큼 빠른 시각 t1보다 전에는, MPU(20)의 신호 제어부(20a)는 구동 회로(21b)에 대하여 제1 출력 신호(103)를, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다.
이어서, 상술한 시각 t1이 계시되면(S4), MPU(20)의 신호 제어부(20a)는 제1 출력 소자(41)의 OFF 진단을 위하여, 제1 출력 신호(103)를 OFF 상태로 하기 위한 신호를 구동 회로(21b)에 출력한다(S5). 이 제1 출력 신호(103)는, 빠른 응답 특성을 갖는 제1 제어 장치(50)측의 제1 출력 소자(41)의 구동 신호이다.
그리고, 진단 판정점 t0의 시각이 계시되면(S6), MPU(20)의 진단부(20b)는 제1 출력 소자(41)로부터의 제1 출력 진단 신호(106)와, 제2 출력 소자(43)로부터의 제2 출력 진단 신호(107)를 입력한다(S7). 진단 판정점 t0 이후에는, MPU(20)의 진단부(20b)는 구동 회로(21a)에 대하여 제1 제2 차단 신호(101)를, ON 상태를 계속하여 출력시킴과 아울러, 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다.
제1 출력 진단 신호(106)의 전압이 LOW 레벨이면(S8의 "예"), MPU(20)의 진단부(20b)는 제1 출력 소자(41)가 정상이라고 판단한다(S9). 이 전압이 HIGH(HI) 레벨이면(S8의 "아니오"), MPU(20)의 진단부(20b)는 제1 출력 소자(41)가 고장(이상)이라고 판단한다(S10). 이와 같이 하여 제1 출력 소자(41)의 OFF 진단을 행할 수 있다. 도 3 중의 네모 표시는 검출 결과가 고장인 것을 나타내고, 도 3 중의 동그라미 표시는 검출 결과가 정상인 것을 나타내며, 도 3 중의 점선은 출력 소자 고장 시의 파형이다.
마찬가지로, 제2 출력 진단 신호(107)의 전압이 LOW 레벨이면, MPU(20)의 진단부(20b)는 제2 출력 소자(43)가 정상이라고 판단한다. 이 전압이 HIGH 레벨이면, MPU(20)의 진단부(20b)는 제2 출력 소자(43)가 고장(이상)이라고 판단한다. 이와 같이 하여 제2 출력 소자(43)의 OFF 진단을 행할 수 있다.
도 5는, 제1 실시 형태에 있어서의 출력 장치에 의한 차단 소자 OFF 진단 동작의 일례를 설명하기 위한 도면이다. 도 6은, 제1 실시 형태에 있어서의 출력 장치에 의한 제1 차단 소자와 제2 차단 소자의 OFF 진단을 위한 수순의 일례를 도시하는 흐름도이다. 도 7은, 제1 실시 형태에 있어서의 출력 장치에 의한, 각종 출력 신호가 ON일 때의 차단 소자 진단 동작의 일례를 설명하기 위한 도면이다.
도 5, 도 7에서는, 제1 차단 소자(40) 및 제2 차단 소자(42)의 OFF 진단을 시간 경과에 맞춰 나타낸다.
본 실시 형태에서는, 제1 차단 소자(40)와 제2 차단 소자(42)를 일괄하여 제어한다. 제1 제2 차단 신호(101), 제1 출력 신호(103), 제2 출력 신호(105)의 제어의 일례를 도 7을 참조하여 설명한다. 진단 판정점 t0보다 시간 tcr1만큼 빠른 시각 t1보다 전에는, MPU(20)의 신호 제어부(20a)는 도 7에 나타낸 바와 같이, 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를, 직전의 제어의 ON 또는 OFF 상태를 계속하여 출력시킨다. 이 상태에서, 각 차단 소자의 OFF 진단 타이밍을 빠른 응답 특성을 갖는 제1 제어 장치(50)에 맞춰, MPU(20)의 신호 제어부(20a)는 도 7에 나타낸 바와 같이, 진단 판정점 t0보다 시간 tcr1만큼 빠른 시각 t1에 있어서, 구동 회로(21b, 21c)에 제1 출력 신호(103), 제2 출력 신호(105)를 ON시킴과 아울러, 구동 회로(21a)에 제1 제2 차단 신호(101)를 OFF시킨다. 이 경우, 제1 차단 소자(40)와 제2 차단 소자(42)는 동일한 동작으로 된다.
이 때문에, 제2 출력 소자(43)가 느린 응답 특성을 갖는 제2 제어 장치(51)과 접속되는 경우, 상술한 바와 같이 빠른 응답 특성을 갖는 제1 제어 장치(50)에 맞춰 시각 t2보다 늦은 시각 t1에, 구동 회로(21c)에 제2 출력 신호(105)를 ON시키고 구동 회로(21a)에 제1 제2 차단 신호(101)를 OFF시키면, 도 7 중의 세모 표시로 나타낸 바와 같이, 진단 판정점 t0에서의 제2 출력 진단 신호(107)의 전압은, LOW 레벨과 HIGH 레벨의 중간 레벨(부정)을 나타낸다. 이 경우, 진단부(20b)에 의한 제1 차단 소자(40)와 제2 차단 소자(42)의 고장 진단을 행할 수 없다.
이어서, 제1 제2 차단 신호(101)의 제어의 또 하나의 예를 설명한다. 진단 판정점 t0보다 시간 tcr2만큼 빠른 시각 t2보다 전에는, MPU(20)의 신호 제어부(20a)는 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를, 직전의 제어의 ON 또는 OFF 상태를 계속하여 출력시킨다. 이 상태에서, 각 차단 소자의 OFF 진단 타이밍을 느린 응답 특성을 갖는 제2 제어 장치(51)에 맞춰, MPU(20)의 신호 제어부(20a)는 진단 판정점 t0보다 시간 tcr2만큼 빠른 시각 t2에, 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를 ON시킴과 아울러, 구동 회로(21a)에 대하여 제1 제2 차단 신호(101)를 OFF시킨다. 그러나 이와 같은 제어로 하면, 제1 제2 차단 신호(101)가 OFF 상태로 되는시간이 길어지므로, 빠른 응답 특성을 갖는 제1 제어 장치(50)는 제1 출력 소자(41)의 OFF를 검출하여 오동작하는 경우가 있다.
따라서 본 실시 형태에서는, 제1 또는 제2 출력 신호를 OFF에서 ON으로 할 때는, 출력처의 제1 또는 제2 제어 장치의 응답 시간이 짧은 특성을 이용하여 각 차단 소자의 OFF 진단을 행한다. 또한 본 실시 형태에서는, 제1 또는 제2 출력 신호를 ON에서 OFF로 할 때는, 출력처의 제1 또는 제2 제어 장치의 응답 시간이 긴 특성을 이용하여 각 차단 소자의 OFF 진단을 행한다.
도 5에 나타낸 바와 같이 본 실시 형태에서는, 진단 판정점 t0보다 시간 tcr2만큼 빠른 시각 t2에 제2 출력 신호(105)를 OFF로 한다. 이 시각 t2는, 제1 제2 차단 신호(101)를 OFF로 하는 시각 t1보다 전의 시각이며, 제2 제어 장치(51)의 응답 시간 분만큼 빠른 시각이다.
제어에 대하여, 시각 t2보다 전의 시점에서부터 다시 설명한다. 우선 시각 t2보다 전에는, MPU(20)의 신호 제어부(20a)는 구동 회로(21a)를 통하여 제1 제2 차단 신호(101)를 ON 상태로 하고, 또한 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다(S21).
시각 t2가 계시되면(S22), MPU(20)의 신호 제어부(20a)는 제2 출력 신호(105)를 OFF 상태로 하기 위한 신호를 구동 회로(21c)에 출력한다(S23).
시각 t1보다 전에는, MPU(20)의 신호 제어부(20a)는 구동 회로(21b)에 대하여, 제1 출력 신호(103)를 시각 t2보다 전과 마찬가지로, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다.
이어서 시각 t1이 계시되면(S24), MPU(20)의 신호 제어부(20a)는 제1 제2 차단 신호(101)를 OFF 상태로 하기 위한 신호를 구동 회로(21a)에 출력함과 아울러(S25), 제1 출력 신호(103) 및 제2 출력 신호(105)를 ON 상태로 하기 위한 신호를 구동 회로(21b, 21c)에 출력한다(S26).
진단 판정점 t0이 계시되면(S27), MPU(20)의 진단부(20b)는 제1 출력 진단 신호(106)와 제2 출력 진단 신호(107)를 입력한다(S28). 진단 판정점 t0 이후에는, MPU(20)의 진단부(20b)는 제1 제2 차단 신호(101)를 ON 상태로 하기 위한 신호를 구동 회로(21a)에 출력함과 아울러, 구동 회로(21b, 21c)에 대하여 제1 출력 신호(103), 제2 출력 신호(105)를, 직전의 제어 출력 시의 ON 또는 OFF 상태를 계속하여 출력시킨다.
제1 출력 진단 신호(106)의 전압이 LOW 레벨이면(S29의 "예"), MPU(20)의 진단부(20b)는 제1 차단 소자(40)가 정상이라고 판단한다(S30). 이 전압이 HIGH 레벨이면(S29의 "아니오"), MPU(20)의 진단부(20b)는 제1 차단 소자(40)가 고장(이상)이라고 판단한다(S31). 도 5 중의 네모 표시는 검출 결과가 고장인 것을 나타내고, 도 5 중의 동그라미 표시는 검출 결과가 정상인 것을 나타내며, 도 5 중의 점선은 차단 소자 고장 시의 파형이다.
또한, 제2 출력 진단 신호(107)의 전압이 LOW 레벨이면, MPU(20)의 진단부(20b)는 제2 차단 소자(42)가 정상이라고 판단한다. 이 전압이 HIGH 레벨이면, MPU(20)의 진단부(20b)는 제2 차단 소자(42)가 고장(이상)이라고 판단한다.
상술한 바와 같이, 종래에는 제1 차단 소자(40)나 제2 차단 소자(42)의 OFF 진단을 위한 소정의 타이밍에, 제1 출력 신호(103)나 제2 출력 신호(105)를 일률적인 타이밍에 ON 상태로 설정된다. 이에 비하여 본 실시 형태에서는, MPU(20)는 각 제어 장치의 응답 특성에 맞춰, 제1 출력 신호(103)나 제2 출력 신호(105)를 개별적인 타이밍에 OFF 상태로 하기 위한 신호를 출력한다.
구체적으로는 MPU(20)는, 각종 출력 신호 중 느린 응답 특성을 갖는 제2 제어 장치(51)에 따른 제2 출력 신호(105)를, 진단 판정점 t0보다 제2 제어 장치(51)의 응답 시간만큼 빠른 타이밍에 OFF 상태로 한다. 이후, MPU(20)는, 이 제2 출력 신호(105)를 빠른 응답 특성을 갖는 제1 제어 장치(50)의 응답 시간에 맞춘 빠른 타이밍에 ON 상태로 한다. 이것에 의하여, 느린 응답 특성을 갖는 제2 제어 장치(51)에 따른 출력 신호의 전압이, 진단 판정점 t0에 있어서 중간 레벨로 되어 버리는 것을 방지할 수 있다.
또한, 빠른 응답 특성을 갖는 제어 장치의 응답 시간만큼 빠른 타이밍에, MPU(20)는, 각종 출력 신호 중 그 제어 장치에 따른 출력 신호를 ON 상태로 한다. 이것에 의하여, 제1 제2 차단 신호(101)를 불필요하게 빠른 타이밍에 OFF 상태로 할 필요가 없게 된다. 따라서, 제1 제2 차단 신호(101)가 OFF 상태로 되는 시간이 길어지는 것에 기인하여, 빠른 응답 특성을 갖는 제1 제어 장치(50)가 제1 출력 소자(41)의 OFF를 검출하여 오동작하는 것을 방지할 수 있다.
따라서, 각종 차단 소자용 구동 회로로서 공통의, 하나의 구동 회로가 사용되는 경우에도, 제1 차단 소자(40)나 제2 차단 소자(42)의 진단 판정점 t0에 있어서의 제1 출력 진단 신호(106)와 제2 출력 진단 신호(107)의 전압에 기초하여, 제1 차단 소자(40)나 제2 차단 소자(42)의 OFF 진단을 정확하게 행할 수 있다.
즉, 각 제어 장치의 응답 특성에 따른 각 차단 소자를 일괄하여 진단하기 위한 시간을 확보하는 것이 가능해져, 각 디지털 출력 회로의 부하 응답 특성에 따라 각 차단 소자를 일괄하여 진단할 수 있다.
(제2 실시 형태)
이어서, 본 발명의 제2 실시 형태에 대하여 설명한다. 또한, 본 실시 형태에 있어서의 출력 장치의 기능 중, 도 1에 도시한 기능과 동일한 기능에는 동일한 부호를 붙여 그 상세한 설명을 생략하고, 여기서는 상이한 기능에 대하여 주로 설명한다.
도 8은, 제2 실시 형태에 있어서의 출력 장치의 디지털 출력 회로의 구성예를 도시하는 회로도이다.
출력 장치(10)의 제1 디지털 출력 회로(30)와, 제2 디지털 출력 회로(31)와, 각종 구동 회로(21a, 21b, 21c) 간의 접속 배치는, 도 1에 도시한 구성과 같다.
도 8에 도시한 구성은, 소위 싱크 구동의 제어 장치를 부하로 하는 구성이다. 도 1에 도시한 구성과의 차이는, 제1 차단 소자(40) 및 제2 차단 소자(42)의 소스는, 외부 전원 장치 마이너스선(121)을 통하여 외부 전원 장치(52)의 마이너스측에 접속되는 것이다.
외부 전원 장치(52)의 플러스측은, 외부 전원 장치 플러스선(120)을 통하여 제1 제어 장치(50) 및 제2 제어 장치(51)의 입력 단부에 접속된다.
제1 제어 장치(50)의 출력 단부는, 제1 출력 소자(41)의 드레인 및 MPU(20)에 접속된다. 즉, 제1 출력 진단 신호(106)는 제1 제어 장치(50)로부터 출력된다.
제2 제어 장치(51)의 출력 단부는, 제2 출력 소자(43)의 드레인 및 MPU(20)에 접속된다. 즉, 제2 출력 진단 신호(107)는 제2 제어 장치(51)로부터 출력된다.
제1 출력 소자(41)의 소스는, 제1 차단 소자 제1 출력 소자 접속선(123)을 통하여 제1 차단 소자(40)의 드레인에 접속된다. 즉, 제1 출력 소자(41)와 제1 차단 소자(40)의 접속 관계가, 도 1에 도시한 구성과 반대이다.
제2 출력 소자(43)의 소스는, 제2 차단 소자 제2 출력 소자 접속선(124)을 통하여 제2 차단 소자(42)의 드레인에 접속된다. 즉, 제2 출력 소자(43)와 제2 차단 소자(42)의 접속 관계가, 도 1에 도시한 구성과 반대이다.
도 9는, 제2 실시 형태에 있어서의 출력 장치에 의한 출력 소자 진단 동작의 일례를 설명하기 위한 도면이다.
도 9에서는, 제1 출력 소자(41)와 제2 출력 소자(43)의 OFF 진단을 시간 경과에 맞춰 나타낸다.
제1 실시 형태와 마찬가지로, 제1 디지털 출력 회로(30)의 제1 출력 소자(41)에 접속되는 제1 제어 장치(50)에는, 빠른 응답 특성을 갖는, 예를 들어 시상수가 작은(tcr1<tcr2) 제어 장치가 사용된다. 또한, 제2 디지털 출력 회로(31)의 제2 출력 소자(43)에 접속되는 제2 제어 장치(51)에는, 느린 응답 특성을 갖는, 예를 들어 시상수가 큰(tcr2>tcr1) 제어 장치가 사용된다.
도 10은, 제2 실시 형태에 있어서의 출력 장치에 의한 제1 출력 소자와 제2 출력 소자의 OFF 진단을 위한 수순의 일례를 도시하는 흐름도이다.
우선, 제1 실시 형태에서 설명한 S1에서 S5까지의, 진단 판정점 t0보다 시간 tcr2만큼 빠른 시각 t2가 계시되었을 때나 진단 판정점 t0보다 시간 tcr1만큼 빠른 시각 t1이 계시되었을 때, 각종 신호의 제어가 이루어진다(S41 내지 S45).
그리고, 진단 판정점 t0의 시각이 계시되면(S46), MPU(20)의 신호 제어부(20a)는 제1 제어 장치(50)로부터의 제1 출력 진단 신호(106)의 전압과 제2 제어 장치(51)로부터의 제2 출력 진단 신호(107)를 입력한다(S47).
제1 출력 진단 신호(106)의 전압이 HIGH 레벨이면(S48의 "예"), MPU(20)의 진단부(20b)는 제1 출력 소자(41)가 정상이라고 판단한다(S49). 이 전압이 LOW 레벨이면(S48의 "아니오"), MPU(20)의 진단부(20b)는 제1 출력 소자(41)가 고장(이상)이라고 판단한다(S50).
마찬가지로, 제2 출력 진단 신호(107)의 전압이 HIGH 레벨이면, MPU(20)의 진단부(20b)는 제2 출력 소자(43)가 정상이라고 판단한다. 이 전압이 LOW 레벨이면, MPU(20)의 진단부(20b)는 제2 출력 소자(43)가 고장(이상)이라고 판단한다. 도 9 중의 네모 표시는 검출 결과가 고장인 것을 나타내고, 도 9 중의 동그라미 표시는 검출 결과가 정상인 것을 나타내며, 도 9 중의 점선은 출력 소자 고장 시의 파형이다.
도 11은, 제2 실시 형태에 있어서의 출력 장치에 의한 차단 소자 진단 동작의 일례를 설명하기 위한 도면이다.
도 11에서는, 제1 차단 소자(40)와 제2 차단 소자(42)의 OFF 진단을 시간 경과에 맞춰 나타낸다.
도 12는, 제2 실시 형태에 있어서의 출력 장치에 의한 제1 차단 소자와 제2 차단 소자의 OFF 진단을 위한 수순의 일례를 도시하는 흐름도이다.
우선, 제1 실시 형태에서 설명한 S21에서 S26까지의, 진단 판정점 t0보다 시간 tcr2만큼 빠른 시각 t2가 계시되었을 때나 진단 판정점 t0보다 시간 tcr1만큼 빠른 시각 t1이 계시되었을 때의 각종 신호의 제어가 이루어진다(S61 내지 S66).
이어서 진단 판정점 t0이 계시되면(S67), MPU(20)의 진단부(20b)는 제1 출력 진단 신호(106)와 제2 출력 진단 신호(107)를 입력한다(S68).
제1 출력 진단 신호(106)의 전압이 HIGH 레벨이면(S69의 "예"), MPU(20)의 진단부(20b)는 제1 차단 소자(40)가 정상이라고 판단한다(S70). 이 전압이 LOW 레벨이면(S69의 "아니오"), MPU(20)의 진단부(20b)는 제1 차단 소자(40)가 고장(이상)이라고 판단한다(S71).
마찬가지로, 제2 출력 진단 신호(107)의 전압이 HIGH 레벨이면, MPU(20)의 진단부(20b)는 제2 차단 소자(42)가 정상이라고 판단한다. 이 전압이 LOW 레벨이면, MPU(20)의 진단부(20b)는 제2 차단 소자(42)는 고장(이상)이라고 판단한다(S71). 도 11 중의 네모 표시는 검출 결과가 고장인 것을 나타내고, 도 11 중의 동그라미 표시는 검출 결과가 정상인 것을 나타내며, 도 11 중의 점선은 차단 소자 고장 시의 파형이다.
이와 같이 제2 실시 형태에서는, 싱크 구동을 사용한 구성이어도 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
또한, 상술한 각 실시 형태에 기재한 방법은, 컴퓨터에 실행시킬 수 있는 프로그램으로서 자기 디스크(플로피(등록 상표) 디스크, 하드 디스크 등), 광 디스크(CD-ROM, DVD 등), 광 자기 디스크(MO), 반도체 메모리 등의 기억 매체에 저장하여 반포할 수도 있다.
또한, 이 기억 매체로서는 프로그램을 기억할 수 있고, 또한 컴퓨터가 판독 가능한 기억 매체이면, 그 기억 형식은 어떠한 형태이어도 된다.
또한, 기억 매체로부터 컴퓨터에 인스톨된 프로그램의 지시에 기초하여 컴퓨터 상에서 가동되고 있는 OS(오퍼레이팅 시스템)나 데이터베이스 관리 소프트, 네트워크 소프트 등의 MW(미들웨어) 등이, 상기 실시 형태를 실현하기 위한 각 처리의 일부를 실행해도 된다.
또한, 각 실시 형태에 있어서의 기억 매체는, 컴퓨터와 독립된 매체에 한하지 않고, LAN이나 인터넷 등에 의하여 전송된 프로그램을 다운로드하여 기억 또는 일시 기억한 기억 매체도 포함된다.
또한, 기억 매체는 하나에 한하지 않고, 복수의 매체로부터 상술한 각 실시 형태에 있어서의 처리가 실행되는 경우도, 본 발명에 있어서의 기억 매체에 포함되며, 매체 구성은 어떠한 구성이어도 된다. 또한, 각 실시 형태에 있어서의 컴퓨터는, 기억 매체에 기억된 프로그램에 기초하여 상술한 각 실시 형태에 있어서의 각 처리를 실행하는 것이며, 퍼스널 컴퓨터 등의 하나를 포함하는 장치, 복수의 장치가 네트워크 접속된 시스템 등의 어떠한 구성이어도 된다.
또한, 각 실시 형태에 있어서의 컴퓨터란, 퍼스널 컴퓨터에 한하지 않고, 정보 처리 기기에 포함되는 연산 처리 장치, 마이크로컴퓨터 등도 포함하며, 프로그램에 의하여 본 발명의 기능을 실현하는 것이 가능한 기기, 장치를 총칭하고 있다.
발명의 몇 가지 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않았다. 이들 신규의 실시 형태는 그 외의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 아울러, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함된다.
10: 출력 장치
20: MPU
21a, 21b, 21c, 21d, 21e: 구동 회로
30: 제1 디지털 출력 회로
31: 제2 디지털 출력 회로
40: 제1 차단 소자
41: 제1 출력 소자
42: 제2 차단 소자
43: 제2 출력 소자
50: 제1 제어 장치
51: 제2 제어 장치
52: 외부 전원 장치
100: 차단 소자 제어 신호
101: 차단 소자 구동 신호
102: 제1 출력 소자 제어 신호
103: 제1 출력 소자 구동 신호
104: 제2 출력 소자 제어 신호
105: 제2 출력 소자 구동 신호
106: 제1 출력 진단 신호
107: 제2 출력 진단 신호
110: 제1 차단 소자 제어 신호
111: 제1 차단 소자 구동 신호
112: 제2 차단 소자 제어 신호
113: 제2 차단 소자 구동 신호
120: 외부 전원 플러스선
121: 외부 전원 마이너스선
123: 제1 차단 소자 제1 출력 소자 접속선
124: 제2 차단 소자 제2 출력 소자 접속선

Claims (4)

  1. 제1 부하 및 상기 제1 부하보다 신호에 대한 응답 시간이 긴 제2 부하에 접속되는 출력 장치로서,
    상기 제1 부하에 신호를 출력하는 제1 출력 소자 및 상기 제1 출력 소자에 접속되는 제1 차단 소자를 갖는 제1 디지털 출력 회로와,
    상기 제2 부하에 신호를 출력하는 제2 출력 소자 및 상기 제2 출력 소자에 접속되는 제2 차단 소자를 갖는 제2 디지털 출력 회로와,
    상기 제1 및 제2 차단 소자를 구동시키는 차단 소자용의 단일의 구동 회로와,
    소정 타이밍보다 상기 제2 부하의 응답 시간만큼 빠른 타이밍에 상기 제2 출력 소자로부터의 신호를 OFF시키고, 상기 소정 타이밍보다 상기 제1 부하의 응답 시간만큼 빠른 타이밍에 상기 제1 및 제2 출력 소자로부터의 신호를 ON시키며, 상기 제1 및 제2 차단 소자로부터의 신호를 OFF시키는 신호 제어부와,
    상기 소정 타이밍에 상기 제1 디지털 출력 회로로부터의 신호에 기초하여 상기 제1 차단 소자가 정상인지 고장인지를 진단하고, 상기 소정 타이밍에 상기 제2 디지털 출력 회로로부터의 신호에 기초하여 상기 제2 차단 소자가 정상인지 고장인지를 진단하는 진단부
    를 포함하는, 출력 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 차단 소자와 상기 제1 및 제2 출력 소자는 전계 효과 트랜지스터이며,
    상기 구동 회로가 상기 제1 및 제2 차단 소자의 게이트에 접속되고,
    상기 제1 차단 소자의 소스가 상기 제1 출력 소자의 드레인에 접속되며,
    상기 제2 차단 소자의 소스가 상기 제2 출력 소자의 드레인에 접속되고,
    상기 제1 부하는,
    상기 제1 출력 소자의 소스에 접속되는 입력 단부와, 상기 제1 및 제2 차단 소자의 드레인에 접속되는 출력 단부를 포함하며,
    상기 제2 부하는,
    상기 제2 출력 소자의 소스에 접속되는 입력 단부와, 상기 제1 및 제2 차단 소자의 드레인에 접속되는 출력 단부를 포함하고,
    상기 진단부는,
    상기 소정 타이밍에 상기 제1 출력 소자로부터의 신호에 기초하여 상기 제1 차단 소자가 정상인지 고장인지를 진단하고, 상기 제2 출력 소자로부터의 신호에 기초하여 상기 제2 차단 소자가 정상인지 고장인지를 진단하는, 출력 장치.
  3. 제1항에 있어서,
    상기 제1 및 제2 차단 소자와 상기 제1 및 제2 출력 소자는 전계 효과 트랜지스터이며,
    상기 구동 회로가 상기 제1 및 제2 차단 소자의 게이트에 접속되고,
    상기 제1 출력 소자의 소스가 상기 제1 차단 소자의 드레인에 접속되며,
    상기 제2 출력 소자의 소스가 상기 제2 차단 소자의 드레인에 접속되고,
    상기 제1 부하는,
    상기 제1 및 제2 차단 소자의 소스에 접속되는 입력 단부와, 상기 제1 출력 소자의 드레인에 접속되는 출력 단부를 포함하며,
    상기 제2 부하는,
    상기 제1 및 제2 차단 소자의 소스에 접속되는 입력 단부와, 상기 제2 출력 소자의 드레인에 접속되는 출력 단부를 포함하고,
    상기 진단부는,
    상기 소정 타이밍에 상기 제1 부하로부터의 신호에 기초하여 상기 제1 차단 소자가 정상인지 고장인지를 진단하고, 상기 소정 타이밍에 상기 제2 부하로부터의 신호에 기초하여 상기 제2 차단 소자가 정상인지 고장인지를 진단하는, 출력 장치.
  4. 제1 부하 및 상기 제1 부하보다 신호에 대한 응답 시간이 긴 제2 부하에 접속되는 출력 장치로서, 상기 제1 부하에 신호를 출력하는 제1 출력 소자 및 상기 제1 출력 소자에 접속되는 제1 차단 소자를 갖는 제1 디지털 출력 회로와, 상기 제2 부하에 신호를 출력하는 제2 출력 소자 및 상기 제2 출력 소자에 접속되는 제2 차단 소자를 갖는 제2 디지털 출력 회로와, 상기 제1 및 제2 차단 소자를 구동시키는 차단 소자용의 단일의 구동 회로를 갖는 출력 장치의 진단 방법으로서,
    상기 진단 방법은,
    소정 타이밍보다 상기 제2 부하의 응답 시간만큼 빠른 타이밍에 상기 제2 출력 소자로부터의 신호를 OFF하고, 상기 소정 타이밍보다 상기 제1 부하의 응답 시간만큼 빠른 타이밍에 상기 제1 및 제2 출력 소자로부터의 신호를 ON시키며, 상기 제1 및 제2 차단 소자로부터의 신호를 OFF하는 것과,
    상기 소정 타이밍에 상기 제1 디지털 출력 회로로부터의 신호에 기초하여 상기 제1 차단 소자가 정상인지 고장인지를 진단하고, 상기 소정 타이밍에 상기 제2 디지털 출력 회로로부터의 신호에 기초하여 상기 제2 차단 소자가 정상인지 고장인지를 진단하는 것을 포함하는, 출력 장치의 진단 방법.
KR1020140121817A 2013-09-18 2014-09-15 출력 장치 및 그 진단 방법 KR101560493B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-193473 2013-09-18
JP2013193473A JP6121853B2 (ja) 2013-09-18 2013-09-18 出力装置およびその診断方法

Publications (2)

Publication Number Publication Date
KR20150032474A KR20150032474A (ko) 2015-03-26
KR101560493B1 true KR101560493B1 (ko) 2015-10-14

Family

ID=52668658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140121817A KR101560493B1 (ko) 2013-09-18 2014-09-15 출력 장치 및 그 진단 방법

Country Status (5)

Country Link
US (1) US20150081041A1 (ko)
JP (1) JP6121853B2 (ko)
KR (1) KR101560493B1 (ko)
CN (1) CN104460405B (ko)
IN (1) IN2014DE02511A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11175638B2 (en) * 2015-11-09 2021-11-16 Otis Elevator Company Self-diagnostic electrical circuit
CN110376932B (zh) * 2018-04-13 2021-05-07 沈阳中科博微科技股份有限公司 一种高诊断覆盖率的功能安全开关量输出模块
CN111775978B (zh) * 2020-06-25 2023-03-10 中车永济电机有限公司 机车牵引控制单元的安全架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148241A (ja) 1998-11-09 2000-05-26 Mitsubishi Electric Corp 故障警報装置
JP2008083965A (ja) 2006-09-27 2008-04-10 Japan Control Engineering Co Ltd 監視装置
JP2010277220A (ja) 2009-05-27 2010-12-09 Yokogawa Electric Corp デジタル出力モジュール
JP2013054427A (ja) 2011-09-01 2013-03-21 Toshiba Corp 診断付き出力装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630583B2 (ja) * 1999-04-14 2005-03-16 株式会社日立製作所 フェールセーフスイッチのオンライン診断方法および装置
DE10043483A1 (de) * 2000-09-04 2002-07-25 Infineon Technologies Ag Optisches Sendemodul
JP2002082714A (ja) * 2000-09-08 2002-03-22 Tokyo Electron Ltd 入出力回路系の自己診断回路
CN1257411C (zh) * 2002-06-14 2006-05-24 三菱电机株式会社 车载电气负载驱动系统的异常检测装置
JP4266358B2 (ja) * 2004-04-12 2009-05-20 三菱電機株式会社 車載電子制御装置
KR100714482B1 (ko) * 2005-07-11 2007-05-04 삼성전자주식회사 반도체 장치, 테스트 기판, 반도체 장치의 테스트 시스템및 반도체 장치의 테스트 방법
US7502974B2 (en) * 2006-02-22 2009-03-10 Verigy (Singapore) Pte. Ltd. Method and apparatus for determining which timing sets to pre-load into the pin electronics of a circuit test system, and for pre-loading or storing said timing sets
US20090085598A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag Integrated circuit test system and method with test driver sharing
JP5020307B2 (ja) * 2009-12-07 2012-09-05 三菱電機株式会社 電気負荷の駆動制御装置
JP5404437B2 (ja) * 2010-01-13 2014-01-29 株式会社東芝 安全出力装置
JP5740791B2 (ja) * 2011-04-15 2015-07-01 横河電機株式会社 ディジタル出力回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148241A (ja) 1998-11-09 2000-05-26 Mitsubishi Electric Corp 故障警報装置
JP2008083965A (ja) 2006-09-27 2008-04-10 Japan Control Engineering Co Ltd 監視装置
JP2010277220A (ja) 2009-05-27 2010-12-09 Yokogawa Electric Corp デジタル出力モジュール
JP2013054427A (ja) 2011-09-01 2013-03-21 Toshiba Corp 診断付き出力装置

Also Published As

Publication number Publication date
JP6121853B2 (ja) 2017-04-26
CN104460405B (zh) 2017-04-12
IN2014DE02511A (ko) 2015-06-26
US20150081041A1 (en) 2015-03-19
KR20150032474A (ko) 2015-03-26
CN104460405A (zh) 2015-03-25
JP2015060398A (ja) 2015-03-30

Similar Documents

Publication Publication Date Title
CN103684370A (zh) 包括短路保护的半导体装置
JP6329998B2 (ja) 電力制御用スイッチング素子の駆動回路
KR20150071339A (ko) 게이트 구동 회로
CN109477862B (zh) 车载控制装置
KR101560493B1 (ko) 출력 장치 및 그 진단 방법
JP2010119262A (ja) スイッチング電源保護システム、マザーボード及び計算機
US9722414B2 (en) Power distribution and information handling
JP2013247734A (ja) インバータ装置およびインバータ装置の異常検出方法
US9442478B2 (en) Systems, circuits and a method for generating a configurable feedback
WO2014196376A1 (ja) 電力供給制御装置
KR101446929B1 (ko) 전원 시퀀스 제어 시스템
US10054634B2 (en) Test device
JP5825957B2 (ja) スイッチング回路
JP2012088181A (ja) 過電流検出遮断回路の検査装置
US20090302879A1 (en) Semiconductor device
JP6285123B2 (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
KR102119769B1 (ko) 릴레이 진단 회로 및 그것의 진단 방법
JP6325217B2 (ja) 回路装置および回路装置の復旧方法
US11646729B2 (en) Power supply control device, open failure detection method and computer program
JP4882937B2 (ja) 半導体装置および半導体装置の検査方法
JP5394868B2 (ja) 突入電流防止装置及び突入電流防止装置の短絡診断方法
JP2015176349A (ja) 情報処理装置、故障検出方法及びプログラム
KR20120092703A (ko) 디지털 출력 모듈을 사용한 리던던트 전력 제어를 위한 시스템, 방법 및 장치
JP2018007476A (ja) パワー半導体モジュールおよびパワーエレクトロニクス機器
KR20210078692A (ko) 전류 제한 기능이 있는 다중 스위치 디바이스 및 그 디바이스의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 4