JP2015060398A - 出力装置およびその診断方法 - Google Patents

出力装置およびその診断方法 Download PDF

Info

Publication number
JP2015060398A
JP2015060398A JP2013193473A JP2013193473A JP2015060398A JP 2015060398 A JP2015060398 A JP 2015060398A JP 2013193473 A JP2013193473 A JP 2013193473A JP 2013193473 A JP2013193473 A JP 2013193473A JP 2015060398 A JP2015060398 A JP 2015060398A
Authority
JP
Japan
Prior art keywords
output
signal
load
cutoff
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013193473A
Other languages
English (en)
Other versions
JP6121853B2 (ja
Inventor
文隆 毛利
Fumitaka Mori
文隆 毛利
誠 登古
Makoto Toko
誠 登古
中谷 博司
Hiroshi Nakatani
博司 中谷
直哉 大西
Naoya Onishi
直哉 大西
章 野島
Akira Nojima
章 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Corp
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Corp
Priority to JP2013193473A priority Critical patent/JP6121853B2/ja
Priority to US14/472,813 priority patent/US20150081041A1/en
Priority to IN2511DE2014 priority patent/IN2014DE02511A/en
Priority to KR1020140121817A priority patent/KR101560493B1/ko
Priority to CN201410476680.4A priority patent/CN104460405B/zh
Publication of JP2015060398A publication Critical patent/JP2015060398A/ja
Application granted granted Critical
Publication of JP6121853B2 publication Critical patent/JP6121853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output
    • G05B19/0425Safety, monitoring

Abstract

【課題】応答特性が異なる負荷に接続されるデジタル出力回路の診断を行うための機器コストや実装面積を削減する。【解決手段】実施形態によれば、出力装置は、第1負荷および第1負荷より応答時間が長い第2負荷に接続され、第1負荷に信号を出力する第1出力素子および第1出力素子に接続される第1遮断素子を有する第1デジタル出力回路と、第2負荷に信号を出力する第2出力素子および第2出力素子に接続される第2遮断素子を有する第2デジタル出力回路と、各遮断素子を一括して駆動させる駆動回路と、所定タイミングより第2負荷の応答時間だけ早くに第2出力素子からの信号をOFFさせ、所定タイミングより第1負荷の応答時間だけ早くに各出力素子からの信号をONさせ、第1および第2遮断素子からの信号をOFFさせ、所定タイミングで各デジタル出力回路からの信号に基づいて各遮断素子が正常か故障かを診断する。【選択図】図1

Description

本発明の実施形態は、出力装置およびその診断方法に関する。
近年、装置の製造者・供給者に対して、国際標準の機能安全規格が国際電気標準化会議の規格IEC61508「電気・電子・プログラマブル電子安全関連系の機能安全」として纏められている。更に、特定の産業用機能安全システムにおいては、特定の用途に合わせた派生規格が定められている。例えば、安全計装システムについては、システムの設計者・インテグレータ・ユーザに対しては、国際標準のプロセス用アプリケーション規格としてIEC61511が定められている。
これらの規格では、システムの設計、保守、廃棄に至るライフサイクルにおける安全を評価し、リスク軽減の要求レベルである安全度水準(SIL; Safety Integrity Level)を定量的な評価尺度として定めている。
高い安全度水準を求められる安全計装システムにおいては、デジタル出力回路の故障の検出が必要となる。システム起動時だけでなくシステム稼働中においても対象のデジタル出力回路に対する診断が必要となる。そして故障を検出した際には、システム出力を安全状態に遷移させる必要がある。
特開2013−54427号公報
出力遮断回路を有するデジタル出力回路から制御装置(負荷)となる入力回路への接続において、制御装置の無応答時間内で出力遮断回路内の出力素子の故障診断を行っている。
しかし、制御装置の無応答時間は装置毎に異なるため、接続される制御装置の応答特性に応じてデジタル出力回路毎に診断タイミングを変えて故障診断を行う必要がある。
このため、遮断素子と出力素子の故障診断を行う為には、遮断素子と出力素子とをそれぞれ制御する必要があり、制御装置数が多くなるにつれて機器コストや部品実装面積が大きくなってしまう。
本発明が解決しようとする課題は、応答特性が異なる負荷に接続されるデジタル出力回路の診断を行うための機器コストや実装面積を削減することが可能な出力装置およびその診断方法を提供することである。
実施形態によれば、出力装置は、第1負荷および前記第1負荷より信号に対する応答時間が長い第2負荷に接続される出力装置であって、前記第1負荷に信号を出力する第1出力素子および前記第1出力素子に接続される第1遮断素子を有する第1デジタル出力回路と、前記第2負荷に信号を出力する第2出力素子および前記第2出力素子に接続される第2遮断素子を有する第2デジタル出力回路と、前記第1および第2遮断素子を一括して駆動させる遮断素子用の単一の駆動回路とを備える。この出力装置は、所定タイミングより前記第2負荷の応答時間だけ早いタイミングで前記第2出力素子からの信号をOFFさせ、前記所定タイミングより前記第1負荷の応答時間だけ早いタイミングで前記第1および第2出力素子からの信号をONさせて前記第1および第2遮断素子からの信号をOFFさせる信号制御手段と、前記所定タイミングで前記第1デジタル出力回路からの信号に基づいて前記第1遮断素子が正常か故障かを診断し、前記所定タイミングで前記第2デジタル出力回路からの信号に基づいて前記第2遮断素子が正常か故障かを診断する診断手段とをもつ。
第1の実施形態における出力装置の構成例を示す回路図。 第1の実施形態における出力装置による素子診断タイミングの全体動作を説明するための図。 第1の実施形態における出力装置による出力素子診断動作を説明するための図。 第1の実施形態における出力装置による第1出力素子と第2出力素子の診断のための手順の一例を示すフローチャート。 第1の実施形態における出力装置による遮断素子診断動作を説明するための図。 第1の実施形態における出力装置による第1遮断素子と第2遮断素子の診断のための手順の一例を示すフローチャート。 第1の実施形態における出力装置による各種出力信号がONであるときの遮断素子診断動作を説明するための図。 第2の実施形態における出力装置の構成例を示す回路図。 第2の実施形態における出力装置による出力素子診断動作を説明するための図。 第2の実施形態における出力装置による第1出力素子と第2出力素子の診断のための手順の一例を示すフローチャート。 第1の実施形態における出力装置による遮断素子診断動作を説明するための図。 第1の実施形態における出力装置による第1遮断素子と第2遮断素子の診断のための手順の一例を示すフローチャート。 従来方式の遮断・出力素子診断回路の構成例を示す図。
以下、実施形態について、図面を参照して説明する。
実施形態の理解を容易にするために、まず、従来の出力装置のデジタル出力回路の構成について説明する。
図13は、従来の出力装置のデジタル出力回路の構成例を示す図である。
出力装置10は、第1デジタル出力回路30と第2デジタル出力回路31とを有する。出力装置10は、これら第1デジタル出力回路30と第2デジタル出力回路31の診断機能を有する。
まず、第1デジタル出力回路30について説明する。
第1デジタル出力回路30は、負荷としての第1制御装置50を駆動するためのスイッチング素子として動作する第1出力素子41のMOSFET(電界効果トランジスタ)を有する。第1出力素子41のソースは、MPU20および第1制御装置50の入力端に接続される。MPU20は、第1デジタル出力回路30の出力状態を監視する。
また、第1デジタル出力回路30は、この回路の遮断を行うためのスイッチング素子として動作する第1遮断素子40のMOSFETを有する。第1遮断素子40のソースは、第1遮断素子第1出力素子接続線123を介して第1出力素子41のドレインと接続される。第1出力素子41のゲートは第1出力素子41用の駆動回路21に接続される。
第1遮断素子40のドレインは外部電源装置52のプラス線120を介して外部電源装置52のプラス側と接続される。第1遮断素子40のゲートは第1遮断素子40用の駆動回路21に接続される。
第1出力素子41用の駆動回路21と第1遮断素子40用の駆動回路21とは、第1出力素子41と第1遮断素子40とを駆動するためのMPU20と接続される。
次に、第2デジタル出力回路31について説明する。
第2デジタル出力回路31は、負荷としての第2制御装置51を駆動するためのスイッチング素子として動作する第2出力素子43のMOSFETを有する。第2出力素子43のソースは、MPU20および第2制御装置51の入力端に接続される。MPU20は、第2デジタル出力回路31の出力状態を監視する。
第1デジタル出力回路30の第1出力素子41に接続される第1制御装置50には速い応答特性を有する、例えば時定数が小さい(tcr1<tcr2)制御装置が用いられる。
また、第2デジタル出力回路31の第2出力素子43に接続される第2制御装置51には第1制御装置50より遅い応答特性を有する、例えば時定数の大きい(tcr2>tcr1)制御装置が用いられる。
第2デジタル出力回路31は、この回路の遮断を行うためのスイッチング素子として動作する第2遮断素子42のMOSFETを有する。第2遮断素子42のソースは、第2遮断素子第2出力素子接続線124を介して第2出力素子43のドレインと接続される。第2出力素子43のゲートは第2出力素子43用の駆動回路21に接続される。第2遮断素子42のゲートは第2遮断素子42用の駆動回路21に接続される。
第2出力素子43用の駆動回路21と第2遮断素子42用の駆動回路21とは、第2出力素子43と第2遮断素子42とを駆動するためのMPU20と接続される。
また、第1制御装置50および第2制御装置51の出力端は、外部電源装置52のマイナス線121を介して外部電源装置52のマイナス側と接続される。また、外部電源装置52のプラス側は、第2遮断素子42のドレインと接続される。
上記の様に、図13に示した従来の構成では、MPU20は、第1遮断素子40と第2遮断素子42とを別々の駆動回路21を介して駆動させる。
MPU20は、第1遮断素子40を制御するための第1遮断素子制御信号110を第1遮断素子40用の駆動回路21に出力する。この駆動回路21は、第1遮断素子40に第1遮断信号(第1遮断素子駆動信号)111を出力する。
第1遮断素子40が正常であれば、第1遮断信号111がON状態となると第1遮断素子40はON状態となる。また、第1遮断素子40が正常であれば、第1遮断信号111がOFF状態となると第1遮断素子40はOFF状態となる。
MPU20は、第1出力素子41を制御するための第1出力素子制御信号102を第1出力素子41用の駆動回路21に出力する。この駆動回路21は、第1出力素子41に第1出力信号(第1出力素子駆動信号)103を出力する。
第1出力素子41が正常であれば、第1出力信号103がON状態となると第1出力素子41はON状態となる。また、第1出力素子41が正常であれば、第1出力信号103がOFF状態となると第1出力素子41はOFF状態となる。
MPU20は、第2遮断素子42を制御するための第2遮断素子制御信号112を第2遮断素子42用の駆動回路21に出力する。この駆動回路21は、第2遮断素子42に第2遮断信号(第2遮断素子駆動信号)113を出力する。
第2遮断素子42が正常であれば、第2遮断信号113がON状態となると第2遮断素子42はON状態となる。また、第2遮断素子42が正常であれば、第2遮断信号113がOFF状態となると第2遮断素子42はOFF状態となる。
MPU20は、第2出力素子43を制御するための第2出力素子制御信号104を第2出力素子43用の駆動回路21に出力する。この駆動回路21は、第2出力素子43に第2出力信号(第2出力素子駆動信号)105を出力する。
第2出力素子43が正常であれば、第2出力信号105がON状態となると第2出力素子43はON状態となる。また、第2出力素子43が正常であれば、第2出力信号105がOFF状態となると第2出力素子43はOFF状態となる。
MPU20は、各種素子に対する信号制御に応じた第1出力診断信号106および第2出力診断信号107に基づいて、各種素子が正常(ON/OFF出力出来る)であるか故障(OFF出力することが出来ない)であるかを診断する。各種素子をON出力出来るか否かの診断をON診断と呼ぶことがあり、各種素子をOFF出力出来るか否かの診断をOFF診断と呼ぶことがある。
つまり、従来の構成では、第1遮断素子40、第2遮断素子42の診断を行う場合、制御装置の応答特性に応じて個々に診断を行う必要がある。このため、第1遮断素子40用の駆動回路21と第2遮断素子42用の駆動回路21とがそれぞれ必要となる。
MPU20は、第1出力素子41、第2出力素子43、第1遮断素子40および第2遮断素子42のON診断を、制御出力中で出力がONの時に一括して行う。
つまり、MPU20は、第1出力素子41、第2出力素子43のOFF診断と第1遮断素子40および第2遮断素子42のOFF診断と、第1出力素子41、第2出力素子43、第1遮断素子40および第2遮断素子の一括ON診断により各素子のON/OFF故障診断を行う。
(第1の実施形態)
次に、第1の実施形態について説明する。
図1は、第1の実施形態における出力装置のデジタル出力回路の構成例を示す図である。
ここでは、図1に示した構成のうち、図13に示した構成と異なる構成を中心に説明する。
図1に示した構成は、図13に示した構成と異なり、第1遮断素子40および第2遮断素子42のそれぞれに対して駆動回路21を設ける代わりに、第1遮断素子40および第2遮断素子42に共通する1つの駆動回路21を設ける。この駆動回路21は、第1遮断素子40のゲートおよび第2遮断素子42のゲートのそれぞれに接続される。この共通する駆動回路を必要に応じて各遮断素子用の駆動回路21と呼ぶ。
MPU20は、各種素子への信号を制御するための信号制御部20aと、この信号制御に応じた第1出力診断信号106および第2出力診断信号107に基づいて、各種素子が正常であるか故障であるかを診断するための診断部20bとを有する。
また、この各遮断素子用の駆動回路21は、MPU20の信号制御部20aからの遮断素子制御信号100に応じて、第1遮断素子40および第2遮断素子42のそれぞれに共通の信号としての第1第2遮断信号(遮断素子駆動信号)101を出力する構成としている。
第1遮断素子40と第2遮断素子42が正常であれば、第1第2遮断信号101がON状態となると第1遮断素子40と第2遮断素子42はON状態となる。また、第1遮断素子40と第2遮断素子42が正常であれば、第1第2遮断信号101がOFF状態となると第1遮断素子40と第2遮断素子42はOFF状態となる。
上記の様に、本実施形態では、第1遮断素子40と第2遮断素子42は遮断素子用の一つの駆動回路21に接続されるので、図13に示した構成と比較して駆動回路21の数を削減する事ができる。
図2は、第1の実施形態における出力装置による素子診断タイミングの全体動作を説明するための図である。
図2では、第1出力素子41、第2出力素子43、第1遮断素子40、第2遮断素子42のそれぞれをOFF診断するためのタイミングを示している。
まず、第1出力素子41と第2出力素子43をOFF診断するための各種信号の制御について説明する。
第1出力素子41と第2出力素子43をOFF診断するための所定のタイミングの前では、MPU20の信号制御部20aは、第1第2遮断信号101をON状態としている。
第1第2遮断信号101をON状態とするには、MPU20の信号制御部20aから第1第2遮断信号101をON状態にするための遮断素子駆動信号100を各遮断素子用の駆動回路21に出力する。すると、この駆動回路21は、ON状態とした遮断素子駆動信号101を第1遮断素子40および第2遮断素子42に出力する。第1第2遮断信号101をOFF状態にする場合は、ON/OFFが異なる他は同様である。
第1出力素子41と第2出力素子43をOFF診断するための所定のタイミングになると、MPU20の信号制御部20aは、第1第2遮断信号101をONした状態で、第1制御装置50、第2制御装置51の応答時間内で第1出力信号103と第2出力信号105とをそれぞれOFF状態にするための信号出力を行う。
第1出力信号103をOFF状態にするには、MPU20の信号制御部20aから第1出力信号103をOFF状態にするための出力素子制御信号102を第1出力素子41用の駆動回路21に出力する。すると、この駆動回路21は、OFF状態とした第1出力信号103を第1出力素子41に出力する。第1出力信号103をON状態にする場合の信号出力は、ON/OFFが異なる他は同様である。
第2出力信号105をOFF状態にするには、MPU20の信号制御部20aから第2出力信号105をOFF状態にするための出力素子制御信号104を第2出力素子43用の駆動回路21に出力する。すると、この駆動回路21からOFF状態にした第2出力信号105を第2出力素子43に出力する。第2出力信号105をON状態にする場合の信号出力は、ON/OFFが異なる他は同様である。
MPU20の診断部20bは、このように第1出力信号103をOFFさせた時間に第1出力診断信号106の電圧のレベルを判断することで、第1出力素子41のOFF診断を行う。
また、MPU20の診断部20bは、第2出力信号105をOFFさせた時間に第2出力診断信号107の電圧のレベルを判断することで、第2出力素子43のOFF診断を行う。
次に、第1遮断素子40と第2遮断素子42のOFF診断のための各種信号の制御について説明する。
第1遮断素子40と第2遮断素子42をOFF診断するための所定のタイミングの前では、MPU20の信号制御部20aは、第1出力信号103および第2出力信号105について、直前の制御出力時のON又はOFF状態を継続して出力させる。
第1遮断素子40や第2遮断素子42をOFF診断するための所定のタイミングになると、MPU20の信号制御部20aは、第1出力信号103や第2出力信号105をON状態にするための信号出力を行う。また、このタイミングでは、MPU20の信号制御部20aは、第1第2遮断信号101を第1制御装置50、第2制御装置51の応答時間内でOFF状態にするための信号出力を行う。
MPU20の診断部20bは、第1第2遮断信号101をOFFした時間に第1出力診断信号106の電圧レベルを判断することで第1遮断素子40のOFF診断を行う。また、MPU20の診断部20bは、このように第1第2遮断信号101をOFFした時間に第2出力診断信号107の電圧レベルを判断することで第2遮断素子42のOFF診断を行う。
図3は、第1の実施形態における出力装置による出力素子OFF診断動作を説明するための図である。
図3では、第1出力素子41および第2出力素子43のOFF診断を時間経過に合わせて示している。
第1出力素子41と第2出力素子43のOFF診断は、第1出力素子41を第1制御装置50に接続して、第2出力素子43を第2制御装置51に接続した状態で行われる。このため、第1制御装置50、第2制御装置51の応答特性に合わせた診断時間を設け、MPU20の診断部20bは、この診断時間に第1出力素子41と第2出力素子43のOFF診断を行う。
図4は、第1の実施形態における出力装置による第1出力素子41と第2出力素子43のOFF診断のための手順の一例を示すフローチャートである。
MPU20の信号制御部20aは、初期状態では、第1出力素子41と第2出力素子43をOFF診断するタイミングとしての診断判定点(検出点)t0より時間tcr2だけ早い時刻t2より前では、第1第2遮断信号101をON出力し、第1出力信号103、第2出力信号105について、直前の制御出力時のON又はOFF状態を継続して出力させる(S1)。
そして、MPU20の信号制御部20aは、前述した時刻t2を計時すると(S2)、第2出力素子43のOFF診断のために、第2出力素子43用の駆動回路21を介して、応答特性の遅い第2制御装置51側の第2出力素子43の駆動信号としての第2出力信号105をOFF状態にするための信号出力を行う(S3)。
MPU20の信号制御部20aは、診断判定点t0より時間tcr1だけ早い時刻t1より前では、第1出力信号103について、直前の制御出力時のON又はOFF状態を継続して出力させる。
次に、MPU20の信号制御部20aは、前述した時刻t1を計時すると(S4)、第1出力素子41のOFF診断のために、応答性の速い第1制御装置50側の第1出力素子41の駆動信号としての第1出力信号103をOFF状態にするための信号出力を行う(S5)。
そして、MPU20の診断部20bは、診断判定点t0の時刻を計時すると(S6)、で第1出力素子41からの第1出力診断信号106と第2出力素子43からの第2出力診断信号107とを入力する(S7)。診断判定点t0以後は、MPU20の診断部20bは、第1第2遮断信号101をON状態を継続して出力させるとともに、第1出力信号103、第2出力信号105について、直前の制御出力時のON又はOFF状態を継続して出力させる。
MPU20の診断部20bは、第1出力診断信号106の電圧レベルがLOWレベルであれば(S8のYES)、第1出力素子41は正常と判断し(S9)、この電圧レベルがHIGH(HI)レベルであれば(S8のNO)、第1出力素子41は故障と判断する(S10)。このようにして第1出力素子41のOFF診断が行える。
同様に、MPU20の診断部20bは、第2出力診断信号107の電圧レベルがLOWレベルであれば第2出力素子43は正常と判断し、この電圧レベルがHIGHレベルであれば第2出力素子43は故障と判断する。このようにして第2出力素子43のOFF診断が行える。
図5は、第1の実施形態における出力装置による遮断素子OFF診断動作を説明するための図である。図6は、第1の実施形態における出力装置による第1遮断素子と第2遮断素子のOFF診断のための手順の一例を示すフローチャートである。図7は、第1の実施形態における出力装置による、各種出力信号がONであるときの遮断素子診断動作を説明するための図である。
図5、図7では、第1遮断素子40および第2遮断素子42のOFF診断を時間経過に合わせて示している。
本実施形態では、第1遮断素子40と第2遮断素子42とを一括して制御する。第1第2遮断信号101、第1出力信号103、第2出力信号105の制御の一例を図7を参照して説明する。診断判定点t0より時間tcr1だけ早い時刻t1より前では、MPU20の信号制御部20aは、図7に示すように第1出力信号103、第2出力信号105について直前の制御のON又はOFF状態を継続して出力させる。この状態で、MPU20の信号制御部20aは、各遮断素子のOFF診断タイミングを応答特性の速い第1制御装置50にあわせて、図7に示すように、診断判定点t0より時間tcr1だけ早い時刻t1に第1出力信号103、第2出力信号105をONさせるとともに第1第2遮断信号101をOFFさせる。この場合、第1遮断素子40と第2遮断素子42とは同じ動作となる。
このため、第2出力素子43を応答特性の遅い第2制御装置51と接続していた場合、前述のように応答特性の速い第1制御装置50にあわせて時刻t2より遅い時刻t1に第2出力信号105をONとして第1第2遮断信号101をOFFさせると、図7に示すように、診断判定点t0での第2出力診断信号107の電圧レベルは、LOWレベルとHIGHレベルとの中間レベル(不定)を示してしまう。この場合、診断部20bによる第1遮断素子40と第2遮断素子42の故障診断が行えない。
次に、第1第2遮断信号101の制御のもう1つの例を説明する。診断判定点t0より時間tcr2だけ早い時刻t2より前では、MPU20の信号制御部20aは、第1出力信号103、第2出力信号105について直前の制御のON又はOFF状態を継続して出力させる。この状態で、各遮断素子のOFF診断タイミングを応答特性が遅い第2制御装置51にあわせて、MPU20の信号制御部20aは、診断判定点t0より時間tcr2だけ早い時刻t2に第1出力信号103、第2出力信号105をONさせるとともに第1第2遮断信号101をOFFさせる。しかし、このような制御とすると、第1第2遮断信号101がOFF状態となる時間が長くなるので、応答性が速い第1制御装置50は第1出力素子41のOFFを検出して誤動作する場合がある。
そこで、本実施形態では、第1または第2の出力信号をOFFからONにするときは出力先の第1または第2の制御装置の応答時間が速い特性、および第1または第2の出力信号をONからOFFにするときは出力先の第1または第2の制御装置の応答時間が遅い特性を用いて、各遮断素子のOFF診断を行う。
図5に示すように、本実施形態では、診断判定点t0より時間tcr2だけ早い時刻t2に第2出力信号105をOFFとする。この時刻t2は第1第2遮断信号101をOFFにする時刻t1より前で、第2制御装置51の応答時間分だけ早い時刻である。
制御について時刻t2より前の時点から改めて説明する。まず、MPU20の信号制御部20aは、時刻t2より前では、各種駆動回路21を介して、第1第2遮断信号101をON状態とし、第1出力信号103、第2出力信号105について、直前の制御出力時のON又はOFF状態を継続して出力させる(S21)。
MPU20の信号制御部20aは、時刻t2を計時すると(S22)、第2出力信号105をOFF状態にするための信号出力を行う(S23)。
MPU20の信号制御部20aは、時刻t1より前では、第1出力信号103について、時刻t2より前と同様に、直前の制御出力時のON又はOFF状態を継続して出力させる。
次に、MPU20の信号制御部20aは、時刻t1を計時すると(S24)、第1第2遮断信号101をOFF状態にするための信号出力を行うとともに(S25)、第1出力信号103および第2出力信号105をON状態にするための信号出力を行う(S26)。
MPU20の診断部20bは、診断判定点t0を計時すると(S27)、第1出力診断信号106と第2出力診断信号107を入力する(S28)。診断判定点t0以後は、MPU20の診断部20bは、第1第2遮断信号101をON状態にするための信号出力を行うとともに、第1出力信号103、第2出力信号105について、直前の制御出力時のON又はOFF状態を継続して出力させる。
MPU20の診断部20bは、第1出力診断信号106の電圧レベルがLOWレベルであれば(S29のYES)、第1遮断素子40は正常と判断し(S30)、この電圧レベルがHIGHレベルであれば(S29のNO)、第1遮断素子40は故障と判断する(S31)。
また、MPU20の診断部20bは、第2出力診断信号107の電圧レベルがLOWレベルであれば第2遮断素子42は正常と判断し、この電圧レベルがHIGHレベルであれば第2遮断素子42は故障と判断する。
前述したように、従来では第1遮断素子40や第2遮断素子42のOFF診断のための所定のタイミングで第1出力信号103や第2出力信号105を一律のタイミングでON状態にしていた。これに対し、本実施形態では、MPU20は各制御装置の応答特性にあわせて、第1出力信号103や第2出力信号105を個別のタイミングでOFF状態にするための信号出力を行う。
具体的には、MPU20は、各種出力信号のうち、応答特性の遅い第2制御装置51に関わる第2出力信号105を、診断判定点t0より第2制御装置51の応答時間だけ早いタイミングでOFF状態にした後、この第2出力信号105を応答特性の速い第1制御装置50の応答時間に合わせた早いタイミングでON状態にする。これにより、応答特性の遅い第2制御装置51に関わる出力信号の電圧レベルが診断判定点t0において中間レベルになってしまうことを防止できる。
また、MPU20は、各種出力信号のうち、応答特性の速い制御装置に関わる出力信号を、この制御装置の応答時間だけ早いタイミングにON状態にする。これにより、第1第2遮断信号101を不必要に早いタイミングでOFF状態にする必要がなくなる。よって、第1第2遮断信号101がOFF状態となる時間が長くなることに起因して、応答性が速い第1制御装置50が第1出力素子41のOFFを検出して誤動作することを防止できる。
よって、各種遮断素子用の駆動回路21を共通の1つの回路とした場合でも、第1遮断素子40や第2遮断素子42の診断判定点t0における第1出力診断信号106と第2出力診断信号107の電圧レベルに基づいて第1遮断素子40や第2遮断素子42のOFF診断を正しく行うことができる。
つまり、各制御装置の応答特性に応じた各遮断素子を一括して診断するための時間を確保することが可能となり、各デジタル出力回路の負荷の応答特性に応じて各遮断素子を一括して診断することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。なお、本実施形態における出力装置の機能のうち図1に示した機能と同一の機能には同一の符号を付してその詳しい説明を省略し、ここでは異なる機能について主に述べる。
図8は、第2の実施形態における出力装置の構成例を示す回路図である。
出力装置10の第1デジタル出力回路30と第2デジタル出力回路31と、各種駆動回路21との接続については図1に示した構成と同じである。
図8に示した構成はいわゆるシンク駆動の制御装置を負荷とする構成である。図1に示した構成と異なる点として、第1遮断素子40および第2遮断素子42のソースは、外部電源装置マイナス線121を介して外部電源装置52のマイナス側に接続される。
外部電源装置52のプラス側は、外部電源装置プラス線120を介して第1制御装置50および第2制御装置51の入力端に接続される。
第1制御装置50の出力端は第1出力素子41のドレインおよびMPU20に接続される。つまり、第1出力診断信号106は第1制御装置50から出力される。
第2制御装置51の出力端は第2出力素子43のドレインおよびMPU20に接続される。つまり、第2出力診断信号107は第2制御装置51から出力される。
第1出力素子41のソースは、第1遮断素子第1出力素子接続線123を介して第1遮断素子40のドレインに接続される。つまり、第1出力素子41と第1遮断素子40との接続関係が図1に示した構成と逆になっている。
第2出力素子43のソースは、第2遮断素子第2出力素子接続線124を介して第2遮断素子42のドレインに接続される。つまり、第2出力素子43と第2遮断素子42との接続関係が図1に示した構成と逆になっている。
図9は、第2の実施形態における出力装置による出力素子診断動作を説明するための図である。
図9では、第1出力素子41と第2出力素子43のOFF診断を時間経過に合わせて示している。
第1の実施形態と同様に、第1デジタル出力回路30の第1出力素子41に接続される第1制御装置50には応答性の速い、例えば時定数の小さい(tcr1<tcr2)制御装置が用いられる。また、第2デジタル出力回路31の第2出力素子43に接続される第2制御装置51には応答性の遅い、例えば時定数の大きい(tcr2>tcr1)制御装置が用いられる。
図10は、第2の実施形態における出力装置による第1出力素子と第2出力素子のOFF診断のための手順の一例を示すフローチャートである。
まず、第1の実施形態で説明したS1からS5までの、診断判定点t0より時間tcr2だけ早い時刻t2を計時したときや診断判定点t0より時間tcr1だけ早い時刻t1を計時したときの各種信号の制御がなされる(S41〜S45)。
そして、MPU20の信号制御部20aは、診断判定点t0の時刻を計時すると(S46)、第1制御装置50からの第1出力診断信号106の電圧レベルと第2制御装置51からの第2出力診断信号107を入力する(S47)。
MPU20の診断部20bは、第1出力診断信号106の電圧レベルがHIGHレベルであれば(S48のYES)、第1出力素子41は正常と判断し(S49)、この電圧レベルがLOWレベルであれば(S48のNO)、第1出力素子41は故障と判断する(S50)。
同様に、MPU20の診断部20bは、第2出力診断信号107の電圧レベルがHIGHレベルであれば第2出力素子43は正常と判断し、この電圧レベルがLOWレベルであれば第2出力素子43は故障と判断する。
図11は、第1の実施形態における出力装置による遮断素子診断動作を説明するための図である。
図11では、第1遮断素子40と第2遮断素子42のOFF診断を時間経過に合わせて示している。
図12は、第1の実施形態における出力装置による第1遮断素子と第2遮断素子のOFF診断のための手順の一例を示すフローチャートである。
まず、第1の実施形態で説明したS21からS26までの、診断判定点t0より時間tcr2だけ早い時刻t2を計時したときや診断判定点t0より時間tcr1だけ早い時刻t1を計時したときの各種信号の制御がなされる(S61〜S66)。
次に、MPU20の診断部20bは、診断判定点t0を計時すると(S67)、第1出力診断信号106と第2出力診断信号107を入力する(S68)。
MPU20の診断部20bは、第1出力診断信号106の電圧レベルがHIGHレベルであれば(S69のYES)、第1遮断素子40は正常と判断し(S70)、この電圧レベルがLOWレベルであれば(S69のNO)、第1遮断素子40は故障と判断する(S71)。
同様に、MPU20の診断部20bは、第2出力診断信号107の電圧レベルがHIGHレベルであれば第2遮断素子42は正常と判断し、この電圧レベルがLOWレベルであれば第2遮断素子42は故障と判断する(S71)。
このように、第2の実施形態では、シンク駆動を用いた構成でも第1の実施形態と同様の効果を得ることができる。
なお、上記の各実施形態に記載した手法は、コンピュータに実行させることのできるプログラムとして、磁気ディスク(フロッピー(登録商標)ディスク、ハードディスクなど)、光ディスク(CD−ROM、DVDなど)、光磁気ディスク(MO)、半導体メモリなどの記憶媒体に格納して頒布することもできる。
また、この記憶媒体としては、プログラムを記憶でき、かつコンピュータが読み取り可能な記憶媒体であれば、その記憶形式は何れの形態であっても良い。
また、記憶媒体からコンピュータにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているOS(オペレーティングシステム)や、データベース管理ソフト、ネットワークソフト等のMW(ミドルウェア)等が上記実施形態を実現するための各処理の一部を実行しても良い。
さらに、各実施形態における記憶媒体は、コンピュータと独立した媒体に限らず、LANやインターネット等により伝送されたプログラムをダウンロードして記憶または一時記憶した記憶媒体も含まれる。
また、記憶媒体は1つに限らず、複数の媒体から上記の各実施形態における処理が実行される場合も本発明における記憶媒体に含まれ、媒体構成は何れの構成であっても良い。なお、各実施形態におけるコンピュータは、記憶媒体に記憶されたプログラムに基づき、上記の各実施形態における各処理を実行するものであって、パソコン等の1つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であっても良い。
また、各実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって本発明の機能を実現することが可能な機器、装置を総称している。
発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…出力装置、20…MPU、21…駆動回路、30…第1デジタル出力回路、31…第2デジタル出力回路、40…第1遮断素子、41…第1出力素子、42…第2遮断素子、43…第2出力素子、50…第1制御装置、51…第2制御装置、52…外部電源装置、100…遮断素子制御信号、101…遮断素子駆動信号、102…第1出力素子制御信号、103…第1出力素子駆動信号、104…第2出力素子制御信号、105…第2出力素子駆動信号、106…第1出力診断信号、107…第2出力診断信号、110…第1遮断素子制御信号、111…第1遮断素子駆動信号、112…第2遮断素子制御信号、113…第2遮断素子駆動信号、120…外部電源プラス線、121…外部電源マイナス線、123…第1遮断素子第1出力素子接続線、124…第2遮断素子第2出力素子接続線。

Claims (4)

  1. 第1負荷および前記第1負荷より信号に対する応答時間が長い第2負荷に接続される出力装置であって、
    前記第1負荷に信号を出力する第1出力素子および前記第1出力素子に接続される第1遮断素子を有する第1デジタル出力回路と、
    前記第2負荷に信号を出力する第2出力素子および前記第2出力素子に接続される第2遮断素子を有する第2デジタル出力回路と、
    前記第1および第2遮断素子を一括して駆動させる遮断素子用の単一の駆動回路と、
    所定タイミングより前記第2負荷の応答時間だけ早いタイミングで前記第2出力素子からの信号をOFFさせ、前記所定タイミングより前記第1負荷の応答時間だけ早いタイミングで前記第1および第2出力素子からの信号をONさせて前記第1および第2遮断素子からの信号をOFFさせる信号制御手段と、
    前記所定タイミングで前記第1デジタル出力回路からの信号に基づいて前記第1遮断素子が正常か故障かを診断し、前記所定タイミングで前記第2デジタル出力回路からの信号に基づいて前記第2遮断素子が正常か故障かを診断する診断手段と
    を備えたことを特徴とする出力装置。
  2. 前記第1および第2遮断素子と前記第1および第2出力素子とは電界効果トランジスタであって、
    前記駆動回路が前記第1および第2遮断素子のゲートに接続され、
    前記第1遮断素子のソースが前記第1出力素子のドレインに接続され、
    前記第2遮断素子のソースが前記第2出力素子のドレインに接続され、
    前記第1負荷は、
    入力端が前記第1出力素子のソースに接続されて、出力端が前記第1および第2遮断素子のドレインに接続されて、
    前記第2負荷は、
    入力端が前記第2出力素子のソースに接続されて、出力端が前記第1および第2遮断素子のドレインに接続されて、
    前記診断手段は、
    前記所定タイミングで前記第1出力素子からの信号に基づいて前記第1遮断素子が正常か故障かを診断し、前記第2出力素子からの信号に基づいて前記第2遮断素子が正常か故障かを診断する
    ことを特徴とする請求項1に記載の出力装置。
  3. 前記第1および第2遮断素子と前記第1および第2出力素子とは電界効果トランジスタであって、
    前記駆動回路が前記第1および第2遮断素子のゲートに接続され、
    前記第1出力素子のソースが前記第1遮断素子のドレインに接続され、
    前記第2出力素子のソースが前記第2遮断素子のドレインに接続され、
    前記第1負荷は、
    入力端が前記第1および第2遮断素子のソースに接続されて、出力端が前記第1出力素子のドレインに接続されて、
    前記第2負荷は、
    入力端が前記第1および第2遮断素子のソースに接続されて、出力端が前記第2出力素子のドレインに接続されて、
    前記診断手段は、
    前記所定タイミングで前記第1負荷からの信号に基づいて前記第1遮断素子が正常か故障かを診断し、前記所定タイミングで前記第2負荷からの信号に基づいて前記第2遮断素子が正常か故障かを診断する
    ことを特徴とする請求項1に記載の出力装置。
  4. 第1負荷および前記第1負荷より信号に対する応答時間が長い第2負荷に接続される出力装置であって、前記第1負荷に信号を出力する第1出力素子および前記第1出力素子に接続される第1遮断素子を有する第1デジタル出力回路と、前記第2負荷に信号を出力する第2出力素子および前記第2出力素子に接続される第2遮断素子を有する第2デジタル出力回路と、前記第1および第2遮断素子を一括して駆動させる遮断素子用の単一の駆動回路とを有する出力装置の診断方法であって、
    信号制御手段により、所定タイミングより前記第2負荷の応答時間だけ早いタイミングで前記第2出力素子からの信号をOFFさせ、前記所定タイミングより前記第1負荷の応答時間だけ早いタイミングで前記第1および第2出力素子からの信号をONさせて前記第1および第2遮断素子からの信号をOFFさせ、
    診断手段により、前記所定タイミングで前記第1デジタル出力回路からの信号に基づいて前記第1遮断素子が正常か故障かを診断し、前記所定タイミングで前記第2デジタル出力回路からの信号に基づいて前記第2遮断素子が正常か故障かを診断する
    ことを特徴とする出力装置の診断方法。
JP2013193473A 2013-09-18 2013-09-18 出力装置およびその診断方法 Active JP6121853B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013193473A JP6121853B2 (ja) 2013-09-18 2013-09-18 出力装置およびその診断方法
US14/472,813 US20150081041A1 (en) 2013-09-18 2014-08-29 Output apparatus and diagnosis method therefor
IN2511DE2014 IN2014DE02511A (ja) 2013-09-18 2014-09-02
KR1020140121817A KR101560493B1 (ko) 2013-09-18 2014-09-15 출력 장치 및 그 진단 방법
CN201410476680.4A CN104460405B (zh) 2013-09-18 2014-09-18 输出装置及其诊断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193473A JP6121853B2 (ja) 2013-09-18 2013-09-18 出力装置およびその診断方法

Publications (2)

Publication Number Publication Date
JP2015060398A true JP2015060398A (ja) 2015-03-30
JP6121853B2 JP6121853B2 (ja) 2017-04-26

Family

ID=52668658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193473A Active JP6121853B2 (ja) 2013-09-18 2013-09-18 出力装置およびその診断方法

Country Status (5)

Country Link
US (1) US20150081041A1 (ja)
JP (1) JP6121853B2 (ja)
KR (1) KR101560493B1 (ja)
CN (1) CN104460405B (ja)
IN (1) IN2014DE02511A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11175638B2 (en) * 2015-11-09 2021-11-16 Otis Elevator Company Self-diagnostic electrical circuit
CN110376932B (zh) * 2018-04-13 2021-05-07 沈阳中科博微科技股份有限公司 一种高诊断覆盖率的功能安全开关量输出模块
CN111775978B (zh) * 2020-06-25 2023-03-10 中车永济电机有限公司 机车牵引控制单元的安全架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298515A (ja) * 1999-04-14 2000-10-24 Hitachi Ltd フェールセーフスイッチのオンライン診断方法および装置
JP2002082714A (ja) * 2000-09-08 2002-03-22 Tokyo Electron Ltd 入出力回路系の自己診断回路
JP2012226426A (ja) * 2011-04-15 2012-11-15 Yokogawa Electric Corp ディジタル出力回路
JP2013054427A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 診断付き出力装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148241A (ja) 1998-11-09 2000-05-26 Mitsubishi Electric Corp 故障警報装置
DE10043483A1 (de) * 2000-09-04 2002-07-25 Infineon Technologies Ag Optisches Sendemodul
CN1257411C (zh) * 2002-06-14 2006-05-24 三菱电机株式会社 车载电气负载驱动系统的异常检测装置
JP4266358B2 (ja) * 2004-04-12 2009-05-20 三菱電機株式会社 車載電子制御装置
KR100714482B1 (ko) * 2005-07-11 2007-05-04 삼성전자주식회사 반도체 장치, 테스트 기판, 반도체 장치의 테스트 시스템및 반도체 장치의 테스트 방법
US7502974B2 (en) * 2006-02-22 2009-03-10 Verigy (Singapore) Pte. Ltd. Method and apparatus for determining which timing sets to pre-load into the pin electronics of a circuit test system, and for pre-loading or storing said timing sets
JP4584223B2 (ja) 2006-09-27 2010-11-17 日本制禦機器株式会社 監視装置
US20090085598A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag Integrated circuit test system and method with test driver sharing
JP5397604B2 (ja) 2009-05-27 2014-01-22 横河電機株式会社 デジタル出力モジュール
JP5020307B2 (ja) * 2009-12-07 2012-09-05 三菱電機株式会社 電気負荷の駆動制御装置
JP5404437B2 (ja) * 2010-01-13 2014-01-29 株式会社東芝 安全出力装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298515A (ja) * 1999-04-14 2000-10-24 Hitachi Ltd フェールセーフスイッチのオンライン診断方法および装置
JP2002082714A (ja) * 2000-09-08 2002-03-22 Tokyo Electron Ltd 入出力回路系の自己診断回路
JP2012226426A (ja) * 2011-04-15 2012-11-15 Yokogawa Electric Corp ディジタル出力回路
JP2013054427A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 診断付き出力装置

Also Published As

Publication number Publication date
US20150081041A1 (en) 2015-03-19
CN104460405B (zh) 2017-04-12
KR20150032474A (ko) 2015-03-26
KR101560493B1 (ko) 2015-10-14
JP6121853B2 (ja) 2017-04-26
CN104460405A (zh) 2015-03-25
IN2014DE02511A (ja) 2015-06-26

Similar Documents

Publication Publication Date Title
JP2016118571A (ja) スイッチ故障診断装置、電池パックおよびスイッチ故障診断プログラム、スイッチ故障診断方法
JP5173216B2 (ja) 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法
JP6121853B2 (ja) 出力装置およびその診断方法
JP2005221413A (ja) 電子装置、故障予測方法ならびに故障予測プログラムおよびその記録媒体
JP2019101515A (ja) 半導体装置及びその電源監視方法
US10187052B2 (en) Device and method for internal reset signal generation
JP2009156643A (ja) 故障検出システム及び集積回路
US9529377B2 (en) Adaptive voltage scaling circuit and chip
US10054634B2 (en) Test device
CN111630601B (zh) 用于存储器控制器的安全增强
US9442478B2 (en) Systems, circuits and a method for generating a configurable feedback
JP2016066139A (ja) 車両制御装置
US7847574B2 (en) Semiconductor device
JP6285123B2 (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
JP5740791B2 (ja) ディジタル出力回路
US11054853B2 (en) Integrated circuit device
JP2012207745A (ja) ポジショナ
KR20190070862A (ko) 반도체 장치
JP7312141B2 (ja) 半導体装置
JP6660818B2 (ja) 制御装置
KR20120092703A (ko) 디지털 출력 모듈을 사용한 리던던트 전력 제어를 위한 시스템, 방법 및 장치
JP2009079920A (ja) 半導体装置および半導体装置の検査方法
JP2015176349A (ja) 情報処理装置、故障検出方法及びプログラム
JP2020047048A (ja) 半導体装置及び半導体装置の制御方法
US20180039320A1 (en) Method for adjusting at least one operating point of at least one integrated circuit of a system on a chip, and corresponding system on a chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350