JP5740791B2

JP5740791B2 - ディジタル出力回路

Info

Publication number: JP5740791B2
Application number: JP2011091017A
Authority: JP
Inventors: 正浩大野; 青山　公英; 公英青山; 齋藤　久; 久齋藤; 道雄大坪
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2011-04-15
Filing date: 2011-04-15
Publication date: 2015-07-01
Anticipated expiration: 2031-04-15
Also published as: JP2012226426A

Description

本発明は、スイッチング素子を制御して負荷に対して２値の電圧レベルを出力するディ
ジタル出力回路に関する。詳しくは、ディジタル出力回路の出力がオフの場合に、出力を
ローインピーダンスにすることで、ディジタル出力回路の診断時における誤作動を防止す
るものである。

工場等のプラントには、工業用計器や制御機器、統合生産制御システム等が設置されて
おり、これらの機器によりバルブや電磁弁等が制御されることで流量や圧力、温度等の自
動制御（プロセスオートメーション）が行われている（例えば特許文献１）。また、プラ
ント等においては、機器等で異常が発生した場合にこれらの機器の作動を停止させるため
の装置（ディジタル出力回路）が設置され、この装置が正常に動作するか否かの診断が定
期的に実施されている。

図１０は、従来におけるディジタル出力回路３００Ａの構成例を示している。図１１は
、従来のディジタル出力回路３００Ａにおける、スイッチング素子３４の状態に対する出
力と電流検出回路３０および電圧検出回路３１の状態を示している。なお、図１１におい
て、「Ｌ」は電圧がローレベルである状態を示し、「Ｈ」は電圧がハイレベルである状態
を示し、「−」は不定を示し、「Ｈｉ−Ｚ」は出力がハイインピーダンスである状態を示
している。また、電流検出回路をＩＲＢと称し、電圧検出回路をＶＲＢと称している。

ディジタル出力回路３００Ａは、図１０および図１１に示すように、制御素子３３によ
りスイッチング素子３４をオン／オフ制御して、負荷Ｒ３に対して２値の電源Ｖ２に基づ
く電圧レベル（ハイレベルまたはローレベル）を出力する。回路の診断時には、スイッチ
ング素子３４を高速でオン／オフするパルス診断を行い、電流検出回路３０および電圧検
出回路３１により検出される電流／電圧の状態に基づいて、出力や負荷、配線の状態等の
診断を行っている。

図１２は、従来における複数のチャンネルＣＨ１，ＣＨ２を具備したディジタル出力回
路３００Ｂの構成例を示している。複数のチャンネルを具備したディジタル出力回路３０
０Ｂにおいても上記ディジタル出力回路３００Ａと同様に、制御素子３３によりスイッチ
ング素子３４，３５をオン／オフ制御して負荷Ｒ３，Ｒ４に対して２値の電圧レベルを出
力する。また、回路の診断時には、制御素子３３によりスイッチング素子３４，３５を高
速でオン／オフするパルス診断を行い、各チャンネルＣＨ１，ＣＨ２の出力や負荷、配線
の状態等の診断を行う。

特開２００５−４４０７４号公報

しかしながら、上記従来のディジタル出力回路３００Ａ，３００Ｂでは以下のような問
題がある。すなわち、図１１で示したように、スイッチング素子３４の状態がオフの場合
には、出力がハイインピーダンスとなってしまう。そのため、出力がハイインピーダンス
となった場合には、モジュールと負荷を接続するケーブルが他のケーブル等と容量結合し
、その信号の影響を受け、診断機能が誤作動してしまうという問題がある。

また、ディジタル出力回路３００Ｂのように複数のチャンネルＣＨ１，ＣＨ２を具備す
る構成とした場合には、出力がハイインピーダンスになると、図１２に示したように、チ
ャンネルＣＨ１，ＣＨ２間の寄生容量Ｃによりチャンネル間干渉が発生し、診断機能が誤
作動してしまうという問題がある。

そこで、本発明は、ディジタル出力回路の診断時における誤動作を防止することが可能
なディジタル出力回路を提供することを目的とする。

上記課題を解決するために、本発明に係るディジタル出力回路は、
電源から供給される電圧を２値の電圧レベルで第１の負荷に出力するディジタル出力回路において、
前記第１の負荷に並列に接続された電圧検出回路と、
一端が前記電源に接続され、他端が前記第１の負荷に接続された第１のスイッチング素子と、
前記第１の負荷に並列に接続されると共に、前記第１のスイッチング素子に直列に接続された第２のスイッチング素子と、
前記第１および第２のスイッチング素子のそれぞれに接続され、前記第１のスイッチング素子をオフ状態としたときに前記第２のスイッチング素子がオン状態となるように前記第１および前記第２のスイッチング素子を制御し、ディジタル出力回路の出力オフ時における前記第１の負荷の出力インピーダンスを低下させる制御部と
を備えるものである。

本発明によれば、第１のスイッチング素子がオフ状態のときに、第２のスイッチング素
子をオン状態とすることで、出力をローインピーダンス化することができる。これにより
、従来のようにハイインピーダンス時に発生するディジタル出力回路と負荷とを接続する
ケーブルが他のケーブル等と容量結合し、その信号の影響を受け、診断機能が誤作動して
しまうという問題を解消することができる。

本発明の第１の実施の形態に係るディジタル出力回路の構成例を示す図である。スイッチング素子の状態に対する、出力と電流検出回路および電圧検出回路の状態の関係例を示す図である。本発明の第２の実施の形態に係るディジタル出力回路の構成例を示す図である。本発明の第３の実施の形態に係るディジタル出力回路の構成例を示す図である。スイッチング素子の状態に対する、出力と電流検出回路および電圧検出回路の状態の関係例を示す図である。本発明の第４の実施の形態に係るディジタル出力回路の構成例を示す図である。一方のチャンネルをオンとし、他方のチャンネルのオフとしたときの、スイッチング素子の状態に対する出力と電流検出回路および電圧検出回路の状態の関係例を示す図である。両チャンネルをオンとしたときの、スイッチング素子の状態に対する出力と電流検出回路および電圧検出回路の状態の関係例を示す図である。両チャンネルをオフとしたときの、スイッチング素子の状態に対する出力と電流検出回路および電圧検出回路の状態の関係例を示す図である。従来におけるディジタル出力回路の構成例を示す図である。従来におけるスイッチング素子の状態に対する、出力と電流検出回路および電圧検出回路の状態の関係例を示す図である。従来における複数のチャンネルを備えたディジタル出力回路の構成例を示す図である。

以下、発明を実施するための最良の形態（以下実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［ディジタル出力回路の構成例］
図１は、ディジタル出力回路（モジュール）１００Ａの構成の一例を示している。図１
に示すように、ディジタル出力回路１００Ａは、電流検出回路１０と電圧検出回路１１と
制御素子１３とスイッチング素子１４，１５とを備えている。このディジタル出力回路１
００Ａは、スイッチング素子１４，１５を制御素子１３により高速でオン／オフ（パルス
診断）したときに電流検出回路１０および電圧検出回路１１で検出される信号を用いて、
出力や負荷、配線の状態を診断する診断機能を有している。

電流検出回路１０は、一端が電源Ｖ１のプラス端子に接続されると共に他端がスイッチ
ング素子１４の第１端子に接続され、電源Ｖ１とスイッチング素子１４との間に流れる電
流を検出する。なお、電源Ｖ１は、電流源でも良いし、電圧源でも良い。

電圧検出回路１１は、負荷（第１の負荷）Ｒ１と並列に配置され、一端がスイッチング
素子１４，１５間の接続点Ａ１に接続されると共に他端が電源Ｖ１のマイナス端子と負荷
Ｒ１との間の接続点Ａ２に接続され、負荷Ｒ１の両端間の電圧を検出する。負荷Ｒ１とし
ては、例えばプラントに設置されているバルブや電磁弁等が挙げられる。

スイッチング素子１４は、例えば電界効果トランジスタ（ＭＯＳＦＥＴ）等のスイッチ
ング素子から構成され、第１端子が電流検出回路１０に接続され、第２端子が制御素子１
３に接続され、第３端子が接続点Ａ１に接続されている。スイッチング素子１４は、制御
素子１３から供給される制御信号Ｓ１に基づいてオン／オフ状態の切り替えを行い、２値
の電圧レベル（ハイレベルまたはローレベル）を負荷Ｒ１に出力する。なお、スイッチン
グ素子１４は、第１のスイッチング素子の一例を構成している。

スイッチング素子１５は、例えば電界効果トランジスタ（ＭＯＳＦＥＴ）等のスイッチ
ング素子から構成されている。スイッチング素子１５は、負荷Ｒ１に並列に配置されると
共に、第１端子が接続点Ａ１を介してスイッチング素子１４に直列に接続され、第２端子
が制御素子１３に接続され、第３端子が負荷Ｒ１と接続点Ａ２との間の接続点Ａ３に接続
され、制御素子１３から供給される制御信号Ｓ２に基づいてオン／オフ状態の切り替えを
行う。なお、スイッチング素子２５は、第２のスイッチング素子の一例を構成している。

制御素子１３は、制御部の一例であり、例えばＣＰＵ(Central Processing Unit)やＲ
ＯＭ(Read Only Memory)等を有している。ＲＯＭには、例えばディジタル出力回路１００
Ａの回路診断を定期的に行うためのプログラム等が記憶される。ＣＰＵは、ＲＯＭからプ
ログラムを読み出して実行することによりディジタル出力回路１００Ａが正常に動作する
か否かの診断を行う。また、制御素子１３は、スイッチング素子１４の第２端子に接続さ
れ、スイッチング素子１４に制御信号Ｓ１を出力してスイッチング素子１４のオン／オフ
状態を制御する。同様に、制御素子１３は、スイッチング素子１５の第２端子に接続され
、スイッチング素子１５に制御信号Ｓ２を供給してスイッチング素子１５のオン／オフ状
態を制御する。

［ディジタル出力回路の動作例］
次に、ディジタル出力回路１００Ａの動作の一例について説明する。なお、本例では、
ディジタル出力回路１００Ａは、プラントで異常事態が発生したときに作動して機器の動
作を停止させるための装置であり、通常時は出力がオフ状態となっているものとする。ま
た、このオフ状態中に、ディジタル出力回路１００Ａが正常に動作するか否かの診断が定
期的に実施されるものとする。

図２は、スイッチング素子１４，１５の動作状態に対する、負荷Ｒ１の出力、電流検出
回路１０および電圧検出回路１１の状態を示している。なお、図２では、「Ｌ」は電圧が
ローレベルである状態を示し、「Ｈ」は電圧がハイレベルである状態を示し、「−」は不
定を示し、「Ｌｏ−Ｚ」は出力がローインピーダンスである状態を示し、「Ｈｉ−Ｚ」は
出力がハイインピーダンスである状態を示している。また、図２では、電流検出回路をＩ
ＲＢと称し、電圧検出回路をＶＲＢと称している。以下の図５，図７〜図９についても同
様である。

例えば、制御素子１３は、図２に示すように、スイッチング素子１４をオフ状態として
ディジタル出力回路１００Ａの出力をオフとした場合、スイッチング素子１５にオンを示
す制御信号Ｓ２を出力してスイッチング素子１５をオン状態とする。このように、本例で
は、出力オフ時にスイッチング素子１５をオン状態とすることで、負荷Ｒ１の出力インピ
ーダンスを低くして出力をローインピーダンスに設定している（図２中網掛け部分）。

また、この状態においてディジタル出力回路１００Ａが正常に動作するか否かの診断を
行う場合、図２に示すように、制御素子１３は、スイッチング素子１４にオンパルスを示
す制御信号Ｓ１を出力してスイッチング素子１４を瞬時でオン状態とし、これと同時に、
スイッチング素子１５にオフパルスを示す制御信号Ｓ２を出力してスイッチング素子１５
を瞬時でオフ状態とする。このとき、得られる診断結果が、負荷Ｒ１の出力がオンであり
、電流検出回路１０の状態がハイレベルであり、電圧検出回路１１の状態がハイレベルで
ある場合に、ディジタル出力回路１００Ａが正常に動作していると判別できる（図２中色
塗り部分）。診断の判別は、コンピュータ等の情報処理装置が行うこともできるし、制御
素子１３が行うこともできる。

以上説明したように、第１の実施の形態によれば、スイッチング素子１４がオフ状態の
ときに、スイッチング素子１５をオン状態とすることで、チャンネル出力をローインピー
ダンス化することができる。このように、ハイインピーダンスの状態を解消することで、
従来のハイインピーダンス時に発生するディジタル出力回路１００Ａと負荷Ｒ１とを接続
するケーブルが他のケーブル等と容量結合し、その信号の影響を受け、診断機能が誤作動
してしまうという問題を解消することができる。その結果、プロセスオートメーション分
野における、高信頼性および高稼働率を図ったディジタル出力回路１００Ａを提供するこ
とができる。

また、従来のディジタル出力回路では、出力オフ時にオンパルス診断を実行した後、出
力がハイインピーダンスになることで、寄生容量等の発生により診断後の出力電圧波形に
なまりが発生していた。これに対し、本発明のディジタル出力回路１００Ａによれば、出
力がオフのときにローインピーダンスにすることで、即座に出力電圧波形をローレベルに
下げることができる。これにより、診断後の出力電圧のなまりを解消することができるこ
とから、診断時間をより短縮することができる。さらに、診断時間を短縮できることで、
診断による電圧変化が負荷に及ぼす影響を低減することができ、その結果、診断時間をよ
り柔軟に設定することができる。

さらに、スイッチング素子１４がオン状態で固着して故障した場合、制御素子１３のス
イッチング制御により、意図的にスイッチング素子１５をオン状態に切り替えて短絡状態
とし、ディジタル出力回路１００Ａを破壊することで、出力側への誤出力を防止すること
ができる。

＜２．第２の実施の形態＞
第２の実施の形態のディジタル出力回路１００Ｂは、短絡検出用の電流検出回路１２を
備えている点において上記第１の実施の形態のディジタル出力回路１００Ａと相違してい
る。なお、その他のディジタル出力回路１００Ｂの構成は、上記第１の実施の形態のディ
ジタル出力回路１００Ａの構成と同様であるため、共通の構成要素には同一の符号を付し
、詳細な説明は省略する。

［ディジタル出力回路の構成例］
図３は、第２の実施の形態に係るディジタル出力回路１００Ｂの構成の一例を示してい
る。図３に示すように、ディジタル出力回路１００Ｂは、電流検出回路１０，１２と電圧
検出回路１１と制御素子１３とスイッチング素子１４，１５とを備えている。

電流検出回路１２は、負荷Ｒ１に並列に配置されると共にスイッチング素子１５と直列
に接続され、自己のディジタル出力回路１００Ｂで短絡が発生した場合に短絡電流を検出
する。本例では、上記異常時の短絡検出に加えて、スイッチング素子１４，１５を同時に
オン状態とさせてディジタル出力回路１００Ｂの内部で短絡状態を模擬し、電流検出回路
１２で短絡が検出されたか否かを判別することで、電流検出回路１２の短絡診断機能の健
全性の確認を行う。

［ディジタル出力回路の動作例］
次に、スイッチング素子１４がオフ状態であり、スイッチング素子１５がオン状態のと
きに短絡自己診断を行う場合のディジタル出力回路１００Ｂの動作の一例について説明す
る。制御素子１３は、図２に示したように、スイッチング素子１４にオンパルスを示す制
御信号Ｓ１を出力し、スイッチング素子１４を瞬時でオフ状態からオン状態に切り替えて
スイッチング素子１４，１５を同時にオン状態とすることで、ディジタル出力回路１００
Ｂの内部で出力短絡状態を模擬する。電流検出回路１２は、スイッチング素子１４，１５
で短絡状態が模擬された場合に、この短絡電流を検出してディジタル出力回路１００Ｂの
内部で短絡が発生したか否かを判別する。

以上説明したように、第２の実施の形態によれば、短絡診断時においてスイッチング素
子１４，１５を同時にオン状態とすることで、ディジタル出力回路１００Ｂの内部で出力
短絡状態を模擬することができる。これにより、電流検出回路１２が短絡を正常に検出し
たか否かを判別することで、従来不可能であった、電流検出回路１２の短絡診断機能の健
全性を確認することができる。

＜３．第３の実施の形態＞
第３の実施の形態のディジタル出力回路１００Ｃは、複数のチャンネル（出力回路）を
具備している点において上記第１の実施の形態のディジタル出力回路１００Ａと相違して
いる。なお、その他のディジタル出力回路１００Ｃの構成は、上記第１の実施の形態のデ
ィジタル出力回路１００Ａの構成と同様であるため、共通の構成要素には同一の符号を付
し、詳細な説明は省略する。

［ディジタル出力回路の構成例］
図４は、本発明の第３の実施の形態にディジタル出力回路１００Ｃの構成の一例を示し
ている。ディジタル出力回路１００Ｃは、チャンネルＣＨ１とチャンネルＣＨ２と制御素
子１３とを備えている。チャンネルＣＨ１は、上記第１の実施の形態で説明したディジタ
ル出力回路１００Ａと同様の構成であり、電流検出回路１０と電圧検出回路１１とスイッ
チング素子１４，１５とを備えている。

チャンネルＣＨ２は、電流検出回路２０と電圧検出回路２１とスイッチング素子２４，
２５とを備えている。電流検出回路２０は、一端が電源Ｖ１と電流検出回路１０との間の
接続点Ｂ１に接続されると共に他端がスイッチング素子２４の第１端子に接続され、電源
Ｖ１とスイッチング素子２４との間に流れる電流を検出する。

電圧検出回路２１は、一端がスイッチング素子２４と負荷（第２の負荷）Ｒ２との間の
接続点Ｂ２に接続されると共に他端が負荷Ｒ２と電源Ｖ１との間の接続点Ｂ３に接続され
、負荷Ｒ２の両端間の電圧を検出する。

スイッチング素子２４は、例えば電界効果トランジスタ（ＭＯＳＦＥＴ）等のスイッチ
ング素子から構成され、第１端子が電流検出回路２０に接続され、第２端子が制御素子１
３に接続され、第３端子が接続点Ｂ２に接続されている。スイッチング素子２４は、制御
素子１３から供給される制御信号Ｓ３に基づいてオン／オフ状態の切り替えを行う。なお
、スイッチング素子２４は、第３のスイッチング素子の一例を構成している。

スイッチング素子２５は、負荷Ｒ２に並列に配置され、例えば電界効果トランジスタ（
ＭＯＳＦＥＴ）等のスイッチング素子から構成されている。スイッチング素子２５は、第
１端子が接続点Ｂ２に接続され、第２端子が制御素子１３に接続され、第３端子が負荷Ｒ
２および電源Ｖ１間の接続点Ｂ４に接続され、制御素子１３から供給される制御信号Ｓ４
に基づいてオン／オフ状態の切り替えを行う。なお、スイッチング素子２５は、第４のス
イッチング素子の一例を構成している。

［ディジタル出力回路の動作例］
次に、ディジタル出力回路１００Ｂの動作の一例について説明する。チャンネルＣＨ１
の動作は、上記第１の実施の形態の図１で示したディジタル出力回路１００Ａの動作と同
様であるため、説明を省略する。チャンネルＣＨ２についてもディジタル出力回路１００
Ａの動作と同様であるので以下に簡単に説明する。

図５は、スイッチング素子２４，２５の動作状態に対する、負荷Ｒ２の出力、電流検出
回路２０および電圧検出回路２１の状態を示している。例えば、制御素子１３は、図５に
示すように、スイッチング素子２４をオフ状態としてディジタル出力回路１００Ｃの出力
をオフとした場合、スイッチング素子２５にオンを示す制御信号Ｓ４を出力してスイッチ
ング素子２５をオン状態とする。このように、本例では、出力オフ時にスイッチング素子
２５をオン状態とすることで、負荷Ｒ２の出力インピーダンスを低くして出力をローイン
ピーダンスに設定している（図５中網掛け部分）。

また、この状態においてディジタル出力回路１００Ｃが正常に動作するか否かの診断を
行う場合、図５に示すように、制御素子１３は、スイッチング素子２４にオンパルスを示
す制御信号Ｓ３を出力してスイッチング素子２４を瞬時でオン状態とし、これと同時に、
スイッチング素子２５にオフパルスを示す制御信号Ｓ４を出力してスイッチング素子２５
を瞬時でオフ状態とする。このとき、得られる診断結果が、負荷Ｒ２の出力がオンであり
、電流検出回路２０の状態がハイレベルであり、電圧検出回路２１の状態がハイレベルで
ある場合に、ディジタル出力回路１００Ｃが正常に動作していると判別できる（図５中色
塗り部分）。診断の判別は、コンピュータ等の情報処理装置により行うこともできるし、
制御素子１３により行うこともできる。

以上説明したように、第３の実施の形態によれば、スイッチング素子２４がオフ状態の
ときに、スイッチング素子２５をオン状態とすることで、チャンネル出力をローインピー
ダンス化することができる。これにより、従来のハイインピーダンス時に発生するチャン
ネルＣＨ１，ＣＨ２間干渉による誤診断を防止することができる。また、上記第１の実施
の形態と同様に、診断後の出力波形のなまりを解消することができる。

＜４．第４の実施の形態＞
第４の実施の形態のディジタル出力回路１００Ｄは、短絡検出用の電流検出回路１２，
２２を備える点において上記第３の実施の形態のディジタル出力回路１００Ｃと相違して
いる。なお、その他のディジタル出力回路１００Ｄの構成は、上記第３の実施の形態のデ
ィジタル出力回路１００Ｃの構成と同様であるため、共通の構成要素には同一の符号を付
し、詳細な説明は省略する。

［ディジタル出力回路の構成例］
図６は、第４の実施の形態に係るディジタル出力回路１００Ｄの構成の一例を示してい
る。図６に示すように、ディジタル出力回路１００Ｄは、電流検出回路１０，１２と電圧
検出回路１１とスイッチング素子１４，１５とを有するチャンネルＣＨ１と、電流検出回
路２０，２２と電圧検出回路２１とスイッチング素子２４，２５とを有するチャンネルＣ
Ｈ２と、制御素子１３とを備えている。

チャンネルＣＨ１の電流検出回路１２は、負荷Ｒ１に並列に配置されると共にスイッチ
ング素子１５と直列に接続され、チャンネルＣＨ１，ＣＨ２間で発生した短絡電流を検出
する。チャンネルＣＨ２の電流検出回路２２は、負荷Ｒ２に並列に配置されると共にスイ
ッチング素子２５と直列に接続され、チャンネルＣＨ１，ＣＨ２間で発生した短絡電流を
検出する。

［ディジタル出力回路の動作例］
次に、短絡診断時におけるディジタル出力回路１００Ｄの動作の一例について説明する
。
（１）チャンネルＣＨ１の出力をオンとし、チャンネルＣＨ２の出力をオフ（ローインピ
ーダンス）とした場合
図７（Ａ）〜図７（Ｃ）は、チャンネルＣＨ１＝オン、チャンネルＣＨ２＝オフとした
場合の、各チャンネルにおける電流、電圧の状態を示している。チャンネルＣＨ１の出力
をオンとし、チャンネルＣＨ２の出力をオフとする通常時の場合、チャンネルＣＨ１では
、出力をオンとするために、スイッチング素子１４をオンすると共にスイッチング素子１
５をオフとするので、図７（Ａ）に示すように、電流検出回路１０の出力はハイレベルと
なり、電圧検出回路１１の出力はハイレベルとなり、電流検出回路１２の出力はローレベ
ルとなる。

また、チャンネルＣＨ２では、出力をオフ（ローインピーダンス）とするために、スイ
ッチング素子２４をオフすると共にスイッチング素子２５をオンとするので、図７（Ａ）
に示すように、電流検出回路２０の出力はローレベルとなり、電圧検出回路２１の出力は
ローレベルとなり、電流検出回路２２の出力はローレベルとなる。

この通常時の状態においてチャンネルＣＨ１をオフパルス診断する場合、スイッチング
素子１４をオフとし、スイッチング素子１５をオンとするので、図７（Ｂ）に示すように
、電流検出回路１０の出力はローレベルとなり、電圧検出回路１１の出力はローレベルと
なり、電流検出回路１２の出力はローレベルとなる。チャンネルＣＨ２については、通常
時と同様の状態なので、各検出回路の状態は変化しない。

通常時の状態において、図６中二点鎖線Ｓｔで示すチャンネルＣＨ１、ＣＨ２間で短絡
が発生した場合、図６（Ｃ）に示すように、チャンネルＣＨ１では、電流検出回路１０の
出力がハイレベルとなり、電圧検出回路１１の出力がローレベルとなり、電流検出回路１
２の出力がローレベルとなる。これに対し、チャンネルＣＨ２では、電流検出回路２０の
出力がローレベルとなり、電圧検出回路２１の出力がローレベルとなり、電流検出回路２
２の出力がハイレベルとなる。

ここで、短絡時と通常時と診断結果を比較すると、チャンネルＣＨ２の電流検出回路２
２で検出される診断値（図７（Ａ），図７（Ｃ）の網掛け部分）が通常時ではローレベル
であるが、短絡時ではハイレベルとなって相違していることが分かる。これは、チャンネ
ルＣＨ１、ＣＨ２間で短絡が発生した場合、チャンネルＣＨ１からの回り込み電流が短絡
箇所Ｓｔおよびスイッチング素子２５を経由して電流検出回路２２に流れ込み、通常時（
正常時）では検出されない電流が電流検出回路２２により検出されるからである。したが
って、チャンネルＣＨ２の電流検出回路２２がハイレベルとなった場合には、パルス診断
を行うことなく、チャンネルＣＨ１，ＣＨ２間で短絡による異常が発生したと判別できる
。

（２）チャンネルＣＨ１の出力をオンとし、チャンネルＣＨ２の出力もオンとした場合
図８（Ａ）〜図８（Ｄ）は、チャンネルＣＨ１＝オン、チャンネルＣＨ２＝オンとした
場合の、各チャンネルにおける電流、電圧の状態を示している。チャンネルＣＨ１では、
出力をオンとするために、スイッチング素子１４をオンすると共にスイッチング素子１５
をオフとするので、図８（Ａ）に示すように、電流検出回路１０の出力はハイレベルとな
り、電圧検出回路１１の出力はハイレベルとなり、電流検出回路１２の出力はローレベル
となる。

チャンネルＣＨ２でも、出力をオンとするために、スイッチング素子２４をオンすると
共にスイッチング素子２５をオフとするので、図８（Ａ）に示すように、電流検出回路２
０の出力はハイレベルとなり、電圧検出回路２１の出力はハイレベルとなり、電流検出回
路２２の出力はローレベルとなる。

通常時の状態においてチャンネルＣＨ１をオフパルス診断する場合には、スイッチング
素子１４をオフとし、スイッチング素子１５をオンとするので、図８（Ｂ）に示すように
、電流検出回路１０の出力はローレベルとなり、電圧検出回路１１の出力はローレベルと
なり、電流検出回路１２の出力はローレベルとなる。チャンネルＣＨ２は、通常時と同様
の状態なので、各検出回路の状態は変化しない。

通常時の状態において図６中二点鎖線Ｓｔで示すチャンネルＣＨ１、ＣＨ２間で短絡が
発生した場合、図８（Ｃ）に示すように、チャンネルＣＨ１では、電流検出回路１０の出
力がハイレベルとなり、電圧検出回路１１の出力がハイレベルとなり、電流検出回路１２
の出力がローレベルとなる。また、チャンネルＣＨ２では、電流検出回路２０の出力がハ
イレベルとなり、電圧検出回路２１の出力がハイレベルとなり、電流検出回路２２の出力
がローレベルとなる。

この短絡状態においてチャンネルＣＨ１をオフパルス診断する場合に、スイッチング素
子１４をオフとし、スイッチング素子１５をオンとすると、チャンネルＣＨ１では、電流
検出回路１０の出力がローレベルとなり、電圧検出回路１１の出力がローレベルとなり、
電流検出回路１２の出力がハイレベルとなる。チャンネルＣＨ２では、電流検出回路２０
の出力がハイレベルとなり、電圧検出回路１１の出力がローレベルとなり、電流検出回路
１２の出力がローレベルとなる。

ここで、通常時と短絡時との診断結果を比較すると、チャンネルＣＨ１の電流検出回路
１２で検出される診断値（図８（Ｂ），図８（Ｄ）の網掛け部分）が正常時と短絡時では
相違しており、チャンネルＣＨ１の電流検出回路１２では、チャンネルＣＨ２からの回り
込み電流によりローレベルからハイレベルとなったことが分かる。これは、チャンネルＣ
Ｈ１、ＣＨ２間で短絡が発生した場合には、チャンネルＣＨ２からの回り込み電流が短絡
箇所Ｓｔおよびスイッチング素子１５を経由して電流検出回路１２に流れ込み、通常時（
正常時）では検出されない電流が電流検出回路１２により検出されるからである。したが
って、診断時にチャンネルＣＨ１の電流検出回路１２がハイレベルとなった場合には、チ
ャンネルＣＨ１，ＣＨ２間で短絡による異常が発生したと判別できる。

（３）チャンネルＣＨ１の出力をオフ（ローインピーダンス）とし、チャンネルＣＨ２の
出力もオフ（ローインピーダンス）とした場合
図９（Ａ）〜図９（Ｄ）は、チャンネルＣＨ１＝オフ、チャンネルＣＨ２＝オフとした
場合の、各チャンネルにおける電流、電圧の状態を示している。チャンネルＣＨ１では、
出力をオフ（ローインピーダンス）とするために、スイッチング素子１４をオフすると共
にスイッチング素子１５をオンとするので、図９（Ａ）に示すように、電流検出回路１０
の出力はローレベルとなり、電圧検出回路１１の出力はローレベルとなり、電流検出回路
１２の出力はローレベルとなる。

同様に、チャンネルＣＨ２でも、出力をオフ（ローインピーダンス）とするために、ス
イッチング素子２４をオフすると共にスイッチング素子２５をオンとするので、図９（Ａ
）に示すように、電流検出回路２０の出力はローレベルとなり、電圧検出回路２１の出力
はローレベルとなり、電流検出回路２２の出力はローレベルとなる。

この通常時の状態においてチャンネルＣＨ１をオンパルス診断する場合、スイッチング
素子１４をオンとし、スイッチング素子１５をオフとするので、図９（Ｂ）に示すように
、電流検出回路１０の出力はハイレベルとなり、電圧検出回路１１の出力はハイレベルと
なり、電流検出回路１２の出力はローレベルとなる。チャンネルＣＨ２は、通常時と同様
の状態なので、各検出回路の状態は変化しない。

通常時の状態において、図６中二点鎖線Ｓｔで示すチャンネルＣＨ１、ＣＨ２間で短絡
が発生した場合、図９（Ｃ）に示すように、チャンネルＣＨ１では、電流検出回路１０の
出力はローレベルとなり、電圧検出回路１１の出力はローレベルとなり、電流検出回路１
２の出力はローレベルとなる。チャンネルＣＨ２でも、電流検出回路２０の出力はローレ
ベルとなり、電圧検出回路２１の出力はローレベルとなり、電流検出回路２２の出力はロ
ーレベルとなる。

この短絡状態においてチャンネルＣＨ１をオンパルス診断した場合、スイッチング素子
１４をオンとし、スイッチング素子１５をオフとすると、図９（Ｄ）に示すように、チャ
ンネルＣＨ１では、電流検出回路１０の出力はハイレベルとなり、電圧検出回路１１の出
力はローレベルとなり、電流検出回路１２の出力はローレベルとなる。チャンネルＣＨ２
では、電流検出回路２０の出力はローレベルとなり、電圧検出回路２１の出力はローレベ
ルとなり、電流検出回路２２の出力はハイレベルとなる。

ここで、通常時と短絡時との診断結果を比較すると、チャンネルＣＨ２の電流検出回路
２２で検出される診断値（図９（Ｂ），図９（Ｄ）の網掛け部分）が通常時（正常時）と
短絡時では相違しおり、チャンネルＣＨ２の電流検出回路２２では、チャンネルＣＨ１か
らの回り込み電流によりローレベルからハイレベルとなったことが分かる。これは、チャ
ンネルＣＨ１、ＣＨ２間で短絡が発生した場合には、チャンネルＣＨ１からの回り込み電
流が短絡箇所Ｓｔおよびスイッチング素子２５を経由して電流検出回路２２に流れ込み、
通常時（正常時）では検出されない電流が電流検出回路２２により検出されるからである
。したがって、診断時にチャンネルＣＨ２の電流検出回路２２がハイレベルとなった場合
には、チャンネルＣＨ１，ＣＨ２間で短絡による異常が発生したと判別できる。

以上説明したように、第４の実施の形態によれば、チャンネルＣＨ１、ＣＨ２間で短絡
が発生したときに、チャンネルＣＨ１，ＣＨ２間で発生した短絡を検出できると共に、さ
らに複数のチャンネルが存在する場合には干渉し合っているチャンネルについても判別す
ることができる。

なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣
旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。

１０，１２，２０，２２電流検出回路
１１，２１電圧検出回路
１３制御素子
１４，１５，２４，２５スイッチング素子
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄディジタル出力回路
Ｖ１電源
Ｒ１，Ｒ２負荷

Claims

電源から供給される電圧を２値の電圧レベルで第１の負荷に出力するディジタル出力回路において、
前記第１の負荷に並列に接続された電圧検出回路と、
一端が前記電源に接続され、他端が前記第１の負荷に接続された第１のスイッチング素子と、
前記第１の負荷に並列に接続されると共に、前記第１のスイッチング素子に直列に接続された第２のスイッチング素子と、
前記第１および第２のスイッチング素子のそれぞれに接続され、前記第１のスイッチング素子をオフ状態としたときに前記第２のスイッチング素子がオン状態となるように前記第１および前記第２のスイッチング素子を制御し、ディジタル出力回路の出力オフ時における前記第１の負荷の出力インピーダンスを低下させる制御部と
を備えることを特徴とするディジタル出力回路。
前記第２のスイッチング素子に直列に接続されると共に、前記第１の負荷と並列に接続された電流検出回路をさらに備える
ことを特徴とする請求項１に記載のディジタル出力回路。
前記制御部は、前記第１および第２のスイッチング素子のそれぞれを同時にオン状態として前記ディジタル出力回路の内部で短絡状態を模擬し、
前記電流検出回路は、前記制御部により模擬された前記ディジタル出力回路の内部の短絡状態を検出する
ことを特徴とする請求項２に記載のディジタル出力回路。
前記電源には第２の負荷が接続され、
一端が前記電源に接続され、他端が前記第２の負荷に接続された第３のスイッチング素子と、
前記第２の負荷に並列に接続されると共に、前記第３のスイッチング素子に直列に接続された第４のスイッチング素子とをさらに備え、
前記制御部は、前記第３および第４のスイッチング素子のそれぞれに接続され、前記第３のスイッチング素子をオフ状態としたときに前記第４のスイッチング素子がオン状態となるように前記第３および前記第４のスイッチング素子を制御する
ことを特徴とする請求項１から請求項３のいずれか一項に記載のディジタル出力回路。
前記第４のスイッチング素子に直列に接続されると共に、前記第２の負荷と並列に接続された電流検出回路をさらに備える
ことを特徴とする請求項４に記載のディジタル出力回路。