JP2003035747A - 半導体検査システムおよび半導体検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体検査装置から出力される複数の信号の
信号遅延差を容易に抑制することができる半導体検査方
法を提供する。 【解決手段】 被検査装置５０はソケットボード３０上
の一方の面に設置する。また、半導体検査装置１から送
信されるライト信号のタイミングを調整する補助検査装
置２００はソケットボード３０上の他方の面に設置す
る。このとき、被検査装置５０の入出力ピン５１に対応
した補助検査装置２００の入出力ピン２０１をソケット
ボード３０のスルーホール３３を介して一対一で接続す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
装置を検査する半導体検査方法に関し、特に半導体検査
装置を用いた半導体検査方法に関する。

【０００２】

【従来の技術】半導体集積回路装置は、出荷前に半導体
検査装置により評価テストが実施された後、良品のみ出
荷される。

【０００３】図１６は従来の半導体検査装置の概略構成
を示すブロック図である。図１６を参照して、半導体検
査装置１は、本体１０と、汎用ボード２０とを含む。

【０００４】汎用ボード２０は本体１０とコネクタ７０
を介して接続される。汎用ボード２０は本体１０と被検
査装置５０との間の信号伝達のために設置される。

【０００５】ソケットボード３０の各パッド３１は汎用
ボード２０と同軸ケーブル６０で接続される。汎用ボー
ド２０およびソケットボード３０は検査対象である半導
体集積回路装置５０の種類に応じて交換する。

【０００６】検査対象である半導体集積回路装置５０
（以下、被検査装置５０と称する）はＩＣソケット４０
を介してソケットボード３０に接続される。ＩＣソケッ
ト４０は半導体集積回路装置５０の入出力ピンとパッド
３１とを電気的に接続する。

【０００７】半導体検査装置１は、複数のテストパター
ン信号をライト信号として被検査装置５０に伝達する。
被検査装置５０はライト信号に対応してリード信号を出
力する。本体１０は被検査装置５０から出力されたリー
ド信号を受け、被検査装置５０が良品であるか不良品で
あるかを判定する。

【０００８】近年、半導体集積回路装置は外部回路装置
との応答速度の高速化が要求されている。特に、外部ク
ロック信号に同期して動作する同期型半導体集積回路装
置では、高周波化が進んでいる。その結果、外部クロッ
ク信号と各制御信号とのセットアップタイムや、ホール
ドタイムや、アクセスタイムといったＡＣパラメータ値
はますます小さくなっている。

【０００９】

【発明が解決しようとする課題】半導体集積回路装置の
応答速度の高速化により、半導体検査装置は高周波信号
の入力および判定が可能であり、かつ各信号の被検査装
置への入力タイミングのずれ（以下スキューと称する）
を高精度に調整する必要がでてきた。

【００１０】スキューを調整する方法としては、半導体
検査装置と被検査装置とに接続されるＩＣソケット端で
高精度なタイミング調整を実施するために、オシロスコ
ープや基準コンパレータを用いてＩＣソケットのピンご
とに調整する方法がある。また、ＩＣソケットのピン間
を短絡させた専用治具を用いて、半導体検査装置で発生
する信号の遅延差を半導体検査装置内のコンパレータで
測定し、調整する方法もある。以上のような方法で調整
した調整結果の情報は半導体検査装置内で保存され、半
導体検査時に反映する。

【００１１】以上に示したスキュー調整方法は、スキュ
ー調整時と検査時の環境の違いによりその精度に誤差が
発生する。たとえば、スキュー調整した時の半導体検査
装置の周囲温度と検査時の周囲温度とにずれがあれば、
半導体検査装置内のタイミング発生回路等の特性にずれ
が生じる。

【００１２】このような環境による精度誤差の発生を防
止するため、半導体検査装置内のタイミング発生回路等
の主要回路の周辺に温度がほぼ一定に保たれる液体を循
環させる冷却機構を用いた方法がある。これにより、半
導体検査装置の周辺温度の影響や、半導体検査装置内の
主要回路自身の発熱による温度上昇が防止される。その
結果、半導体検査装置が高精度な検査を実施することが
できる。

【００１３】しかしながら、以上に示したスキュー調整
方法は半導体検査装置の回路構成を複雑化する。その結
果、半導体検査装置のコストは上昇している。

【００１４】この発明の目的は、半導体検査装置から出
力される複数の信号の信号遅延差を容易に抑制すること
ができる半導体検査方法を提供することである。

【００１５】

【課題を解決するための手段】この発明による半導体検
査システムは、半導体集積回路装置を検査する半導体検
査システムであって、半導体検査装置と、検査時に半導
体集積回路装置を設置するためのソケットボードと、ソ
ケットボードに設置される補助検査装置とを含み、補助
検査装置は、半導体検査装置から出力される複数のライ
ト信号を受ける受信手段と、複数のライト信号のタイミ
ングを調整するタイミング調整手段と、タイミング調整
手段により調整されたライト信号を半導体集積回路装置
に出力する出力手段と、ライト信号の入出力を行うため
の入出力端子とを含む。

【００１６】これにより、補助検査装置でライト信号の
タイミング調整が可能となる。よって、半導体集積回路
装置に入力されるライト信号の遅延差を抑制することが
できる。

【００１７】好ましくはさらに、補助検査装置は、ライ
ト信号を受けた半導体集積回路装置から出力される信号
が所定の信号となっているか否かを判定する判定手段を
含む。

【００１８】これにより、半導体集積回路装置から出力
される信号に遅延差が生じる前に判定することができ
る。よって、半導体検査の精度が上がる。

【００１９】好ましくは、補助検査装置は、半導体集積
回路装置と同じ仕様を有するもう１つの半導体集積回路
装置内に含まれる。

【００２０】これにより、新たな規格の半導体集積回路
装置を検査するときに、半導体集積回路装置のうちの１
つを補助検査装置として使用できる。よって、半導体集
積回路装置の規格の変化に応じて補助検査装置を新たに
製造する必要がなくなる。

【００２１】好ましくはさらに、半導体検査システム
は、ＩＣソケットを含み、補助検査装置はＩＣソケット
に含まれ、ＩＣソケットは、補助検査装置の入出力端子
と、補助検査装置の入出力端子に対応した半導体集積回
路装置の入出力端子とを電気的に接続可能とするバネ手
段を含み、半導体集積回路装置は、ＩＣソケットを介し
てソケットボードに接続される。

【００２２】これにより、半導体集積回路装置の交換が
容易となり、さらに補助検査装置が故障したときでも、
補助検査装置の交換が容易となる。

【００２３】この発明による半導体検査システムは、半
導体集積回路装置を検査する半導体検査システムであっ
て、半導体検査装置と、検査時に半導体集積回路装置を
設置するためのソケットボードと、ソケットボードに設
置される補助検査装置とを含み、補助検査装置は、複数
のライト信号を発生するパターン発生手段と、ライト信
号を受けた半導体集積回路装置から出力される信号が所
定の信号となっているか否かを判定する判定手段と、ラ
イト信号を半導体集積回路装置に出力し、判定手段によ
る判定結果を半導体検査装置に出力し、半導体集積回路
装置から出力される信号を受ける入出力手段とを含む。

【００２４】これにより、補助検査装置からライト信号
が出力され、補助検査装置が半導体集積回路装置の判定
を行なう。よって、補助検査装置を半導体集積回路装置
近傍に設置することで、ライト信号の遅延差は抑えられ
る。また、補助検査装置で半導体集積回路装置の判定を
行なうため、半導体検査の精度が上がる。

【００２５】この発明による半導体検査方法は、半導体
集積回路装置を検査する半導体検査装置と補助検査装置
とを含む半導体検査システムを用いた半導体検査方法で
あって、補助検査装置と半導体集積回路装置とを同一の
ソケットボードに設置するステップと、半導体検査装置
が補助検査装置に複数のライト信号を出力するステップ
と、補助検査装置が複数のライト信号のタイミング調整
を行うステップと、半導体集積回路装置が調整されたタ
イミング信号を受信するステップとを含む。

【００２６】これにより、補助検査装置でライト信号の
タイミング調整が可能となる。よって、半導体集積回路
装置に入力されるライト信号の遅延差を抑制することが
できる。

【００２７】好ましくはさらに、半導体検査方法は、半
導体集積回路装置がライト信号に応答して、信号を出力
するステップと、補助検査装置が半導体集積回路装置か
ら出力された信号を受けるステップと、半導体集積回路
装置から出力された信号が所定の信号になっているか否
かを、補助検査装置が判定するステップとを含む。

【００２８】これにより、半導体集積回路装置から出力
される信号に遅延差が生じる前に判定することができ
る。よって、半導体検査の精度が上がる。

【００２９】好ましくは、補助検査装置と半導体集積回
路装置とを同一のソケットボードに設置するステップ
は、補助検査装置をソケットボードの一方の面上に設置
する補助検査装置設置ステップと、半導体集積回路装置
をソケットボードの他方の面上に設置する半導体集積回
路装置設置ステップとを含み、補助検査装置設置ステッ
プと半導体集積回路装置設置ステップとでは、補助検査
装置の入出力端子を、スルーホールを介して半導体集積
回路装置の入出力端子に対応して接続する。

【００３０】これにより、ソケットボード上に必要な配
線を最小限に抑えることができる。よって、配線長によ
る信号遅延差を抑制することができる。

【００３１】好ましくは、補助検査装置と半導体集積回
路装置とを同一のソケットボードに設置するステップで
は、補助検査装置をＩＣソケットを介してソケットボー
ドに接続するステップと、半導体集積回路装置をＩＣソ
ケットを介してソケットボードに接続するステップとを
含む。

【００３２】これにより、補助検査装置または半導体集
積回路装置の交換が容易となる。好ましくは、補助検査
装置と半導体集積回路装置とを同一のソケットボードに
設置するステップは、半導体集積回路装置を、補助検査
装置を含むＩＣソケットを介してソケットボードに接続
するＩＣソケット設置ステップを含み、ＩＣソケット設
置ステップでは、半導体集積回路装置の入出力端子をＩ
Ｃソケット内の補助検査装置の入出力端子に対応して接
続する。

【００３３】これにより、半導体集積回路装置の交換が
容易となり、さらに補助検査装置が故障したときでも、
補助検査装置の交換が容易となる。

【００３４】この発明による半導体検査方法は、半導体
集積回路装置を検査する半導体検査装置と補助検査装置
とを含む半導体検査システムを用いた半導体検査方法で
あって、補助検査装置がテストパターンを半導体集積回
路装置に出力するステップと、半導体集積回路装置がラ
イト信号に応答して、信号を出力するステップと、半導
体集積回路装置から出力された信号を、補助検査装置が
受けるステップと、半導体集積回路装置から出力された
信号が所定の信号になっているか否かを、補助検査装置
が判定するステップと、補助検査装置が判定結果を半導
体検査装置に送信するステップとを含む。

【００３５】これにより、補助検査装置からライト信号
が出力され、補助検査装置が半導体集積回路装置の判定
を行なう。よって、補助検査装置を半導体集積回路装置
近傍に設置することで、ライト信号の遅延差は抑えられ
る。また、補助検査装置で半導体集積回路装置の判定を
行なうため、半導体検査の精度が上がる。

【００３６】この発明による半導体検査方法は、半導体
集積回路装置を検査する半導体検査装置を用いた半導体
検査方法であって、半導体検査装置のソケットボードの
一方の面上に半導体集積回路装置を設置する未検査品設
置ステップと、ソケットボードの他方の面上に、半導体
集積回路装置と同じ仕様を有し、かつ良品と判定された
もう１つの半導体集積回路装置を設置する良品設置ステ
ップと、半導体検査装置が半導体集積回路装置に複数の
ライト信号を出力するステップと、ライト信号に応答し
て、半導体集積回路装置に流れる電源電流を半導体検査
装置が受けるステップとを含む。

【００３７】これにより、検査によりあらかじめ良品と
判定された半導体集積回路装置を基準サンプルとして用
いることで、高精度な検査をより簡略化して行なうこと
ができる。

【００３８】好ましくは、未検査品設置ステップおよび
良品設置ステップは、半導体集積回路装置をＩＣソケッ
トを介してソケットボードに接続するステップを含む。

【００３９】これにより、半導体集積回路装置の交換が
容易となる。

【００４０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明する。なお、図中同一または相当
部分には同一符号を付してその説明は繰り返さない。

【００４１】［実施の形態１］図１は、昨今の同期型半
導体集積回路装置の高周波化によるＡＣパラメータ値の
縮小化を示したタイミングチャートのうち、半導体検査
装置から半導体集積回路装置へ送信されるライト信号を
示すタイミングチャートである。

【００４２】図１（Ａ），（Ｂ）を参照して、半導体集
積回路装置の高周波化により半導体検査装置の基準信号
ＣＬＫは高周波化され、その結果、ライト信号φＡ１，
φＢ１のタイミングチャートは図１（Ａ）から図１
（Ｂ）へと変わる。そのため、テストレイト内で確定し
なければならないデータのセットアップタイムやホール
ドタイムも小さくなる。

【００４３】その結果、半導体検査装置から入力される
各ライト信号は、半導体集積回路装置の入出力ピンでよ
り高精度に位相を揃える必要がある。たとえば、製品規
格でセットアップタイムが数百ｐｓ以下となる半導体集
積回路装置を検査する場合、半導体検査装置が正確に検
査するためには、少なくとも半導体検査装置が数十ｐｓ
のスキュー精度を有する必要がある。

【００４４】図２は、同期型半導体集積回路装置の高周
波化によるＡＣパラメータ値の縮小化を示したタイミン
グチャートのうち、半導体集積回路装置から半導体検査
装置へ送信されるリード信号を示すタイミングチャート
である。

【００４５】図２を参照して、テストレイトが小さくな
ると、リード信号φＡ２，φＢ２のタイミングチャート
は図２（Ａ）から図２（Ｂ）へと変化する。よって、半
導体集積回路装置から出力されるデータの出力ホールド
タイムやアクセスタイムも小さくなる。

【００４６】その結果、半導体集積回路装置から出力さ
れるリード信号についても高いスキュー精度が要求され
る。

【００４７】図３は実施の形態１における半導体検査シ
ステムの概略構成を示すブロック図である。

【００４８】図３を参照して、半導体検査システム１０
０は、半導体検査装置１とソケットボード３０と補助検
査装置２００とを含む。半導体検査装置１は、本体１０
と汎用ボード２０とを含む。なお、本体１０と汎用ボー
ド２０はコネクタ７０で接続される。

【００４９】補助検査装置２００は、被検査装置５０と
同じソケットボード３０上に設置される。被検査装置５
０の入出力ピン５１は、補助検査装置２００の対応する
入出力ピン２０１と接続される。なお、ソケットボード
３０と汎用ボード２０は同軸ケーブル６０で接続され
る。

【００５０】図４は図３中の半導体検査装置１の本体１
０内の構成を示すブロック図である。

【００５１】図４を参照して、本体１０は、テスタプロ
セッサ１０１と、パターンジェネレータ１０２と、タイ
ミングジェネレータ１０３と、アドレススクランブラ１
０４と、データスクランブラ１０５と、データセレクタ
１０６と、フェイルメモリ１０７と、デバイス電源１０
８と、印加電圧１０９と、フォーマッタ１１０と、ピン
エレクトロニクス１１１と、コンパレータロジック１１
２と、判定電圧１１３と、ＤＣ測定ユニット１１４とを
含む。

【００５２】テスタプロセッサ１０１は、半導体検査装
置専用に開発されたコンピュータで、本体１０内全体を
制御する。なお、テスタプロセッサ１０１内には、被検
査装置５０の最終的な判定結果が記憶される。

【００５３】タイミングジェネレータ１０３は、半導体
検査装置の基本となる基準信号ＲＴ０を出力する。基準
信号ＲＴ０は、半導体検査のサイクルタイムを決定す
る。また、タイミングジェネレータ１０３は、基準信号
ＲＴ０の出力と同時に、後述するコンパレータロジック
１１２へストローブ信号を出力する。

【００５４】パターンジェネレータ１０２は、タイミン
グジェネレータ１０３から出力された基準信号ＲＴ０に
同期して、あらかじめ設定されたプログラミングデータ
を出力する。出力されたデータはアドレススクランブラ
１０４，データスクランブラ１０５，データセレクタ１
０６を介してフォーマッタ１１０およびコンパレータロ
ジック１１２へ出力される。以下、コンパレータロジッ
クへ出力されたプログラミングデータを期待値パターン
と称する。

【００５５】アドレススクランブラ１０４は、パターン
ジェネレータ１０２より出力されたプログラミングデー
タ中のアドレス情報について、被検査装置５０内のセル
の配置に合わせたアドレス情報に変換する。

【００５６】データスクランブラ１０５は、パターンジ
ェネレータ１０２より出力されたプログラミングデータ
中のパルスを決定するデータ情報について、被検査装置
５０内のセルの配置に合わせたデータ情報に変換する。

【００５７】データセレクタ１０６は、パターンジェネ
レータ１０２から出力されたプログラミングデータと、
アドレススクランブラ１０４から出力されるアドレス情
報と、データスクランブラ１０５から出力されるデータ
情報とを受け、半導体集積回路装置のどのアドレスにデ
ータを割り当てるかを決定する。

【００５８】フォーマッタ１１０は、データセレクタか
ら出力された信号とタイミングジェネレータ１０３から
出力された基準信号ＲＴ０とを受け、基準信号ＣＬＫと
ライト信号とを出力する。

【００５９】ピンエレクトロニクス１１１は、基準信号
ＣＬＫおよびライト信号を出力するためのドライバ１２
０と、被検査装置５０から出力されたリード信号を受け
るコンパレータ１２１で構成される。

【００６０】印加電圧１０９は、ピンエレクトロニクス
１１１内のドライバ１２０に接続される。印加電圧を受
けたドライバ１２０は、フォーマッタ１１０から出力さ
れたライト信号を印加電圧で設定された電圧レベルに増
幅する。

【００６１】判定電圧１１３は、ピンエレクトロニクス
１１１内のコンパレータ１２１に接続される。判定電圧
を受けたコンパレータは、半導体集積回路装置から出力
されたリード信号が判定電圧で設定されたＨレベルの電
圧よりも高いかどうか、Ｌレベルの電圧よりも低いかど
うかの比較を行う。なお、比較のタイミングは、タイミ
ングジェネレータ１０３からのストローブ信号で決定さ
れる。

【００６２】デバイス電源１０８は、電流容量の大きい
電圧源であり、プログラムによって電圧の設定が可能で
ある。デバイス電源１０８は検査を行う被検査装置５０
の電源用として利用される。

【００６３】コンパレータロジック１１２は、パターン
ジェネレータ１０２から出力された期待値パターンと、
コンパレータ１２１から出力された信号とを比較し、検
査対象である半導体集積回路装置の各々の入出力ピンか
ら出力されたリード信号が期待値パターンと等しいか否
かを判定する。

【００６４】ＤＣ測定ユニット１１４は、電流計と定電
圧源とを組み合わせた回路で、半導体集積回路装置に電
圧を印加して、電流値を測定する。

【００６５】フェイルメモリ１０７はコンパレータロジ
ック１１２で判定された半導体集積回路装置の入出力ピ
ンごとの判定結果を、アドレススクランブラ１０４から
出力されたアドレス情報に対応付けて記憶する。

【００６６】なお、被検査装置５０が製品として良品か
不良品かを判定した結果は、テスタプロセッサ１０１内
の記憶部（図示せず）に記憶される。

【００６７】図５は、図３中の補助検査装置２００の構
成を示す回路図である。図５を参照して、補助検査装置
２００は、入出力ピン群２０１と、バッファ回路ＢＦ１
〜ＢＦ１２と、フリップフロップＦＦ１，ＦＦ２と、コ
ンパレータロジックＣＰ１，ＣＰ２とを含む。

【００６８】フリップフロップＦＦ１，ＦＦ２と、コン
パレータロジックＣＰ１，ＣＰ２とには、入出力ピン群
２０１から入力／出力切替信号ＳＷ１が入力される。半
導体検査装置１から出力されたライト信号が補助検査装
置２００に入力されるときは、入力／出力切替信号ＳＷ
１により、フリップフロップＦＦ１，ＦＦ２が動作を行
なう。このとき、コンパレータＣＰ１，ＣＰ２は動作を
停止する。また、被検査装置５０から出力される信号が
補助検査装置２００に入力されるときは、入力／出力切
替信号ＳＷにより、コンパレータＣＰ１，ＣＰ２が動作
を行なう。このとき、フリップフロップＦＦ１，ＦＦ２
は動作を停止する。

【００６９】さらにコンパレータＣＰ１，ＣＰ２には判
定結果出力信号ＳＷ２が入力される。

【００７０】フリップフロップＦＦ１は半導体検査装置
１から出力されるライト信号φＡ１と基準信号ＣＬＫと
をバッファＢＦ１，ＢＦ２を介して入力する。フリップ
フロップＦＦ１はバッファＢＦ１を介して入力されるラ
イト信号φＡ１を、バッファＢＦ２を介して入力される
基準信号ＣＬＫに同期して出力する。フリップフロップ
ＦＦ１から出力されたライト信号φＡ１１は、被検査装
置５０へ出力される。

【００７１】フリップフロップＦＦ２は、半導体検査装
置１から出力されるライト信号φＢ１と基準信号ＣＬＫ
とをバッファＢＦ３，ＢＦ４を介して入力する。フリッ
プフロップＦＦ２は入力されるライト信号φＢ１を基準
信号ＣＬＫに同期させて出力する。フリップフロップＦ
Ｆ２から出力されたライト信号φＢ１１は、被検査装置
５０へ出力される。

【００７２】以上の動作により、フリップフロップＦＦ
１，ＦＦ２はライト信号φＡ１，φＢ１のタイミング調
整回路として機能する。

【００７３】コンパレータＣＰ１はバッファＢＦ５を介
して入力されるライト信号φＡ１と、被検査装置５０か
ら出力され、バッファＢＦ１１を介して入力されるリー
ド信号φＡ２とを受け、ライト信号φＡ１とリード信号
φＡ２とを、バッファＢＦ７を介して入力される基準信
号ＣＬＫのトリガタイミングで比較する。比較の結果、
ライト信号φＡ１とリード信号φＡ２とが不一致の場
合、判定信号φＤ１をバッファＢＦ６を介して半導体検
査装置１へ出力する。なお、判定信号φＤ１は、判定結
果出力信号ＳＷ２が活性化されたときに出力される。

【００７４】コンパレータＣＰ２はバッファＢＦ８を介
して入力されるライト信号φＢ１と、被検査装置５０か
ら出力され、バッファＢＦ１２を介して入力されるリー
ド信号φＢ２とを受け、ライト信号φＢ１とリード信号
φＢ２とを、バッファＢＦ１０を介して入力される基準
信号ＣＬＫのトリガタイミングで比較する。比較の結
果、ライト信号φＢ１とリード信号φＢ２とが不一致の
場合、判定信号φＤ２をバッファＢＦ９を介して半導体
検査装置１へ出力する。なお、判定信号φＤ２は、判定
信号φＤ１と同様に、判定結果出力信号ＳＷ２が活性化
されたときに出力される。

【００７５】なお、図５ではライト信号が２つの場合の
補助検査装置２００の構成について説明したが、２つ以
上のライト信号に対しては、ライト信号の数に相当する
フリップフロップおよびコンパレータを構成する補助検
査装置が用いられる。

【００７６】以上の構成を含む半導体検査装置１と補助
検査装置２００とを用い、補助検査装置２００を被検査
装置５０と同一のソケットボード３０に設置する。

【００７７】次に半導体検査システム１００の動作につ
いて説明する。図６は、半導体検査システム１００を用
いて被検査装置の検査を行なった場合の書込信号のタイ
ミングチャートである。

【００７８】図６（Ａ）を参照して、半導体検査装置１
から出力されたライト信号φＡ１，φＢ１と基準信号Ｃ
ＬＫとは、汎用ボード２０上およびソケットボード３０
上のパターン配線のインピーダンスと、同軸ケーブル６
０のインピーダンスとの影響を受ける。よって、ライト
信号φＡ１，φＢ１と基準信号ＣＬＫとが補助検査装置
２００に入力されるとき、各信号のタイミングがずれた
状態となっている。

【００７９】補助検査装置２００に入力されたライト信
号φＡ１，φＢ１は、フリップフロップＦＦ１，ＦＦ２
で基準信号ＣＬＫに同期される。その結果、ライト信号
φＡ１，φＢ１は補助検査装置２００から出力される時
点で、再び基準信号ＣＬＫと同期される。よって、被検
査装置５０に入力されるライト信号φＡ１，φＢ１と基
準信号ＣＬＫのタイミングのずれは抑えられる。

【００８０】一方、被検査装置５０から出力されるリー
ド信号φＡ２，φＢ２を半導体検査装置１のコンパレー
タロジック１１２で判定する場合、リード信号φＡ２，
φＢ２は、被検査装置５０と半導体検査装置１とを結ぶ
同軸ケーブル６０のインピーダンスとパターン配線のイ
ンピーダンスとの影響を受ける。よって半導体検査装置
１は正確な判定ができないおそれがある。よって、補助
検査装置２００は、コンパレータＣＰ１，ＣＰ２でリー
ド信号φＡ２，φＢ２の判定を行ない、その判定結果を
半導体検査装置１へ出力する。これにより、被検査装置
５０に対する検査結果がより正確となる。

【００８１】以上の動作により、補助検査装置を被検査
装置と同じソケットボード上に設置することでライト信
号のタイミング調整が容易かつ高精度となる。

【００８２】［実施の形態２］実施の形態１では、補助
検査装置２００内でライト信号のタイミング調整を行な
った。

【００８３】しかしながら、ライト信号のタイミング調
整をより高精度に行なうためには、ライト信号を補助検
査装置自体で発生させることが望ましい。

【００８４】図７は実施の形態２における半導体検査シ
ステムの概略構成を示すブロック図である。

【００８５】図７を参照して、実施の形態２における半
導体検査システム１５０は、半導体検査システム１００
と比較して、半導体検査装置１の代わりに半導体検査装
置２を、補助検査装置２００の代わりに補助検査装置３
００をそれぞれ含む。

【００８６】補助検査装置３００は、図３に示した半導
体検査システム１００内の補助検査装置２００と同じ
く、被検査装置５０と同じソケットボード３０上に設置
される。

【００８７】補助検査装置３００は、タイミングジェネ
レータ１０３とフォーマッタ１１０とピンエレクトロニ
クス１１１とコンパレータロジック１１２とを含む。

【００８８】各ブロック回路の機能については、図４で
示した各ブロック回路の機能と同じであるため、その説
明は繰り返さない。

【００８９】半導体検査装置２は、テスタプロセッサ１
０１と、パターンジェネレータ１０２と、アドレススク
ランブラ１０４と、データスクランブラ１０５と、デー
タセレクタ１０６と、フェイルメモリ１０７と、デバイ
ス電源１０８と、印加電圧１０９と、判定電圧１１３
と、ＤＣ測定ユニット１１４とを含む。

【００９０】各ブロック回路の機能については、図４で
示した各ブロック回路の機能と同じであるため、その説
明は繰り返さない。

【００９１】半導体検査装置２は、図示していないが図
３に示した半導体検査装置１と同様に、汎用ボード２０
および同軸ケーブル６０を含む。半導体検査装置２と補
助検査装置３００とは、図３と同様に、コネクタ７０，
汎用ボード２０，同軸ケーブル６０，ソケットボード３
０を介して接続される。

【００９２】図８は半導体検査システム１５０を用いて
被検査装置５０の検査を行なった場合のライト信号のタ
イミングチャートである。

【００９３】図８を参照して、補助検査装置３００内で
ライト信号φＡ１，φＢ１および基準信号ＣＬＫは生成
される。よって、ライト信号φＡ１とライト信号φＢ１
と基準信号ＣＬＫのタイミングを調整する必要はなく、
補助検査装置３００が、生成したライト信号φＡ１とラ
イト信号φＢ１と基準信号ＣＬＫを被検査装置５０に出
力しても、タイミング誤差の発生は抑制される。その結
果、ライト信号φＡ１とφＢ１とは同一タイミングで被
検査装置５０へ出力される。

【００９４】また、補助検査装置３００はコンパレータ
ロジック１１２を有する。よって、補助検査装置３００
は、被検査装置５０から出力されるリード信号φＡ２，
Ｂ２の判定を、補助検査装置３００内で行なうことがで
きる。よって、半導体検査システム１５０は検査結果を
より正確に判定することができる。

【００９５】さらに実施の形態２における半導体検査シ
ステム１５０では、補助検査装置３００でライト信号の
生成およびリード信号の判定を行なうため、実施の形態
１における半導体検査システム１００と比較して、半導
体検査装置の構成を簡略化できる。すなわち、半導体検
査システム１５０では、半導体検査装置内にタイミング
ジェネレータやフォーマッタといったライト信号を生成
するための構成は必要ない。また、リード信号の判定に
必要なコンパレータロジックも必要ない。

【００９６】なお、半導体検査装置１と補助検査装置３
００とを用いて被検査装置５０の検査をすることも当然
可能である。このときは、半導体検査装置１内のタイミ
ングジェネレータ１０３と、フォーマッタ１１０と、コ
ンパレータロジック１１２とは機能しない。

【００９７】また、補助検査装置が、半導体検査装置１
内の電源系を除く全てのブロック回路を含むこともでき
る。

【００９８】［実施の形態３］実施の形態１および２で
は、同一ソケットボードの同一面上に被検査装置と補助
検査装置とを設置した。しかしながら、同一面上に被検
査装置と補助検査装置を設置した場合は、被検査装置の
入出力ピンと補助検査装置の入出力ピンとをパターン配
線で接続しなければならない。よって、ライト信号およ
びリード信号のタイミングにはパターン配線のインピー
ダンスが影響する。複数のライト信号間または、複数の
リード信号間で遅延差が発生する。よって、パターン配
線長による信号の遅延差を抑制するために、被検査装置
と補助検査装置はより接近して設置するほうが望まし
い。

【００９９】図９は実施の形態３におけるソケットボー
ド上での補助検査装置と被検査装置との設置方法を示す
模式図である。

【０１００】図９を参照して、被検査装置５０と補助検
査装置２００とはともにＴＳＯＰパッケージまたはＱＦ
Ｐパッケージで封止される。このとき被検査装置５０の
入出力ピン５１と補助検査装置２００の入出力ピン２０
１とは同じピンピッチとする。

【０１０１】被検査装置５０はソケットボード３０上の
一方の面に設置する。また、補助検査装置２００はソケ
ットボード３０上の他方の面に設置する。このとき、被
検査装置５０における調整が必要な入出力ピン５１に対
応した補助検査装置２００の入出力ピン２０１をソケッ
トボード３０のスルーホール３３を介して一対一で接続
する。また、被検査装置５０における調整不要な入出力
ピン５１に対応した補助検査装置２００の入出力ピン２
０１と半導体検査装置１とケーブル６０、同軸信号用ホ
ール４２、同軸ＧＮＤ用ホール４１を介して接続する。

【０１０２】このような被検査装置５０と補助検査装置
２００との接続では、被検査装置５０の入出力ピン５１
と補助検査装置２００の入出力ピン２０１とを結ぶパタ
ーン配線は不要である。よって、被検査装置５０の入出
力ピン５１と補助検査装置２００の入出力ピン２０１と
の間の配線のインピーダンスとによって発生する信号遅
延差は無視できる状態となる。よって、より高精度な検
査が可能となる。

【０１０３】図１０は実施の形態３におけるソケットボ
ード上での補助検査装置と被検査装置との他の設置方法
を示す模式図である。

【０１０４】図１０を参照して、被検査装置５０と補助
検査装置２００とはともにＢＧＡパッケージまたはＣＳ
Ｐパッケージで封止される。このとき被検査装置５０の
ハンダボール配列と補助検査装置２００のハンダボール
配列とは同じとする。

【０１０５】被検査装置５０はソケットボード３０上の
一方の面に設置する。また、補助検査装置２００はソケ
ットボード３０上の他方の面に設置する。このとき、被
検査装置５０における調整が必要なハンダボールに対応
した補助検査装置２００のハンダボールをソケットボー
ド３０のスルーホール３３を介して一対一で接続する。
また、被検査装置５０における調整不要なハンダボール
に対応した補助検査装置２００のハンダボールと半導体
検査装置１とを同軸ケーブル６０、同軸信号用ホール４
２、同軸ＧＮＤ用ホール４１を介して接続する。

【０１０６】以上のように被検査装置および補助検査装
置がともにＢＧＡパッケージまたはＣＳＰパッケージで
封止された場合でも配線パターンを極力短くすることで
配線長による信号遅延差を抑えることができる。

【０１０７】なお、被検査装置５０と補助検査装置２０
０との交換を容易とするため、被検査装置５０と補助検
査装置２００とがソケットボードから着脱可能となる方
が望ましい。

【０１０８】図１１はソケットボード３０に設置された
被検査装置５０と補助検査装置２００との設置状況を示
す模式図である。

【０１０９】図１１を参照して、被検査装置５０とソケ
ットボード３０とは、ＩＣソケット６１を介して接続さ
れる。ＩＣソケット６１は、被検査装置５０のハンダボ
ールの配列に等しい複数のリード６２を含む。リード６
２はソケットボード３０のピンソケット３１と被検査装
置５０のハンダボールとを接続する。なお、リード６２
にはバネが含まれている。よって、被検査装置５０はソ
ケットボード３０と着脱可能である。よって、被検査装
置５０の交換が容易となる。

【０１１０】同様に、補助検査装置２００はＩＣソケッ
ト６３を介してソケットボード３０と接続される。よっ
て、補助検査装置２００が故障した場合でも容易に交換
が可能となる。

【０１１１】以上に示した実施の形態３における半導体
検査システムでは、半導体検査装置１と補助検査装置２
００とを用いたが、半導体検査装置２と補助検査装置３
００とを用いてもよい。また半導体検査装置１と補助検
査装置３００とを用いてもよい。

【０１１２】［実施の形態４］図１２は実施の形態４に
おける半導体検査システムのうち、被検査装置と同一ソ
ケットボード上に設置される補助検査装置の構成につい
て示す模式図である。

【０１１３】図１２を参照して、被検査装置５０はＩＣ
ソケット６５を介してソケットボード３０に接続され
る。ＩＣソケット６５は補助検査装置２００と複数のリ
ード６６とを含む。リード６６は、ばね６７と下端子６
８とで構成される。下端子６８はばね６７と接続されて
いる。また、下端子６８は補助検査装置２００の入出力
ピン２０１と接続され、その先端はソケット基体から突
出しており、ソケットボード３０のピンソケット３１に
挿入される。ばね６７の一端はソケット基体内で下端子
６８と接続されており、他端はソケット基体から突出し
ている。被検査装置５０の入出力ピン５１がリード６６
のばね６８を押し圧す場合、ばね６８の反発力で被検査
装置５０の入出力ピンと、ソケットボーど３０とが確実
に接続される。また、リード６６と補助検査装置２００
の入出力ピン２０１とが接続されていることから、被検
査装置５０の入出力ピン５１に対応した補助検査装置２
００の入出力ピン２０１が接続される。

【０１１４】以上に示したＩＣソケット６５を用いるこ
とにより、被検査装置５０の交換を容易とし、さらに補
助検査装置２００が故障したときは、補助検査装置２０
０を含むＩＣソケット６５を交換することで補助検査装
置２００の交換も容易に行なうことができる。

【０１１５】なお、ＩＣソケット６５内の補助検査装置
２００は、補助検査装置３００であってもよい。

【０１１６】［実施の形態５］実施の形態１〜３に示し
た補助検査装置２００または補助検査装置３００は、専
用回路装置として使用してもよいが、製品となる半導体
集積回路装置内にテストモード回路やＴＥＧ回路として
設け、半導体集積回路と同一のパッケージに封止するの
もよい。

【０１１７】図１３は実施の形態５における補助検査回
路を含む半導体集積回路装置の構成を示すブロック図で
ある。

【０１１８】図１３を参照して、半導体集積回路装置５
２は、入出力バッファ５３と、各々が行列状に配列され
る複数のメモリセルを有するメモリアレイバンクＡ〜Ｄ
と、クロックバッファ５７と、制御信号バッファ５８
と、制御回路５５とメモリセルアレイ５９とテストモー
ド回路４００とを含む。

【０１１９】アドレスバッファ５６は外部から与えられ
るアドレス信号Ａ０〜Ａｍ−１（ｍは整数）および内部
バンクアドレス信号ｉｎｔ．ＢＡ０〜ｉｎｔ．ＢＡ１に
基づいて行アドレス信号および列アドレス信号を生成
し、制御回路５５に与える。

【０１２０】クロックバッファ５７は外部から与えられ
る外部クロック信号ｅｘｔ．ＣＬＫとクロック活性化信
号ＣＫＥに基づいて、内部クロック信号ｉｎｔ．ＣＬＫ
を生成し、制御回路５５に与える。

【０１２１】制御信号バッファ５８は、外部から与えら
れる制御信号／ＣＳ，／ＲＡＳ，／ＣＡＳ，／ＷＥ，Ｄ
Ｍに基づいて内部制御信号を生成し、制御回路に与え
る。

【０１２２】制御回路５５は、アドレスバッファ５６，
クロックバッファ５７，制御信号バッファ５８から出力
された信号を受け、所定の動作モードを選択し、半導体
集積回路装置５２全体を制御する。

【０１２３】入出力バッファ５３は、制御信号に応答し
て外部から入力されたデータＤＱ０〜ＤＱｎ−１（ｎは
整数）を選択されたメモリアレイバンク内のメモリセル
へ与える。また、制御信号に応答して選択されたメモリ
アレイバンク内のメモリセルからの読出データを外部に
出力する。

【０１２４】選択回路５４は、半導体集積回路装置５２
を通常モードで使用するかテストモードで使用するかを
選択するための回路である。なお、通常モードとは、半
導体集積回路装置５２を半導体集積回路装置として使用
するモードであり、テストモードとは、半導体集積回路
装置５２を補助検査装置として使用するモードである。

【０１２５】テストモード回路４００は半導体集積回路
装置５２を補助検査装置として用いるときに動作を行な
う。テストモード回路４００の構成は、図５に示した補
助検査装置２００と同じであってもよいし、図７に示し
た補助検査装置３００と同じであってもよい。

【０１２６】以上の回路構成を有する半導体集積回路装
置５２の動作について説明する。初めに、半導体集積回
路装置５２を半導体集積回路装置として動作させる場合
は、選択回路５４によりテストモード回路４００の機能
は停止する。よって、通常の半導体集積回路装置５０と
同様の動作を行なう。

【０１２７】次に、半導体集積回路装置５２を補助検査
装置として動作させる場合は、選択回路５４により半導
体集積回路装置としての機能が停止し、テストモード回
路４００が動作を行なう。

【０１２８】よって、図３における半導体検査システム
において、補助検査装置２００に代わりに半導体集積回
路装置５２を設置することにより、半導体集積回路装置
５２は補助検査装置として機能する。よって、半導体検
査装置１および半導体集積回路装置５２を用いて被検査
装置である半導体集積回路装置５０の検査を行なうこと
ができる。

【０１２９】同様に、図７における補助検査装置３００
の変わりに半導体集積回路装置５２を設置することによ
っても、半導体集積回路装置５２は補助検査装置として
機能する。

【０１３０】以上に示したように、実施の形態５では、
製造した半導体集積回路装置内に補助検査装置として機
能するテストモード回路をあらかじめ含める。よって半
導体集積回路装置の規格が変わった場合でも、製造した
複数の半導体集積回路装置のうちの１つを補助検査装置
として使用できる。よって、半導体集積回路装置の規格
が変わるごとに、その半導体集積回路装置の入出力ピン
と同じピンピッチを有する新たな補助検査装置を製造す
る必要がなくなる。

【０１３１】［実施の形態６］図１４は実施の形態６に
おける半導体検査システム１７０の構成について示した
模式図である。

【０１３２】図１４を参照して半導体検査システム１７
０は、半導体検査装置１と基準サンプル４５とソケット
ボード３０とを含む。基準サンプル４５は被検査装置５
０と同一の仕様を有し、かつ検査によりあらかじめ良品
と判定された半導体集積回路装置である。

【０１３３】被検査装置５０はソケットボード３０上の
一方の面に設置する。また、基準サンプル４５はソケッ
トボード３０上の他方の面に設置する。このとき、被検
査装置５０における入出力ピンに対応した基準サンプル
４５の入出力ピンをソケットボード３０のスルーホール
３３を介して一対一で接続する。このとき必要であれば
抵抗素子（図示せず）を介して入出力ピン間を接続す
る。

【０１３４】その他の回路構成については図３と同じで
あるため、その説明は繰り返さない。

【０１３５】以上の構成を持つ半導体検査システム１７
０の動作について説明する。図１５は半導体検査システ
ム１７０での検査時に発生する被検査装置５０のリード
信号と基準サンプル４５のリード信号と電源電流との関
係を示したタイミングチャートである。

【０１３６】図１５（Ａ）を参照して、半導体検査装置
１内の本体１０から出力されるライト信号は同じタイミ
ングで被検査装置５０と基準サンプル４５とに入力され
る。被検査装置５０はライト信号に応答してリード信号
φＣ１を出力する。同様に、基準サンプル４５はライト
信号に応答してリード信号φＣ２を出力する。このとき
リード信号φＣ１の位相とφＣ２の位相とが時間△ｔだ
けずれたとき、時刻ｔ１においてリード信号φＣ２はＨ
レベルであり、リード信号φＣ１はＬレベルとなる。よ
って、基準サンプル４５から被検査装置５０へ電源電流
Ｉｄｄが流れる。同様に、図１５（Ｂ）を参照して、時
刻ｔ２から時刻ｔ３においてリード信号φＣ２がＨレベ
ルとなっているときに、リード信号φＣ１がＬレベルと
なっている。よって、時刻ｔ２からｔ３にかけて基準サ
ンプル４５から被検査装置５０へ電源電流Ｉｄｄが流れ
る。

【０１３７】半導体検査装置１は本体１０内のＤＣ測定
ユニット１１４で書込信号に応答して流れる電源電流｜
Ｉｄｄ｜を測定し、テスタプロセッサ１０１で電源電流
｜Ｉｄｄ｜の平均値を計算する。

【０１３８】以上の動作により算出された電源電流｜Ｉ
ｄｄ｜の平均値で被検査装置５０が良品であるか不良品
であるかを判定する。

【０１３９】このように、被検査装置と同一の仕様を有
し、かつ検査によりあらかじめ良品と判定された半導体
集積回路装置を基準サンプルとして用いることで、実施
の形態１〜５に示したような補助検査装置は不要とな
る。よって、高精度な検査をより簡略化して行なうこと
ができる。

【０１４０】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと解釈されるべきで
ある。本発明の範囲は上述した実施の形態ではなく特許
請求の範囲によって定められ、特許請求の範囲と均等の
意味およびその範囲内でのすべての変更が含まれること
を意図するものである。

【０１４１】

【発明の効果】この発明によると、補助検査装置を被検
査装置近傍に設置して、補助検査装置で書込信号のタイ
ミング調整を行なう。よって、同軸ケーブルのインピー
ダンス等の影響による信号遅延差を抑えることが容易と
なる。

【０１４２】また、補助検査装置の代わりに被検査装置
の良品である基準サンプルを用いても同様に、信号遅延
差を容易に抑えることができる。

【図面の簡単な説明】

【図１】 昨今の同期型半導体集積回路装置の高周波化
によるＡＣパラメータ値の縮小化を示したタイミングチ
ャートのうち、半導体検査装置から半導体集積回路装置
へ送信されるライト信号を示すタイミングチャートであ
る。

【図２】 同期型半導体集積回路装置の高周波化による
ＡＣパラメータ値の縮小化を示したタイミングチャート
のうち、半導体集積回路装置から半導体検査装置へ送信
されるリード信号を示すタイミングチャートである。

【図３】 実施の形態１における半導体検査システムの
概略構成を示すブロック図である。

【図４】 図３中の半導体検査装置１の本体１０内の構
成を示すブロック図である。

【図５】 図３中の補助検査装置２００の構成を示す回
路図である。

【図６】 半導体検査システム１００を用いて被検査装
置の検査を行なった場合のライト信号のタイミングチャ
ートである。

【図７】 実施の形態２における半導体検査システムの
概略構成を示すブロック図である。

【図８】 半導体検査システム１５０を用いて被検査装
置の検査を行なった場合のライト信号のタイミングチャ
ートである。

【図９】 実施の形態３におけるソケットボード上での
補助検査装置と被検査装置との設置方法を示す模式図で
ある。

【図１０】 実施の形態３におけるソケットボード上で
の補助検査装置と被検査装置との他の設置方法を示す模
式図である。

【図１１】 ソケットボード３０に設置された被検査装
置５０と補助検査装置２００との設置状況を示す模式図
である。

【図１２】 実施の形態４における半導体検査システム
のうち、被検査装置と同一ソケットボード上に設置され
る補助検査装置の構成について示す模式図である。

【図１３】 実施の形態５における補助検査回路を含む
半導体集積回路装置の構成を示すブロック図である。

【図１４】 実施の形態６における半導体検査システム
１７０の構成について示した模式図である。

【図１５】 半導体検査システム１７０での検査時に発
生する被検査装置５０のリード信号と基準サンプル４５
のリード信号と電源電流との関係を示したタイミングチ
ャートである。

【図１６】 従来の半導体検査装置の概略構成を示すブ
ロック図である。

【符号の説明】

１，２ 半導体検査装置、１０ 本体、２０ 汎用ボー
ド、３０ ソケットボード、３２ パターン配線、４０
ソケット、４５ 基準サンプル、５０ 被検査装置、
５１，２０１ 入出力ピン、５２ 半導体集積回路装
置、５３ 入出力バッファ、５４ 選択回路、５５ 制
御回路、５６ アドレスバッファ、５７クロックバッフ
ァ、５８ 制御信号バッファ、５９ メモリセルアレ
イ、６０同軸ケーブル、６１，６５ ソケット、６２，
６６ リード、６８ 下端子、７０ コネクタ、１０
０，１５０，１７０ 半導体検査システム、１０１ テ
スタプロセッサ、１０２ パターンジェネレータ、１０
３ タイミングジェネレータ、１０４ アドレススクラ
ンブラ、１０５ データスクランブラ、１０６ データ
セレクタ、１０７ フェイルメモリ、１０８ デバイス
電源、１０９ 印加電圧、１１０ フォーマッタ、１１
１ ピンエレクトロニクス、１１２ コンパレータロジ
ック、１１３ 判定電圧、１１４ 測定ユニット、１２
０ ドライバ、１２１ コンパレータ、２００，３００
補助検査装置、４００ テストモード回路 。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 修 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2G132 AC01 AG01 AL16

Claims (13)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路装置を検査する半導体検
   査システムであって、 半導体検査装置と、 検査時に前記半導体集積回路装置を設置するためのソケ
   ットボードと、 前記ソケットボードに設置される補助検査装置とを含
   み、 前記補助検査装置は、 前記半導体検査装置から出力される複数のライト信号を
   受ける受信手段と、 前記複数のライト信号のタイミングを調整するタイミン
   グ調整手段と、 前記タイミング調整手段により調整されたライト信号を
   前記半導体集積回路装置に出力する出力手段と、 前記ライト信号の入出力を行うための入出力端子とを含
   む、半導体検査システム。
2. 【請求項２】 前記補助検査装置はさらに、 前記ライト信号を受けた前記半導体集積回路装置から出
   力される信号が所定の信号となっているか否かを判定す
   る判定手段を含む、請求項１に記載の半導体検査システ
   ム。
3. 【請求項３】 前記補助検査装置は、前記半導体集積回
   路装置と同じ仕様を有するもう１つの半導体集積回路装
   置内に含まれる、請求項１に記載の半導体検査システ
   ム。
4. 【請求項４】 前記半導体検査システムはさらに、ＩＣ
   ソケットを含み、 前記補助検査装置は前記ＩＣソケットに含まれ、 前記ＩＣソケットは、 前記補助検査装置の入出力端子と、前記補助検査装置の
   入出力端子に対応した前記半導体集積回路装置の入出力
   端子とを電気的に接続可能とするバネ手段を含み、 前記半導体集積回路装置は、前記ＩＣソケットを介して
   前記ソケットボードに接続される、請求項１に記載の半
   導体検査システム。
5. 【請求項５】 半導体集積回路装置を検査する半導体検
   査システムであって、 半導体検査装置と、 検査時に前記半導体集積回路装置を設置するためのソケ
   ットボードと、 前記ソケットボードに設置される補助検査装置とを含
   み、 前記補助検査装置は、 複数のライト信号を発生するパターン発生手段と、 前記ライト信号を受けた前記半導体集積回路装置から出
   力される信号が所定の信号となっているか否かを判定す
   る判定手段と、 前記ライト信号を前記半導体集積回路装置に出力し、前
   記判定手段による判定結果を前記半導体検査装置に出力
   し、前記半導体集積回路装置から出力される信号を受け
   る入出力手段とを含む、半導体検査システム。
6. 【請求項６】 半導体集積回路装置を検査する半導体検
   査装置と補助検査装置とを含む半導体検査システムを用
   いた半導体検査方法であって、 前記補助検査装置と前記半導体集積回路装置とを同一の
   ソケットボードに設置するステップと、 前記半導体検査装置が前記補助検査装置に複数のライト
   信号を出力するステップと、 前記補助検査装置が前記複数のライト信号のタイミング
   調整を行うステップと、 前記半導体集積回路装置が前記調整されたタイミング信
   号を受信するステップとを含む、半導体検査方法。
7. 【請求項７】 前記半導体検査方法はさらに、 前記半導体集積回路装置が前記ライト信号に応答して、
   信号を出力するステップと、 前記補助検査装置が前記半導体集積回路装置から出力さ
   れた信号を受けるステップと、 前記半導体集積回路装置から出力された信号が所定の信
   号になっているか否かを、前記補助検査装置が判定する
   ステップとを含む、請求項６に記載の半導体検査方法。
8. 【請求項８】 前記補助検査装置と前記半導体集積回路
   装置とを同一のソケットボードに設置するステップは、 前記補助検査装置を前記ソケットボードの一方の面上に
   設置する補助検査装置設置ステップと、 前記半導体集積回路装置を前記ソケットボードの他方の
   面上に設置する半導体集積回路装置設置ステップとを含
   み、 前記補助検査装置設置ステップと前記半導体集積回路装
   置設置ステップとでは、 前記補助検査装置の入出力端子を、スルーホールを介し
   て前記半導体集積回路装置の入出力端子に対応して接続
   する、請求項６に記載の半導体検査方法。
9. 【請求項９】 前記補助検査装置と前記半導体集積回路
   装置とを同一のソケットボードに設置するステップで
   は、 前記補助検査装置をＩＣソケットを介して前記ソケット
   ボードに接続するステップと、 前記半導体集積回路装置をＩＣソケットを介して前記ソ
   ケットボードに接続するステップとを含む、請求項８に
   記載の半導体検査方法。
10. 【請求項１０】 前記補助検査装置と前記半導体集積回
    路装置とを同一のソケットボードに設置するステップ
    は、 前記半導体集積回路装置を、前記補助検査装置を含むＩ
    Ｃソケットを介して前記ソケットボードに接続するＩＣ
    ソケット設置ステップを含み、 前記ＩＣソケット設置ステップでは、前記半導体集積回
    路装置の入出力端子を前記ＩＣソケット内の前記補助検
    査装置の入出力端子に対応して接続する、請求項６に記
    載の半導体検査方法。
11. 【請求項１１】 半導体集積回路装置を検査する半導体
    検査装置と補助検査装置とを含む半導体検査システムを
    用いた半導体検査方法であって、 前記補助検査装置が前記テストパターンを前記半導体集
    積回路装置に出力するステップと、 前記半導体集積回路装置が前記ライト信号に応答して、
    信号を出力するステップと、 前記半導体集積回路装置から出力された信号を、前記補
    助検査装置が受けるステップと、 前記半導体集積回路装置から出力された信号が所定の信
    号になっているか否かを、前記補助検査装置が判定する
    ステップと、 前記補助検査装置が前記判定結果を前記半導体検査装置
    に送信するステップとを含む、半導体検査方法。
12. 【請求項１２】 半導体集積回路装置を検査する半導体
    検査装置を用いた半導体検査方法であって、 前記半導体検査装置のソケットボードの一方の面上に前
    記半導体集積回路装置を設置する未検査品設置ステップ
    と、 前記ソケットボードの他方の面上に、前記半導体集積回
    路装置と同じ仕様を有し、かつ良品と判定されたもう１
    つの半導体集積回路装置を設置する良品設置ステップ
    と、 前記半導体検査装置が前記半導体集積回路装置に複数の
    ライト信号を出力するステップと、 前記ライト信号に応答して、前記半導体集積回路装置に
    流れる電源電流を前記半導体検査装置が受けるステップ
    とを含む、半導体検査方法。
13. 【請求項１３】 前記未検査品設置ステップおよび良品
    設置ステップは、 前記半導体集積回路装置をＩＣソケットを介して前記ソ
    ケットボードに接続するステップを含む、請求項１２に
    記載の半導体検査方法。