KR20030009091A - 반도체 집적회로장치를 검사하는 반도체 검사 시스템 및이를 이용한 반도체 검사방법 - Google Patents

반도체 집적회로장치를 검사하는 반도체 검사 시스템 및이를 이용한 반도체 검사방법 Download PDF

Info

Publication number
KR20030009091A
KR20030009091A KR1020020017336A KR20020017336A KR20030009091A KR 20030009091 A KR20030009091 A KR 20030009091A KR 1020020017336 A KR1020020017336 A KR 1020020017336A KR 20020017336 A KR20020017336 A KR 20020017336A KR 20030009091 A KR20030009091 A KR 20030009091A
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
semiconductor
circuit device
auxiliary
Prior art date
Application number
KR1020020017336A
Other languages
English (en)
Other versions
KR100483669B1 (ko
Inventor
타니무라마사아키
하마다미쓰히로
하시모토오사무
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030009091A publication Critical patent/KR20030009091A/ko
Application granted granted Critical
Publication of KR100483669B1 publication Critical patent/KR100483669B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

피검사장치(50)는 소켓보드(30) 상의 한쪽의 면에 설치한다. 또한, 반도체 검사장치(1)로부터 송신되는 기록신호의 타이밍을 조정하는 보조검사장치(200)는 소켓보드(30)상의 다른 쪽의 면에 설치한다. 이때, 피검사장치(50)의 입출력 핀(51)에 대응한 보조검사장치(200)의 입출력 핀(201)을 소켓보드(30)의 스루홀(33)을 통해 일 대 일로 접속한다. 그 때문에, 이 반도체 검사방법은, 반도체 검사장치(1)로부터 출력되는 복수의 신호의 신호 지연차를 용이하게 억제할 수 있다.

Description

반도체 집적회로장치를 검사하는 반도체 검사 시스템 및 이를 이용한 반도체 검사방법{SEMICONDUCTOR INSPECTING SYSTEM FOR INSPECTING A SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SEMICONDUCTOR INSPECTING METHOD USING THE SAME}
본 발명은, 반도체 집적회로장치를 검사하는 반도체 검사방법에 관한 것으로, 특히 반도체 검사장치를 사용한 반도체 검사방법에 관한 것이다.
반도체 집적회로장치는, 출하전에 반도체 검사장치에 의해 평가 테스트가 실시된 후, 양품만 출하된다.
도 16은 종래의 반도체 검사장치의 개략구성을 나타낸 블록도이다.
도 16을 참조하여, 반도체 검사장치(1)는, 본체(10)와, 범용보드(20)를 포함한다.
범용보드(20)는 본체(10)와 커넥터(70)를 통해 접속된다. 범용보드(20)는 본체(10)와 반도체 집적회로장치(50) 사이의 신호 전달을 위해 설치된다.
소켓보드(30)의 각 패드(31)는 범용보드(20)와 동축케이블(60)로 접속된다. 범용보드(20) 및 소켓보드(30)는 검사대상인 반도체 집적회로장치(50)의 종류에 따라서 교환한다.
검사대상인 반도체 집적회로장치(50)(이하, 피검사장치(50)라 칭함)는 IC 소켓(40)을 통해 소켓보드(30)에 접속된다. IC 소켓(40)은 피검사장치(50)의 입출력 핀과 패드(31)를 전기적으로 접속한다.
반도체 검사장치(1)는, 복수의 테스트 패턴신호를 기록신호로서 피검사장치(50)에 전달한다. 피검사장치(50)는 기록신호에 대응하여 판독신호를 출력한다. 본체(10)는 피검사장치(50)로부터 출력된 판독신호를 받고, 피검사장치(50)가 양품인지 불량품인지를 판정한다.
최근, 반도체 집적회로장치는 외부회로장치와의 응답속도의 고속화가 요구되고 있다. 특히, 외부 클록신호에 동기하여 동작하는 동기형 반도체 집적회로장치에서는, 고주파화가 진행하고 있다. 그 결과, 외부 클록신호와 각 제어신호의 셋업 타임, 홀드타임, 액세스타임이라고 한 AC 파라미터 값은 점점 더 작아지고 있다.
반도체 집적회로장치의 응답속도의 고속화에 의해 반도체 검사장치는 고주파신호의 입력 및 판정이 가능하고, 또한 각 신호의 피검사장치에의 입력타이밍의 차이(이하, 스큐라 칭함)를 고정밀도로 조정할 필요가 생겼다.
스큐를 조정하는 방법으로서는, 반도체 검사장치와 피검사장치에 접속되는 IC 소켓단에서 고정밀도의 타이밍 조정을 실시하기 위해서, 오실로스코프나 기준 비교기를 사용하여 IC 소켓의 핀마다 조정하는 방법이 있다. 또한, 다른 방법으로는, IC 소켓의 각 핀과 핀 사이를 각각 단락 시킨 후 단락 시킨 핀과 핀 사이의 각각에 흐르는 신호의 지연차를 반도체 검사장치가 측정하여 조정한다. 이상과 같은 방법으로 조정한 조정결과의 정보는 반도체 검사장치 내에서 보존되어, 반도체 검사시에 반영한다.
이상으로 나타낸 스큐조정방법은, 스큐 조정시와 검사시의 환경 차이에 따라 그 정밀도에 오차가 발생한다. 예를 들면, 스큐 조정한 때의 반도체 검사장치의 주위 온도와 검사시의 주위 온도에 차이가 있으면, 반도체 검사장치내의 타이밍 발생회로 등의 특성에 차이가 생긴다.
이러한 환경에 의한 정밀도 오차의 발생을 방지하기 위해서, 반도체 검사장치내의 타이밍 발생회로 등의 주요 회로의 주변에 온도가 거의 일정하게 유지되는 액체를 순환시키는 냉각기구를 사용한 방법이 있다. 이에 따라, 반도체 검사장치의 주변온도의 영향이나, 반도체 검사장치내의 주요 회로 자신의 발열에 의한 온도상승이 방지된다. 그 결과, 반도체 검사장치가 고정밀도의 검사를 실시할 수 있다.
그러나, 이상으로 나타낸 스큐조정방법은, 반도체 검사장치의 회로구성을 복잡화한다. 그 결과, 반도체 검사장치의 비용은 상승된다.
본 발명의 목적은, 반도체 검사장치로부터 출력되는 복수의 신호의 신호 지연차를 용이하게 억제할 수 있는 반도체 검사방법을 제공하는 데 있다.
도 1a는 반도체 검사장치로부터 반도체 집적회로장치로 송신되는 기록신호를 나타낸 타이밍 차트,
도 1b는 반도체 집적회로장치가 고주파화 된 경우의 기록신호를 나타낸 타이밍 차트,
도 2a는 반도체 집적회로장치로부터 반도체 검사장치로 송신되는 판독신호를 나타낸 타이밍 차트,
도 2b는 반도체 집적회로장치가 고주파화 된 경우의 판독신호를 나타낸 타이밍 차트,
도 3은 실시예 1에 있어서의 반도체 검사 시스템의 개략구성을 나타낸 블록도,
도 4는 도 3에서 반도체 검사장치(1)의 본체(10) 내의 구성을 나타낸 블록도,
도 5는 도 3에서 보조검사장치(200)의 구성을 나타낸 회로도,
도 6a는 보조검사장치에 입력된 기록신호의 타이밍 차트,
도 6b는 보조검사장치로부터 출력된 기록신호의 타이밍 차트,
도 7은 실시예 2에 있어서의 반도체 검사 시스템의 개략구성을 나타낸 블록도,
도 8은 반도체 검사 시스템(150)을 사용하여 피검사장치를 검사한 경우의 기록신호의 타이밍 차트,
도 9는 실시예 3에 있어서의 소켓보드 상에서의 보조검사장치와 피검사장치의 설치방법을 나타낸 모식도,
도 10은 실시예 3에 있어서의 소켓보드 상에서의 보조검사장치와 피검사장치의 다른 설치방법을 나타낸 모식도,
도 11은 소켓보드(30)에 설치된 피검사장치(50)와 보조검사장치(200)의 설치상황을 나타낸 모식도,
도 12는 실시예 4에 있어서의 반도체 검사 시스템 중 피검사장치와 동일 소켓보드 상에 설치되는 보조검사장치의 구성에 관해서 나타낸 모식도,
도 13은 실시예 5에 있어서의 보조검사회로를 포함하는 반도체 집적회로장치의 구성을 나타낸 블록도,
도 14는 실시예 6에 있어서의 반도체 검사 시스템(170)의 구성에 관해서 나타낸 모식도,
도 15a는 반도체 검사 시스템(170)에서의 검사시에 발생하는 피검사장치(50)의 판독신호와 기준샘플(45)의 판독신호와 전원전류와의 관계를 나타낸 타이밍 차트의 예시도,
도 15b는 반도체 검사 시스템(170)으로 검사시에 발생하는 피검사장치(50)의 판독신호와 기준샘플(45)의 판독신호와 전원전류와의 관계를 나타낸 타이밍 차트의 다른 예시도,
도 16은 종래의 반도체 검사장치의 개략구성을 나타낸 블록도.
*도면의 주요 부분에 대한 부호의 설명*
1, 2 : 반도체 검사장치10 : 본체
20 : 범용보드30 : 소켓보드
32 : 패턴배선40 : 소켓
45 : 기준샘플50 : 피검사장치
51, 201 : 입출력 핀52 : 반도체 집적회로장치
53 : 입출력 버퍼54 : 선택회로
55 : 제어회로56 : 어드레스 버퍼
57 : 클록 버퍼58 : 제어신호 버퍼
59 : 메모리 셀 어레이60 : 동축케이블
61, 65 : 소켓62, 66 : 리드
68 : 하부 단자70 : 커넥터
100, 150, 170 : 반도체 검사 시스템
101 : 테스터 프로세서102 : 패턴 발생기
103 : 타이밍 발생기104 : 어드레스 스크램블러
105 : 데이터 스크램블러106 : 데이터 선택기
107 : 페일 메모리108 : 디바이스 전원
109 : 인가전압110 : 포맷기
111 : 핀 일렉트로닉스112 : 비교기 로직
113 : 판정전압114 : 측정 유니트
120 : 드라이버121 : 비교기
200, 300 : 보조검사장치400 : 테스트모드회로
본 발명에 의한 반도체 검사 시스템은, 반도체 집적회로장치를 검사하는 반도체 검사 시스템에 있어서, 반도체 검사장치와, 검사시에 반도체 집적회로장치를 설치하기 위한 소켓보드와, 소켓보드에 설치되는 보조검사장치를 포함하고, 보조검사장치는, 반도체 검사장치로부터 출력되는 복수의 기록신호를 받는 수신회로와, 복수의 기록신호의 타이밍을 조정하는 타이밍 조정회로와, 타이밍 조정회로에 의해 조정된 기록신호를 반도체 집적회로장치에 출력하는 출력회로와, 기록신호를 입출력하기 위한 입출력 단자를 포함한다.
이에 따라, 보조검사장치로 기록신호의 타이밍 조정이 가능해진다. 따라서, 반도체 집적회로장치에 입력되는 기록신호의 지연차를 억제할 수 있다.
또한, 바람직하게는, 보조검사장치는, 기록신호를 받은 반도체 집적회로장치로부터 출력되는 신호가 소정의 신호로 되어 있는지 아닌지를 판정하는 판정회로를 포함한다.
이에 따라, 반도체 집적회로장치로부터 출력되는 신호에 지연차가 생기기 전에 판정할 수 있다. 따라서, 반도체검사의 정밀도를 향상할 수 있다.
바람직하게는, 보조검사장치는, 반도체 집적회로장치와 같은 사양을 갖는 또 하나의 반도체 집적회로장치 내에 포함된다.
이에 따라, 새로운 규격의 반도체 집적회로장치를 검사할 때에, 반도체 집적회로장치중의 하나를 보조검사장치로서 사용할 수 있다. 따라서, 반도체 집적회로장치의 규격의 변화에 따라서 보조검사장치를 새롭게 제조할 필요가 없어진다.
또한, 바람직하게는, 반도체 검사 시스템은, IC 소켓을 포함하고, 보조검사장치는 IC 소켓에 포함되고, IC 소켓은, 보조검사장치의 입출력단자와, 보조검사장치의 입출력단자에 대응한 반도체 집적회로장치의 입출력단자를 전기적으로 접속 가능하게 하는 스프링수단을 포함하고, 반도체 집적회로장치는, IC 소켓을 통해 소켓보드에 접속된다.
이에 따라, 반도체 집적회로장치의 교환이 용이해지고, 또한 보조검사장치가 고장났을 때라도, 보조검사장치의 교환이 용이해진다.
본 발명에 의한 반도체 검사 시스템은, 반도체 집적회로장치를 검사하는 반도체 검사 시스템에 있어서, 반도체 검사장치와, 검사시에 반도체 집적회로장치를 설치하기 위한 소켓보드와, 소켓보드에 설치되는 보조검사장치를 포함하고, 보조검사장치는, 복수의 기록신호를 발생하는 패턴 발생회로와, 기록신호를 받은 반도체 집적회로장치로부터 출력되는 신호가 소정의 신호로 되어 있는지 아닌지를 판정하는 판정회로와, 기록신호를 반도체 집적회로장치에 출력하고, 판정회로에 의한 판정결과를 반도체 검사장치에 출력하고, 반도체 집적회로장치로부터 출력되는 신호를 받는 입출력회로를 포함한다.
이에 따라, 보조검사장치로부터 기록신호가 출력되어, 보조검사장치가 반도체 집적회로장치를 판정한다. 따라서, 보조검사장치를 반도체 집적회로장치 근방에 설치함으로써, 기록신호의 지연차는 억제된다. 또한, 보조검사장치로 반도체 집적회로장치를 판정하기 때문에, 반도체검사의 정밀도를 향상할 수 있다.
본 발명에 의한 반도체 검사방법은, 반도체 집적회로장치를 검사하는 반도체 검사장치와 보조검사장치를 포함하는 반도체 검사 시스템을 사용한 반도체 검사방법에 있어서, 보조검사장치와 반도체 집적회로장치를 동일한 소켓보드에 설치하는 단계와, 반도체 검사장치가 보조검사장치에 복수의 기록신호를 출력하는 단계와, 보조검사장치가 복수의 기록신호의 타이밍을 조정하는 단계와, 반도체 집적회로장치가 조정된 타이밍신호를 수신하는 단계를 포함한다.
이에 따라, 보조검사장치로 기록신호의 타이밍 조정이 가능해진다. 따라서, 반도체 집적회로장치에 입력되는 기록신호의 지연차를 억제할 수 있다.
또한, 바람직하게는, 반도체 검사방법은, 반도체 집적회로장치가 기록신호에 응답하여 신호를 출력하는 단계와, 보조검사장치가 반도체 집적회로장치로부터 출력된 신호를 받는 단계와, 반도체 집적회로장치로부터 출력된 신호가 소정의 신호로 되어 있는지 아닌지를 보조검사장치가 판정하는 단계를 포함한다.
이에 따라, 반도체 집적회로장치로부터 출력되는 신호에 지연차가 생기기 전에 판정할 수 있다. 따라서, 반도체검사의 정밀도를 향상할 수 있다.
바람직하게는, 보조검사장치와 반도체 집적회로장치를 동일한 소켓보드에 설치하는 단계는, 보조검사장치를 소켓보드의 한쪽 면 위에 설치하는 보조검사장치 설치단계와, 반도체 집적회로장치를 소켓보드의 다른 쪽 면 위에 설치하는 반도체 집적회로장치 설치단계를 포함하고, 보조검사장치 설치단계와 반도체 집적회로장치 설치단계에서는 보조검사장치의 입출력단자를 스루홀을 통해 반도체 집적회로장치의 입출력단자에 대응하여 접속한다.
이에 따라, 소켓보드 상에 필요한 배선을 최소한으로 억제할 수 있다. 따라서, 배선 길이에 의한 신호 지연차를 억제할 수 있다.
바람직하게는, 보조검사장치와 반도체 집적회로장치를 동일한 소켓보드에 설치하는 단계에서는, 보조검사장치를 IC 소켓을 통해 소켓보드에 접속하는 단계와, 반도체 집적회로장치를 IC 소켓을 통해 소켓보드에 접속하는 단계를 포함한다.
이에 따라, 보조검사장치 또는 반도체 집적회로장치의 교환이 용이해진다.
바람직하게는, 보조검사장치와 반도체 집적회로장치를 동일한 소켓보드에 설치하는 단계는, 반도체 집적회로장치를 보조검사장치를 포함하는 IC 소켓을 통해 소켓보드에 접속하는 IC 소켓설치단계를 포함하고, IC 소켓설치단계에서는, 반도체 집적회로장치의 입출력단자를 IC 소켓내의 보조검사장치의 입출력단자에 대응하여 접속한다.
이에 따라, 반도체 집적회로장치의 교환이 용이해지고, 보조검사장치가 고장났을 때라도, 보조검사장치의 교환이 용이해진다.
본 발명에 의한 반도체 검사방법은, 반도체 집적회로장치를 검사하는 반도체 검사장치와 보조검사장치를 포함하는 반도체 검사 시스템을 사용한 반도체 검사방법에 있어서, 보조검사장치가 테스트 패턴을 반도체 집적회로장치에 출력하는 단계와, 반도체 집적회로장치가 기록신호에 응답하여 신호를 출력하는 단계와, 반도체 집적회로장치로부터 출력된 신호를 보조검사장치가 받는 단계와, 반도체 집적회로장치로부터 출력된 신호가 소정의 신호로 되어 있는지 아닌지를 보조검사장치가 판정하는 단계와, 보조검사장치가 판정결과를 반도체 검사장치에 송신하는 단계를 포함한다.
이에 따라, 보조검사장치로부터 기록신호가 출력되어, 보조검사장치가 반도체 집적회로장치를 판정한다. 따라서, 보조검사장치를 반도체 집적회로장치 근방에 설치함으로써, 기록신호의 지연차는 억제된다. 또한, 보조검사장치로 반도체 집적회로장치를 판정하기 때문에, 반도체검사의 정밀도를 향상할 수 있다.
본 발명에 의한 반도체 검사방법은, 반도체 집적회로장치를 검사하는 반도체 검사장치를 사용한 반도체 검사방법에 있어서, 반도체 검사장치의 소켓보드의 한쪽 면 위에 반도체 집적회로장치를 설치하는 미검사품 설치단계와, 소켓보드의 다른 쪽 면 위에, 반도체 집적회로장치와 같은 사양을 갖고, 양품이라고 판정된 또 하나의 반도체 집적회로장치를 설치하는 양품 설치단계와, 반도체 검사장치가 반도체 집적회로장치에 복수의 기록신호를 출력하는 단계와,, 기록신호에 응답하여 반도체 집적회로장치에 흐르는 전원전류를 반도체 검사장치가 받는 단계를 포함한다.
이에 따라, 검사에 의해 미리 양품이라고 판정된 반도체 집적회로장치를 기준샘플로서 사용함으로써, 고정밀도의 검사를 보다 간략화 할 수 있다.
바람직하게는, 미검사품 설치단계 및 양품 설치단계는, 반도체 집적회로장치를 IC 소켓을 통해 소켓보드에 접속하는 단계를 포함한다.
이에 따라, 반도체 집적회로장치의 교환이 용이해진다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 자세히 설명한다. 이때, 도면중동일 또는 상당부분에는 동일부호를 부여하여 그 설명은 반복하지 않는다.
[실시예]
(실시예 1)
도 1a 및 1b는, 최근의 동기형 반도체 집적회로장치의 고주파화에 의한 AC 파라미터 값의 축소화를 나타낸 타이밍 차트 중, 반도체 검사장치로부터 반도체 집적회로장치로 송신되는 기록신호를 나타낸 타이밍 차트이다.
도 1a 및 1b를 참조하여, 반도체 집적회로장치의 고주파화에 의해 반도체 검사장치의 기준신호 CLK는 고주파화 되고, 그 결과, 기록신호 φA1, φB1의 타이밍 차트는 도 1a로부터 도 1b로 변한다. 그 때문에, 테스트레이트 내에서 확정해야만 데이터의 셋업타임이나 홀드타임도 작아진다.
그 결과, 반도체 검사장치로부터 입력되는 각 기록신호는, 반도체 집적회로장치의 입출력 핀으로 보다 고정밀도로 위상을 맞출 필요가 있다. 예를 들면, 제품규격으로 셋업타임이 수백 ps 이하가 되는 반도체 집적회로장치를 검사하는 경우, 반도체 검사장치가 정확히 검사하기 위해서는, 적어도 반도체 검사장치가 수십 ps의 스큐 정밀도를 가질 필요가 있다.
도 2a 및 2b는 동기형 반도체 집적회로장치의 고주파화에 의한 AC 파라미터 값의 축소화를 나타낸 타이밍 차트 중 반도체 집적회로장치로부터 반도체 검사장치로 송신되는 판독신호를 나타낸 타이밍 차트이다.
도 2a 및 2b를 참조하여, 테스트레이트가 작아지면, 판독신호 φA2, φB2의 타이밍 차트는 도 2a로부터 도 2b로 변화된다. 따라서, 반도체 집적회로장치로부터출력되는 데이터의 출력 홀드타임이나 액세스타임도 작아진다.
그 결과, 반도체 집적회로장치로부터 출력되는 판독신호에 관해서도 높은 스큐 정밀도가 요구된다.
도 3은 실시예 1에 있어서의 반도체 검사 시스템의 개략구성을 나타낸 블록도이다.
도 3을 참조하여, 반도체 검사 시스템(100)은, 반도체 검사장치(1)와 소켓보드(30)와 보조검사장치((200))를 포함한다. 반도체 검사장치(1)는, 본체(10)와 범용보드(20)를 포함한다. 이때, 본체(10)와 범용보드(20)는 커넥터(70)로 접속된다.
보조검사장치(200)는, 피검사장치(50)와 같은 소켓보드(30) 상에 설치된다. 피검사장치(50)의 입출력 핀(51)은, 보조검사장치(200)의 대응하는 입출력 핀(201)과 접속된다. 이때, 소켓보드(30)와 범용보드(20)는 동축케이블(60)로 접속된다.
도 4는 도 3에서의 반도체 검사장치(1)의 본체(10)내의 구성을 나타낸 블록도이다.
도 4를 참조하여, 본체(10)는, 테스터 프로세서(101)와, 패턴 발생기(102)와, 타이밍 발생기(103)와, 어드레스 스크램블러(104)와, 데이터 스크램블러(105)와, 데이터 선택기(106)와, 페일(fail) 메모리(107)와, 디바이스 전원(108)과, 인가전압(109)과, 포맷기(110)와, 핀 일렉트로닉스(111)와, 비교기 로직(112)과, 판정전압(113)과, DC 측정 유니트(114)를 포함한다.
테스터 프로세서(101)는, 반도체 검사장치 전용으로 개발된 컴퓨터로, 본체(10)내 전체를 제어한다. 이때, 테스터 프로세서(101)내에는, 피검사장치(50)의 최종적인 판정결과가 기억된다.
타이밍 발생기(103)는, 반도체 검사장치의 기본이 되는 기준신호 RT0을 출력한다. 기준신호 RT0은, 반도체검사의 사이클 타임을 결정한다. 또한, 타이밍 발생기(103)는, 기준신호 RT0의 출력과 동시에, 후술하는 비교기 로직(112)으로 스트로브 신호를 출력한다.
패턴 발생기(102)는, 타이밍 발생기(103)로부터 출력된 기준신호 RT0에 동기하여, 미리 설정된 프로그래밍 데이터를 출력한다. 출력된 데이터는 어드레스 스크램블러(104), 데이터 스크램블러(105), 데이터 선택기(106)를 통해 포맷기(110) 및 비교기 로직(112)으로 출력된다. 이하, 비교기 로직으로 출력된 프로그래밍 데이터를 기댓값 패턴이라 칭한다.
어드레스 스크램블러(104)는, 패턴 발생기(102)로부터 출력된 프로그래밍 데이터중의 어드레스정보에 관해서, 피검사장치(50) 내의 셀의 배치에 맞춘 어드레스정보로 변환한다.
데이터 스크램블러(105)는, 패턴 발생기(102)로부터 출력된 프로그래밍 데이터중의 펄스를 결정하는 데이터정보에 관해서, 피검사장치(50) 내의 셀의 배치에 맞춘 데이터정보로 변환한다.
데이터 선택기(106)는, 패턴 발생기(102)로부터 출력된 프로그래밍 데이터와, 어드레스 스크램블러(104)로부터 출력되는 어드레스정보와, 데이터 스크램블러(105)로부터 출력되는 데이터정보를 받고, 반도체 집적회로장치의 어느 어드레스에 데이터를 할당하는지를 결정한다.
포맷기(110)는, 데이터 선택기로부터 출력된 신호와 타이밍 발생기(103)로부터 출력된 기준신호 RT0을 받고, 기준신호 CLK와 기록신호를 출력한다.
핀 일렉트로닉스(111)는, 기준신호 CLK 및 기록신호를 출력하기 위한 드라이버(120)와, 피검사장치(50)로부터 출력된 판독신호를 받는 비교기(121)로 구성된다.
인가전압(109)은, 핀 일렉트로닉스(111)내의 드라이버(120)에 접속된다. 인가전압을 받은 드라이버(120)는, 포맷기(110)로부터 출력된 기록신호를 인가전압으로 설정된 전압레벨로 증폭한다.
판정전압(113)은, 핀 일렉트로닉스(111)내의 비교기(121)에 접속된다. 판정전압을 받은 비교기는, 반도체 집적회로장치(50)로부터 출력된 판독신호가 판정전압으로 설정된 H 레벨의 전압보다도 높은지 어떤지, L 레벨 전압보다도 낮은지 어떤지를 비교한다. 이때, 비교 타이밍은, 타이밍 발생기(103)로부터의 스트로브신호로 결정된다.
디바이스 전원(108)은, 전류용량이 큰 전압원으로, 프로그램에 따라서 전압의 설정이 가능하다. 디바이스 전원(108)은 검사를 하는 피검사장치(50)의 전원용으로서 이용된다.
비교기 로직(112)은, 패턴 발생기(102)로부터 출력된 기댓값 패턴과, 비교기(121)로부터 출력된 신호를 비교하여, 검사대상인 반도체 집적회로장치의 각각의 입출력 핀으로부터 출력된 판독신호가 기댓값 패턴과 같은지 아닌지를 판정한다.
DC 측정 유니트(114)는, 전류계와 정전압원을 조합한 회로로, 반도체 집적회로장치에 전압을 인가하여 전류값을 측정한다.
페일 메모리(107)는 비교기 로직(112)에서 판정된 반도체 집적회로장치의 입출력 핀마다의 판정결과를 어드레스 스크램블러(104)로부터 출력된 어드레스정보에 대응 기입하여 기억한다.
이때, 피검사장치(50)가 제품으로서 양품인지 불량품인지를 판정한 결과는, 테스터 프로세서(101)내의 기억부(도시하지 않음)에 기억된다.
도 5는, 도 3에서의 보조검사장치(200)의 구성을 나타낸 회로도이다.
도 5를 참조하여, 보조검사장치(200)는, 입출력 핀군(201)과, 버퍼회로 BF1∼BF12와, 플립플롭 FF1, FF2와, 비교기 로직 CP1, CP2를 포함한다.
플립플롭 FF1, FF2와 비교기 로직 CP1, CP2는, 입출력 핀군(201)으로부터 입력/출력전환신호 SW1이 입력된다. 반도체 검사장치(1)로부터 출력된 기록신호가 보조검사장치(200)에 입력될 때는, 입력/출력전환신호 SW1에 의해 플립플롭 FF1, FF2가 동작을 한다. 이때, 비교기 CP1, CP2는 동작을 정지한다. 또한, 피검사장치(50)로부터 출력되는 신호가 보조검사장치(200)에 입력될 때는, 입력/출력전환신호 SW1에 의해, 비교기 CP1, CP2가 동작을 한다. 이때, 플립플롭 FF1, FF2는 동작을 정지한다.
또한, 비교기 CP1, CP2에는 판정결과 출력신호 SW2가 입력된다.
플립플롭 FF1은 반도체 검사장치(1)로부터 출력되는 기록신호 φA1과 기준신호 CLK를 버퍼 BF1, BF2를 통해 입력한다. 플립플롭 FF1은 버퍼 BF1를 통해 입력되는 기록신호 φA1을, 버퍼 BF2를 통해 입력되는 기준신호 CLK에 동기하여 출력한다. 플립플롭 FF1로부터 출력된 기록신호 φA11은, 피검사장치(50)로 출력된다.
플립플롭 FF2는, 반도체 검사장치(1)로부터 출력되는 기록신호 φB1과 기준신호 CLK를 버퍼 BF3, BF4를 통해 입력한다. 플립플롭 FF2는 입력되는 기록신호 φB1을 기준신호 CLK에 동기시켜 출력한다. 플립플롭 FF2로부터 출력된 기록신호 φB11은, 피검사장치(50)로 출력된다.
이상의 동작에 따라 플립플롭 FF1, FF2는 기록신호 φA1, φB1의 타이밍 조정회로로서 기능한다.
비교기 CP1은, 버퍼 BF5를 통해 입력되는 기록신호 φA1과, 피검사장치(50)에서 출력되어, 버퍼 BF11을 통해 입력되는 판독신호 φA2를 받고, 기록신호 φA1과 판독신호 φA2를, 버퍼 BF7을 통해 입력되는 기준신호 CLK의 트리거 타이밍으로 비교한다. 비교 결과, 기록신호 φA1과 판독신호 φA2가 불일치할 경우, 판정신호 φD1을 버퍼 BF6을 통해 반도체 검사장치(1)로 출력한다. 이때, 판정신호 φD1은, 판정결과 출력신호 SW2가 활성화되었을 때에 출력된다.
비교기 CP2는 버퍼 BF8을 통해 입력되는 기록신호 φB1과, 피검사장치(50)로부터 출력되어, 버퍼 BF12를 통해 입력되는 판독신호 φB2를 받고, 기록신호 φB1과 판독신호 φB2를 버퍼 BF10을 통해 입력되는 기준신호 CLK의 트리거 타이밍으로 비교한다. 비교 결과, 기록신호 φB1과 판독신호 φB2가 불일치할 경우, 판정신호 φD2를 버퍼 BF9를 통해 반도체 검사장치(1)로 출력한다. 이때, 판정신호 φD2는, 판정신호 φD1과 마찬가지로, 판정결과 출력신호 SW2가 활성화되었을 때에 출력된다.
이때, 도 5에서는 기록신호가 2개일 경우의 보조검사장치(200)의 구성에 관해서 설명하였지만, 2개 이상의 기록신호에 대해서는 기록신호의 수에 해당하는 플립플롭 및 비교기를 구성하는 보조검사장치가 사용된다.
이상의 구성을 포함하는 반도체 검사장치(1)와 보조검사장치(200)를 사용하여 보조검사장치(200)를 피검사장치(50)와 동일한 소켓보드(30)에 설치한다.
다음에, 반도체 검사 시스템(100)의 동작에 관해서 설명한다.
도 6a는 보조검사장치(200)에 입력되는 기록신호의 타이밍 차트이다. 또한, 도 6b는 보조검사장치(200)로부터 출력되는 기록신호의 타이밍 차트이다.
도 6a를 참조하여, 반도체 검사장치(1)로부터 출력된 기록신호 φA1, φB1과 기준신호 CLK는, 범용보드(20)상 및 소켓보드(30)상의 패턴배선의 임피던스와, 동축케이블(60)의 임피던스의 영향을 받는다. 따라서, 기록신호 φA1, φB1과 기준신호 CLK가 보조검사장치(200)에 입력될 때, 각 신호의 타이밍이 차이가 난 상태로 되어있다.
보조검사장치(200)에 입력된 기록신호 φA1, φB1은, 플립플롭 FF1, FF2로 기준신호 CLK에 동기된다. 그 결과, 도 6b에 도시된 것처럼, 기록신호 φA1, φB1은, 보조검사장치(200)에서 출력되는 시점에서, 다시 기준신호 CLK와 동기된다. 따라서, 피검사장치(50)에 입력되는 기록신호 φA1, φB1과 기준신호 CLK의 타이밍의 차이는 억제된다.
한편, 피검사장치(50)로부터 출력되는 판독신호 φA2, φB2를 반도체 검사장치(1)의 비교기 로직(112)으로 판정하는 경우, 판독신호φA2, φB2는, 피검사장치(50)와 반도체 검사장치(1)를 맺는 동축케이블(60)의 임피던스와 패턴배선의 임피던스의 영향을 받는다. 따라서, 반도체 검사장치(1)는 정확한 판정을 할 수 없을 우려가 있다. 따라서, 보조검사장치(200)는, 비교기 CP1, CP2로 판독신호 φA2, φB2를 판정하고, 그 판정 결과를 반도체 검사장치(1)에 출력한다. 이에 따라, 피검사장치(50)에 대한 검사결과가 보다 정확해진다.
이상의 동작에 따라 보조검사장치를 피검사장치와 동일 소켓보드 상에 설치함으로써 기록신호의 타이밍 조정이 용이해지고 고정밀도가 된다.
(실시예 2)
실시예 1에서는, 보조검사장치(200) 내에서 기록신호의 타이밍을 조정하였다.
그러나, 기록신호의 타이밍 조정을 보다 고정밀도로 하기 위해서는, 기록신호를 보조검사장치 자체로 발생시키는 것이 바람직하다.
도 7은 실시예 2에서의 반도체 검사 시스템의 개략구성을 나타낸 블록도이다.
도 7을 참조하여, 실시예 2에서의 반도체 검사 시스템(150)은, 반도체 검사 시스템(100)과 비교하여, 반도체 검사장치(1) 대신에 반도체 검사장치(2)를, 보조검사장치(200) 대신에 보조검사장치(300)를 각각 포함한다.
보조검사장치(300)는, 도 3에 나타낸 반도체 검사 시스템(100)내의 보조검사장치(200)와 마찬가지로, 피검사장치(50)와 동일하게 소켓보드(30) 상에 설치된다.
보조검사장치(300)는, 타이밍 발생기(103)와, 포맷기(110)와, 핀 일렉트로닉스(111)와, 비교기 로직(112)을 포함한다.
각 블록회로의 기능에 관해서는, 도 4에서 나타낸 각 블록회로의 기능과 동일하기 때문에, 그 설명은 반복하지 않는다.
반도체 검사장치(2)는, 테스터 프로세서(101)와, 패턴 발생기(102)와, 어드레스 스크램블러(104)와, 데이터 스크램블러(105)와, 데이터 선택기(106)와, 페일 메모리(107)와, 디바이스 전원(108)과, 인가전압(109)과, 판정전압(113)과, DC 측정 유니트(114)를 포함한다.
각 블록회로의 기능에 관해서는, 도 4에서 나타낸 각 블록회로의 기능과 동일하기 때문에, 그 설명은 반복하지 않는다.
반도체 검사장치(2)는, 도시하지 않았지만 도 3에 나타낸 반도체 검사장치(1)와 마찬가지로, 범용보드(20) 및 동축케이블(60)을 포함한다. 반도체 검사장치(2)와 보조검사장치(300)는, 도 3과 마찬가지로, 커넥터(70), 범용보드(20), 동축케이블(60), 소켓보드(30)를 통해 접속된다.
도 8은 반도체 검사 시스템(150)을 사용하여 피검사장치(50)를 검사한 경우의 기록신호의 타이밍 차트이다.
도 8을 참조하여, 보조검사장치(300) 내에서 기록신호 φA1, φB1 및 기준신호 CLK는 생성된다. 따라서, 기록신호 φA1과 기록신호 φB1과 기준신호 CLK의 타이밍을 조정할 필요는 없고, 보조검사장치(300)가 생성한 기록신호 φA1과 기록신호 φB1과 기준신호 CLK를 피검사장치(50)에 출력하더라도, 타이밍 오차의 발생은 억제된다. 그 결과, 기록신호 φA1과 φB1은 동일 타이밍으로 피검사장치(50)에 출력된다.
또한, 보조검사장치(300)는 비교기 로직(112)을 갖는다. 따라서, 보조검사장치(300)는, 피검사장치(50)로부터 출력되는 판독신호 φA2, B2의 판정을 보조검사장치(300)내에서 할 수 있다. 따라서, 반도체 검사 시스템(150)은 검사결과를 보다 정확히 판정할 수 있다.
또한, 실시예 2에서의 반도체 검사 시스템(150)에서는, 보조검사장치(300)에서 기록신호의 생성 및 판독신호의 판정을 하기 때문에, 실시예 1에서의 반도체 검사 시스템(100)과 비교하여, 반도체 검사장치의 구성을 간략화 할 수 있다. 즉, 반도체 검사 시스템(150)에서는, 반도체 검사장치 내에 타이밍 발생기나 포맷기라는 기록신호를 생성하기 위한 구성은 필요하지 않다. 또한, 판독신호의 판정에 필요한 비교기 로직도 필요하지 않다.
이때, 반도체 검사장치(1)와 보조검사장치(300)를 사용하여 피검사장치(50)를 검사하는 것도 당연히 가능하다. 이때는, 반도체 검사장치(1)내의 타이밍 발생기(103)와, 포맷기(110)와, 비교기 로직(112)으로는 기능하지 않는다.
또한, 보조검사장치가, 반도체 검사장치(1)내의 전원계를 제외한 모든 블록회로를 포함할 수도 있다.
(실시예 3)
실시예 1 및 2에서는, 동일 소켓보드의 동일면 위에 피검사장치와 보조검사장치를 설치하였다. 그렇지만, 동일면 위에 피검사장치와 보조검사장치를 설치한 경우는, 피검사장치의 입출력 핀과 보조검사장치의 입출력 핀을 패턴배선으로 접속해야만 한다. 따라서, 기록신호 및 판독신호 타이밍에는 패턴배선의 임피던스가 영향을 준다. 복수의 기록신호간 또는 복수의 판독신호간에 지연차가 발생한다. 따라서, 패턴 배선 길이에 의한 신호의 지연차를 억제하기 위해서, 피검사장치와 보조검사장치는 보다 접근하여 설치하는 쪽이 바람직하다.
도 9는 실시예 3에서의 소켓보드상에서의 보조검사장치와 피검사장치의 설치방법을 나타낸 모식도이다.
도 9를 참조하여, 피검사장치(50)와 보조검사장치(200)는, 함께 TSOP 패키지 또는 QFP 패키지로 밀봉된다. 이때, 피검사장치(50)의 입출력 핀(51)과 보조검사장치(200)의 입출력 핀(201)은 동일 핀 피치로 한다.
피검사장치(50)는 소켓보드(30)상의 한쪽의 면에 설치한다. 또한, 보조검사장치(200)는, 소켓보드(30) 상의 다른 쪽의 면에 설치한다. 이때, 피검사장치(50)에서의 조정이 필요한 입출력 핀(51)에 대응한 보조검사장치(200)의 입출력 핀(201)을 소켓보드(30)의 스루홀(33)을 통해 일 대 일로 접속한다. 또한, 피검사장치(50)에서의 조정이 불필요한 입출력 핀(51)에 대응한 보조검사장치(200)의 입출력 핀(201)과 반도체 검사장치(1)와 케이블(60), 동축신호용 홀(42), 동축 GND용 홀(41)을 통해 접속한다.
이러한 피검사장치(50)와 보조검사장치(200)의 접속에서는, 피검사장치(50)의 입출력 핀(51)과 보조검사장치(200)의 입출력 핀(201)을 연결하는 패턴배선은 불필요하다. 따라서, 피검사장치(50)의 입출력 핀(51)과 보조검사장치(200)의 입출력 핀(201) 사이의 배선의 임피던스에 따라서 발생하는 신호 지연차는 무시할 수 있는 상태로 된다. 따라서, 보다 고정밀도인 검사가 가능해진다.
도 10은 실시예 3에 있어서의 소켓보드 상에서의 보조검사장치와 피검사장치의 다른 설치방법을 나타낸 모식도이다.
도 10을 참조하여, 피검사장치(50)와 보조검사장치(200)는, 함께 BGA 패키지 또는 CSP 패키지로 밀봉된다. 이때, 피검사장치(50)의 땜납 볼 배열과 보조검사장치(200)의 땜납 볼 배열은 동일한 것으로 한다.
피검사장치(50)는, 소켓보드(30)상의 한쪽의 면에 설치한다. 또한, 보조검사장치(200)는 소켓보드(30) 상의 다른 쪽의 면에 설치한다. 이때, 피검사장치(50) 에서의 조정이 필요한 땜납 볼에 대응한 보조검사장치(200)의 땜납 볼을 소켓보드(30)의 스루홀(33)을 통해 일 대 일로 접속한다. 또한, 피검사장치(50)에서의 조정이 불필요한 땜납 볼에 대응한 보조검사장치(200)의 땜납 볼과 반도체 검사장치(1)를 동축케이블(60), 동축신호용 홀(42), 동축 GND용 홀(41)을 통해 접속한다.
이상과 같이 피검사장치 및 보조검사장치가 함께 BGA 패키지 또는 CSP 패키지로 밀봉된 경우라도 배선패턴을 극히 짧게 함으로써 배선 길이에 의한 신호 지연차를 억제할 수 있다.
이때, 피검사장치(50)와 보조검사장치(200)의 교환이 용이하도록피검사장치(50)와 보조검사장치(200)가 소켓보드로부터 탈착 가능해지는 쪽이 바람직하다.
도 11은 소켓보드(30)에 설치된 피검사장치(50)와 보조검사장치(200)의 설치상황을 나타낸 모식도이다.
도 11을 참조하여, 피검사장치(50)와 소켓보드(30)는, IC 소켓(61)을 통해 접속된다. IC 소켓(61)은, 피검사장치(50)의 땜납 볼의 배열과 같은 복수의 리드(lead)(62)를 포함한다. 리드(62)는, 소켓보드(30)의 핀 소켓(31)과 피검사장치(50)의 땜납 볼을 접속한다. 이때, 리드(62)에는 스프링이 구비되어 있다. 따라서, 피검사장치(50)는 소켓보드(30)와 탈착 가능하다. 따라서, 피검사장치(50)의 교환이 용이해진다.
마찬가지로, 보조검사장치(200)는 IC 소켓(63)을 통해 소켓보드(30)와 접속된다. 따라서, 보조검사장치(200)가 고장난 경우라도 용이하게 교환이 가능해진다.
이상으로 나타낸 실시예 3에 있어서의 반도체 검사 시스템에서는, 반도체 검사장치(1)와 보조검사장치(200)를 사용하였지만, 반도체 검사장치(2)와 보조검사장치(300)를 사용하여도 된다. 또한, 반도체 검사장치(1)와 보조검사장치(300)를 사용하여 된다.
(실시예 4)
도 12는 실시예 4에 있어서의 반도체 검사 시스템 중 피검사장치와 동일 소켓보드상에 설치되는 보조검사장치의 구성에 관해서 나타낸 모식도이다.
도 12를 참조하여, 피검사장치(50)는 IC 소켓(65)을 통해 소켓보드(30)에 접속된다. IC 소켓(65)은 보조검사장치(200)와 복수의 리드(66)를 포함한다. 리드(66)는, 스프링(67)과 하부 단자(68)로 구성된다. 하부 단자(68)는, 스프링(67)과 접속된다. 또한, 하부 단자(68)는 보조검사장치(200)의 입출력 핀(201)과 접속되고, 그 선단은 소켓 몸체로부터 돌출하고 있고, 소켓보드(30)의 핀 소켓(31)에 삽입된다. 스프링(67)의 일단은 소켓 몸체 내에서 하부 단자(68)와 접속되어 있고, 타단은 소켓 몸체로부터 돌출하고 있다. 피검사장치(50)의 입출력 핀(51)이 리드(66)의 스프링(67)을 누르는 경우, 스프링(67)의 반발력으로 피검사장치(50)의 입출력 핀과, 소켓 보드(30)가 확실히 접속된다. 또한, 리드(66)와 보조검사장치(200)의 입출력 핀(201)이 접속되어 있으므로, 피검사장치(50)의 입출력 핀(51)에 대응한 보조검사장치(200)의 입출력 핀(201)이 접속된다.
이상으로 나타낸 IC 소켓(65)을 사용함으로써, 피검사장치(50)의 교환이 용이하고, 또한 보조검사장치(200)가 고장났을 때는, 보조검사장치(200)를 포함하는 IC 소켓(65)을 교환함으로써 보조검사장치(200)의 교환도 용이하게 할 수 있다.
이때, IC 소켓(65)내의 보조검사장치 200은, 보조검사장치 300이어도 된다.
(실시예 5)
실시예 1∼3에 나타낸 보조검사장치 200 또는 보조검사장치 300은, 전용회로장치로서 사용하여도 좋지만, 제품이 되는 반도체 집적회로장치 내에 테스트모드회로나 TEG 회로로서 설치하고, 반도체 집적회로와 동일한 패키지에 밀봉하는 것도좋다.
도 13은 실시예 5에서의 보조검사회로를 포함하는 반도체 집적회로장치의 구성을 나타낸 블록도이다.
도 13을 참조하여, 반도체 집적회로장치(52)는, 입출력 핀(53)과, 각각이 행렬형으로 배열되는 복수의 메모리 셀을 갖는 메모리 어레이 뱅크 A∼D와, 클록 버퍼(57)와, 제어신호버퍼(58)와, 제어회로(55)와, 테스트모드회로(400)를 포함한다.
어드레스 버퍼(56)는, 외부에서 공급되는 어드레스신호 A0∼Am-1(m은 정수)및 내부 뱅크 어드레스신호 int.BA0∼int.BA1에 의거하여 행 어드레스 신호 및 열 어드레스 신호를 생성하여 제어회로(55)에 공급한다.
클록 버퍼(57)는, 외부에서 공급되는 외부 클록신호 ext.CLK와 클록 활성화신호 CKE에 의거하여, 내부 클록신호 int.CLK를 생성하여 제어회로(55)에 공급한다.
제어신호버퍼(58)는, 외부로부터 공급되는 제어신호/CS, /RAS, /CAS, /WE, DM에 의거하여 내부 제어신호를 생성하여 제어회로에 공급한다.
제어회로(55)는, 어드레스 버퍼(56), 클록 버퍼(57), 제어신호버퍼(58)로부터 출력된 신호를 받아, 소정의 동작모드를 선택하여 반도체 집적회로장치(52) 전체를 제어한다.
입출력 핀(53)은, 제어신호에 응답하여 외부에서 입력된 데이터 DQ0∼DQn-1(n은 정수)을 선택된 메모리 어레이 뱅크내의 메모리 셀에 공급한다. 또한, 제어신호에 응답하여 선택된 메모리 어레이 뱅크 내의 메모리 셀로부터의 판독 데이터를 외부에 출력한다.
선택회로(54)는, 반도체 집적회로장치(52)를 통상모드로서 사용할지 테스트모드로 사용할지를 선택하기 위한 회로이다. 이때, 통상모드란, 반도체 집적회로장치(52)를 반도체 집적회로장치로서 사용하는 모드이고, 테스트모드란, 반도체 집적회로장치(52)를 보조검사장치로서 사용하는 모드이다.
테스트모드회로(400)는, 반도체 집적회로장치(52)를 보조검사장치로서 사용할 때에 동작을 한다. 테스트모드회로(400)의 구성은, 도 5에 나타낸 보조검사장치(200)와 동일하여도 되고, 도 7에 나타낸 보조검사장치(300)와 동일하여도 된다.
이상의 회로구성을 갖는 반도체 집적회로장치(52)의 동작에 관해서 설명한다.
먼저, 반도체 집적회로장치(52)를 반도체 집적회로장치로서 동작시키는 경우는, 선택회로(54)에 의해 테스트모드회로(400)의 기능은 정지한다. 따라서, 통상의 반도체 집적회로장치(50)와 마찬가지로 동작을 한다.
다음으로, 반도체 집적회로장치(52)를 보조검사장치로서 동작시키는 경우는, 선택회로(54)에 의해 반도체 집적회로장치로서의 기능이 정지하여, 테스트모드회로(400)가 동작을 한다.
따라서, 도 3에 있어서의 반도체 검사 시스템에 있어서, 보조검사장치(200) 대신에 반도체 집적회로장치(52)를 설치함으로써, 반도체 집적회로장치(52)는 보조검사장치로서 기능한다. 따라서, 반도체 검사장치(1) 및 반도체 집적회로장치(52)를 사용하여 피검사장치인 반도체 집적회로장치(50)를 검사할 수 있다.
마찬가지로, 도 7에서의 보조검사장치(300) 대신에 반도체 집적회로장치(52)를 설치하여도, 반도체 집적회로장치(52)는 보조검사장치로서 기능한다.
이상으로 도시한 것처럼, 실시예 5에서는, 제조한 반도체 집적회로장치 내에 보조검사장치로서 기능하는 테스트모드회로를 미리 포함시킨다. 따라서, 반도체 집적회로장치의 규격이 변한 경우라도, 제조한 복수의 반도체 집적회로장치중의 하나를 보조검사장치로서 사용할 수 있다. 따라서, 반도체 집적회로장치의 규격이 변할 때마다, 그 반도체 집적회로장치의 입출력 핀과 동일 핀 피치를 갖는 새로운 보조검사장치를 제조할 필요가 없어진다.
(실시예 6)
도 14는 실시예 6에 있어서의 반도체 검사 시스템(170)의 구성에 관해서 나타낸 모식도이다.
도 14를 참조하여 반도체 검사 시스템(170)은, 반도체 검사장치(1)와 기준샘플(45)과 소켓보드(30)를 포함한다. 기준샘플(45)은 피검사장치(50)와 동일한 사양을 갖고, 또한 검사에 의해 미리 양품이라고 판정된 반도체 집적회로장치이다.
피검사장치(50)는, 소켓보드(30) 상의 한쪽의 면에 설치한다. 또한, 기준샘플(45)은 소켓보드(30) 상의 다른 쪽의 면에 설치한다. 이때, 피검사장치(50)에서의 입출력 핀에 대응한 기준샘플(45)의 입출력 핀을 소켓보드(30)의 스루홀(33)을 통해 일 대 일로 접속한다. 이때, 필요하면 저항소자(도시하지 않음)를 통해 입출력 핀간을 접속한다.
그 밖의 회로구성에 관해서는 도 3과 동일하므로, 그 설명은 반복하지 않는다.
이때, 반도체 검사장치는, 기록신호를 출력한다. 피검사장치(50)는, 기록신호에 응답하여 판독신호 φC1을 출력한다. 기준샘플(45)은, 기록신호에 응답하여 판독신호 φC2를 출력한다.
이상의 구성을 갖는 반도체 검사 시스템(170)의 동작에 관해서 설명한다.
도 15는, 반도체 검사 시스템(170)에서의 검사시에 발생하는 피검사장치(50)의 판독신호와 기준샘플(45)의 판독신호와 전원전류와의 관계를 나타낸 타이밍 차트이다.
도 15a를 참조하여, 반도체 검사장치(1)내의 본체(10)로부터 출력되는 기록신호는 동일 타이밍으로 피검사장치(50)와 기준샘플(45)에 입력된다. 피검사장치(50)는, 기록신호에 응답하여 판독신호 φC1을 출력한다. 마찬가지로, 기준샘플(45)은 기록신호에 응답하여 판독신호 φC2를 출력한다. 이때, 판독신호 φC1의 위상과 φC2의 위상이 시간 △t만큼 어긋났을 때, 시각 t1에 있어서 판독신호 φC2는 H 레벨이고, 판독신호 φC1은 L 레벨이 된다. 따라서, 기준샘플(45)로부터 피검사장치(50)로 전원전류 Idd가 흐른다. 마찬가지로, 도 15b를 참조하여, 시각 t2로부터 시각 t3에 있어서 판독신호 φC2가 H 레벨로 되었을 때에, 판독신호 φC1이 L 레벨로 된다. 따라서, 시각 t2로부터 t3에 걸쳐서 기준샘플(45)로부터 피검사장치(50)로 전원전류 Idd가 흐른다.
반도체 검사장치(1)는 본체(10) 내의 DC 측정 유니트(114)에서 기록신호에 응답하여 흐르는 전원전류 ｜Idd｜를 측정하여, 테스터 프로세서(101)에 전원전류 ｜Idd｜의 평균값을 계산한다.
이상의 동작에 의해 산출된 전원전류 ｜Idd｜의 평균값으로 피검사장치(50)가 양품인지 불량품인지를 판정한다.
이와 같이, 피검사장치와 동일한 사양을 갖고, 검사에 의해 미리 양품이라고 판정된 반도체 집적회로장치를 기준샘플로서 사용함으로써, 실시예 1∼5에 나타내었던 것과 같은 보조검사장치는 불필요해진다. 따라서, 고정밀도의 검사를 보다 간략화하여 할 수 있다.
여기서 개시된 실시예는, 모든 점에서 예시에 있어서 제한적인 것이 아니라고 해석되어야 할 것이다. 본 발명의 범위는, 상술한 실시예가 아니라 특허청구의 범위에 의해서 정해지고, 특허청구의 범위와 균등한 의미 및 그 범위 내에서의 모든 변경이 포함되는 것이다.
본 발명에 의하면, 보조검사장치를 피검사장치 근방에 설치하고, 보조검사장치로 기록신호의 타이밍을 조정한다. 따라서, 동축케이블의 임피던스 등의 영향에 의한 신호 지연차를 억제하는 것이 용이해진다.
또한, 보조검사장치 대신에 피검사장치의 양품인 기준샘플을 사용하여도 마찬가지로, 신호 지연차를 용이하게 억제할 수 있다.

Claims (13)

  1. 반도체 집적회로장치(50)를 검사하는 반도체 검사 시스템(100)에 있어서,
    반도체 검사장치(1)와,
    검사시에 상기 반도체 집적회로장치(50)를 설치하기 위한 소켓보드(30)와,
    상기 소켓보드(30)에 설치되는 보조검사장치(200)를 포함하고,
    상기 보조검사장치(200)는,
    상기 반도체 검사장치로부터 출력되는 복수의 기록신호를 받는 수신회로(FF1, FF2)와,
    상기 복수의 기록신호의 타이밍을 조정하는 타이밍 조정회로(FF1, FF2)와,
    상기 타이밍 조정회로에 의해 조정된 기록신호를 상기 반도체 집적회로장치에 출력하는 출력회로(FF1, FF2)와,
    상기 기록신호를 입출력하기 위한 입출력 단자(201)를 포함한 것을 특징으로 하는 반도체 검사 시스템.
  2. 제 1 항에 있어서,
    상기 보조검사장치(200)는,
    상기 기록신호를 받은 상기 반도체 집적회로장치(50)로부터 출력되는 신호가 소정의 신호로 되어 있는지 아닌지를 판정하는 판정회로(CP1, CP2)를 더 포함한 것을 특징으로 하는 반도체 검사 시스템.
  3. 제 1 항에 있어서,
    상기 보조검사장치(200)는, 상기 반도체 집적회로장치(50)와 동일 사양을 갖는 또 하나의 반도체 집적회로장치(52) 내에 포함된 것을 특징으로 하는 반도체 검사 시스템.
  4. 제 1 항에 있어서,
    상기 반도체 검사 시스템은, IC 소켓(65)을 포함하고, 상기 보조검사장치(200)는 상기 IC 소켓(65)에 포함되고,
    상기 IC 소켓(65)은,
    상기 보조검사장치(200)의 입출력 단자(201)와, 상기 보조검사장치의 입출력 단자에 대응한 상기 반도체 집적회로장치(50)의 입출력 단자(51)를 전기적으로 접속 가능하게 하는 스프링수단(67)을 포함하고,
    상기 반도체 집적회로장치(50)는, 상기 IC 소켓(65)을 통해 상기 소켓보드(30)에 접속되는 것을 특징으로 하는 반도체 검사 시스템.
  5. 반도체 집적회로장치(50)를 검사하는 반도체 검사 시스템(150)에 있어서,
    반도체 검사장치(2)와,
    검사시에 상기 반도체 집적회로장치를 설치하기 위한 소켓보드(30)와,
    상기 소켓보드(30)에 설치되는 보조검사장치(300)를 포함하고,
    상기 보조검사장치(300)는,
    복수의 기록신호를 발생하는 패턴발생회로(110)와,
    상기 기록신호를 받은 상기 반도체 집적회로장치로부터 출력되는 신호가 소정의 신호로 되어 있는지 아닌지를 판정하는 판정회로(112)와,
    상기 기록신호를 상기 반도체 집적회로장치에 출력하여, 상기 판정회로에 의한 판정결과를 상기 반도체 검사장치에 출력하고, 상기 반도체 집적회로장치로부터 출력되는 신호를 받는 입출력회로(111)를 포함한 것을 특징으로 하는 반도체 검사 시스템.
  6. 반도체 집적회로장치(50)를 검사하는 반도체 검사장치(1)와 보조검사장치(200)를 포함하는 반도체 검사 시스템(100)을 사용한 반도체 검사방법에 있어서,
    상기 보조검사장치(200)와 상기 반도체 집적회로장치(50)를 동일한 소켓보드(30)에 설치하는 단계와,
    상기 반도체 검사장치(1)가 상기 보조검사장치(200)에 복수의 기록신호를 출력하는 단계와,
    상기 보조검사장치(200)가 상기 복수의 기록신호의 타이밍을 조정하는 단계와,
    상기 반도체 집적회로장치(50)가 상기 조정된 타이밍신호를 수신하는 단계를 포함한 것을 특징으로 하는 반도체 검사방법.
  7. 제 6 항에 있어서,
    상기 반도체 검사방법은,
    상기 반도체 집적회로장치(50)가 상기 기록신호에 응답하여 신호를 출력하는 단계와,
    상기 보조검사장치(200)가 상기 반도체 집적회로장치(50)로부터 출력된 신호를 받는 단계와,
    상기 반도체 집적회로장치(50)로부터 출력된 신호가 소정의 신호로 되어 있는지 아닌지를 상기 보조검사장치(200)가 판정하는 단계를 포함한 것을 특징으로 하는 반도체 검사방법.
  8. 제 6 항에 있어서,
    상기 보조검사장치(200)와 상기 반도체 집적회로장치(50)를 동일한소켓보드(30)에 설치하는 단계는,
    상기 보조검사장치(200)를 상기 소켓보드(30)의 한쪽의 면 위에 설치하는 보조검사장치 설치단계와,
    상기 반도체 집적회로장치(50)를 상기 소켓보드(30)의 다른 쪽의 면 위에 설치하는 반도체 집적회로장치 설치단계를 포함하고,
    상기 보조검사장치 설치단계와 상기 반도체 집적회로장치 설치단계에서,
    상기 보조검사장치(200)의 입출력 단자(201)를 스루홀(33)을 통해 상기 반도체 집적회로장치(50)의 입출력 단자(51)에 대응하여 접속한 것을 특징으로 하는 반도체 검사방법.
  9. 제 8 항에 있어서,
    상기 보조검사장치(200)와 상기 반도체 집적회로장치(50)를 동일한 소켓보드(30)에 설치하는 단계에서는,
    상기 보조검사장치(200)를 IC 소켓(63)을 통해 상기 소켓보드(30)에 접속하는 단계와,
    상기 반도체 집적회로장치(50)를 IC 소켓(61)을 통해 상기 소켓보드(30)에 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 검사방법.
  10. 제 6 항에 있어서,
    상기 보조검사장치(200)와 상기 반도체 집적회로장치(50)를 동일한 소켓보드(30)에 설치하는 단계는,
    상기 반도체 집적회로장치를 상기 보조검사장치(200)를 포함한 IC 소켓(65)을 통해 상기 소켓보드(30)에 접속하는 IC 소켓설치단계를 포함하고,
    상기 IC 소켓설치단계에서는, 상기 반도체 집적회로장치(50)의 입출력 단자(51)를 상기 IC 소켓(65) 내의 상기 보조검사장치(200)의 입출력 단자(201)에 대응하여 접속하는 것을 특징으로 하는 반도체 검사방법.
  11. 반도체 집적회로장치(50)를 검사하는 반도체 검사장치(2)와 보조검사장치(300)를 포함하는 반도체 검사 시스템(150)을 사용한 반도체 검사방법에 있어서,
    상기 보조검사장치(300)가 상기 테스트 신호를 상기 반도체 집적회로장치(50)에 출력하는 단계와,
    상기 반도체 집적회로장치(50)가 상기 기록신호에 응답하여 신호를 출력하는 단계와,
    상기 반도체 집적회로장치(50)로부터 출력된 신호를 상기 보조검사장치(300)가 받는 단계와,
    상기 반도체 집적회로장치(50)로부터 출력된 신호가 소정의 신호로 되어 있는지 아닌지를 상기 보조검사장치(300)가 판정하는 단계와,
    상기 보조검사장치(300)가 상기 판정결과를 상기 반도체 검사장치(2)에 송신하는 단계를 포함한 것을 특징으로 하는 반도체 검사방법.
  12. 반도체 집적회로장치(50)를 검사하는 반도체 검사장치(1)를 사용한 반도체 검사방법에 있어서,
    상기 반도체 검사장치(1)의 소켓보드(30)의 한쪽의 면 위에 상기 반도체 집적회로장치(50)를 설치하는 미검사품 설치단계와,
    상기 소켓보드(30)의 다른 쪽의 면 위에 상기 반도체 집적회로장치(50)와 동일 사양을 갖고, 양품이라고 판정된 또 하나의 반도체 집적회로장치(45)를 설치하는 양품 설치단계와,
    상기 반도체 검사장치(1)가 상기 반도체 집적회로장치들(50, 45)에 복수의 기록신호를 출력하는 단계와,
    상기 기록신호에 응답하여 상기 반도체 집적회로장치(50)에 흐르는 전원전류를 상기 반도체 검사장치(1)가 받는 단계를 포함한 것을 특징으로 하는 반도체 검사방법.
  13. 제 12 항에 있어서,
    상기 미검사품 설치단계 및 양품 설치단계는,
    상기 반도체 집적회로장치들(50, 45)을 IC 소켓을 통해 상기 소켓보드에 접속하는 단계를 포함한 것을 특징으로 하는 반도체 검사방법.
KR10-2002-0017336A 2001-07-19 2002-03-29 반도체 집적회로장치를 검사하는 반도체 검사시스템 및 이를 이용한 반도체 검사방법 KR100483669B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001219457A JP2003035747A (ja) 2001-07-19 2001-07-19 半導体検査システムおよび半導体検査方法
JPJP-P-2001-00219457 2001-07-19

Publications (2)

Publication Number Publication Date
KR20030009091A true KR20030009091A (ko) 2003-01-29
KR100483669B1 KR100483669B1 (ko) 2005-04-18

Family

ID=19053455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0017336A KR100483669B1 (ko) 2001-07-19 2002-03-29 반도체 집적회로장치를 검사하는 반도체 검사시스템 및 이를 이용한 반도체 검사방법

Country Status (5)

Country Link
US (1) US6750672B2 (ko)
JP (1) JP2003035747A (ko)
KR (1) KR100483669B1 (ko)
DE (1) DE10214148A1 (ko)
TW (1) TW555991B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750872B1 (en) * 1999-09-17 2004-06-15 S3 Graphics, Co., Ltd. Dynamic allocation of texture cache memory
AU2001296101A1 (en) * 2000-07-06 2002-01-14 Igor Anatolievich Abrosimov Interface device with stored data on transmission lines characteristics
JP4167497B2 (ja) * 2003-01-17 2008-10-15 株式会社ルネサステクノロジ 半導体集積回路及びその試験を行う試験システム
DE10305116A1 (de) 2003-02-07 2004-08-26 Infineon Technologies Ag Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik
EP1650837A4 (en) * 2003-07-29 2007-12-26 Advantest Corp BASE AND TEST UNIT
US7317324B2 (en) * 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
JP4470784B2 (ja) * 2005-03-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP4167244B2 (ja) * 2005-05-13 2008-10-15 株式会社アドバンテスト 試験装置
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
US8159247B2 (en) * 2009-10-06 2012-04-17 International Business Machines Corporation Yield enhancement for stacked chips through rotationally-connecting-interposer
JP2014109453A (ja) * 2012-11-30 2014-06-12 Renesas Electronics Corp 半導体装置
JP6110191B2 (ja) * 2013-04-08 2017-04-05 日置電機株式会社 検査装置および検査処理装置
KR102029035B1 (ko) * 2018-07-26 2019-10-07 주식회사 우리비전 메인 보드 리버스 인터커넥션을 통한 메모리 모듈의 실장 테스트에 사용되는 메모리 모듈을 수납하는 메인 보드

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831780B2 (ja) * 1990-02-02 1998-12-02 株式会社アドバンテスト Ｉｃ試験装置
JPH0727828A (ja) 1993-07-09 1995-01-31 Touhei Shokai:Kk 半導体の欠陥検査装置
US6114870A (en) * 1996-10-04 2000-09-05 Texas Instruments Incorporated Test system and process with a microcomputer at each test location
JP4138163B2 (ja) 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
KR100402653B1 (ko) * 1999-08-16 2003-10-22 가부시키가이샤 아드반테스트 Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치
JP2001183419A (ja) 1999-12-27 2001-07-06 Advantest Corp 半導体デバイス試験装置のスキュー調整方法・スキュー調整装置
JP2001343433A (ja) * 2000-03-28 2001-12-14 Toshiba Corp 半導体テスト装置

Also Published As

Publication number Publication date
DE10214148A1 (de) 2003-02-06
JP2003035747A (ja) 2003-02-07
TW555991B (en) 2003-10-01
US20030016045A1 (en) 2003-01-23
US6750672B2 (en) 2004-06-15
KR100483669B1 (ko) 2005-04-18

Similar Documents

Publication Publication Date Title
US6479983B1 (en) Semiconductor device testing apparatus having timing hold function
KR100483669B1 (ko) 반도체 집적회로장치를 검사하는 반도체 검사시스템 및 이를 이용한 반도체 검사방법
US7075325B2 (en) Method and apparatus for testing semiconductor devices using an actual board-type product
KR100825811B1 (ko) 고속 검사가 가능한 반도체 소자 자동검사장치
EP1440328B1 (en) Method and apparatus for calibration and validation of high performance dut power supplies
WO2001063311A2 (en) Method and system for wafer and device-level testing of an integrated circuit
KR100916762B1 (ko) 반도체 디바이스 테스트 시스템
WO2000000836A1 (en) A skew calibration means and a method of skew calibration
TWI537575B (zh) 測試積體電路的方法及裝置
US7777513B2 (en) Power supply voltage detection circuit and semiconductor integrated circuit device
US8378700B2 (en) Wafer unit for testing semiconductor chips and test system
JP2003262664A (ja) 半導体集積回路装置及びそのテスト方法
KR20140003229A (ko) 반도체 집적회로 및 그의 내부전압 측정방법
US6618305B2 (en) Test circuit for testing a circuit
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP2000199781A (ja) 半導体デバイス試験装置及びそのキャリブレ―ション方法
US6642734B1 (en) Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
KR20090109700A (ko) 메모리 테스트 보드의 동기화 장치
KR20080109265A (ko) 반도체 소자 테스트 장치
KR20040067773A (ko) 반도체 집적회로 및 그 시험을 행하는 시험 시스템
TWI449933B (zh) 晶片之測試系統
US7511506B2 (en) Semiconductor testing system and testing method
KR0176074B1 (ko) 인쇄회로기판 배선의 신호특성 검사를 위한 측정회로 및 그를 이용한 신호 측정방법
KR100282229B1 (ko) 반도체 메모리
JPH11231021A (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee