TWI537575B - 測試積體電路的方法及裝置 - Google Patents
測試積體電路的方法及裝置 Download PDFInfo
- Publication number
- TWI537575B TWI537575B TW100131064A TW100131064A TWI537575B TW I537575 B TWI537575 B TW I537575B TW 100131064 A TW100131064 A TW 100131064A TW 100131064 A TW100131064 A TW 100131064A TW I537575 B TWI537575 B TW I537575B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- connection terminal
- power connection
- voltage regulator
- regulator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Description
本申請案主張於2010年8月30日申請的美國專利臨時申請案 第 61/378,358 號“Enhanced Method for Voltage Compensation in a Tester”之優先權,並以引用方式完整併入本說明書中。
本發明關於測試積體電路的方法及裝置。
在此揭露之先前技術係為了呈現本揭露之技術背景。對於本案發明人之工作成果、在先前技術段落所述之工作內容以及在申請當時可能不足以稱為先前技術之敘述內容,既無明確又無暗喻地認為是本揭露的前案。
基本上,積體電路(IC)測試使用自動測試設備(ATE)以及特別對應積體電路產品之轉接板(Adapter Board)來測試產品的每一個待測裝置(DUT)。舉例而言,產品之每一封裝的積體電路裝置可插置於轉接板之插槽中,而轉接板係適當地連接於自動測試設備。然後,自動測試設備透過轉接板測試經封裝之積體電路裝置。舉例而言,自動測試設備將傳輸測試訊號至封裝的積體電路裝置並透過轉接板接收自封裝的積體電路裝置傳來之回應訊號。
本揭露提供一種電子裝置之測試方法。測試方法包含提供從電壓調整器輸出之第一電壓至電子裝置之第一電源連接端子,以提供電子裝置電源;提供電子裝置之第二電源連接端子上之第二電壓至電壓調整器,其中第二電源連接端子透過電子裝置之第一電路連接第一電源連接端子;使用電壓調整器,基於第二電壓及目標電壓之間的比較,調整第一電壓以及判斷電子裝置在調整第一電壓時是否滿足性能要求。
為了確認電子裝置在調整第一電壓時是否滿足性能要求,測試方法包含傳輸複數測試訊號至電子裝置之複數第一訊號端子以及從電子裝置之第二訊號端子接受複數回應訊號。
於一實施例中,測試方法包含提供從電壓調整器輸出之第三電壓傳輸至電子裝置之第三電源連接端子;提供電子裝置之第四電源連接端子上之第四電壓至電壓調整器,其中第四電源連接端子透過電子裝置之第二電路連接第三電源連接端子以及使用電壓調整器調整第一電壓及第三電壓至少其中之一,以使第二電壓及第四電壓間之電壓差異等於目標電壓。
本揭露提供一種根據上述測試方法測試之積體電路。
本揭露亦提供一種測試待測裝置之測試系統。測試系統包含測試器、電壓調整控制器以及用於測試待測裝置之轉接板。轉接板包含第一傳導線路及第二傳導線路,其中第一傳導線路用於提供從電壓調整器輸出之第一電壓至待測裝置之第一電源連接端子,以提供待測裝置電源,而第二傳導線路用於將待測裝置之第二電源連接端子上之第二電壓提供至電壓調整器,其中第二電源連接端子透過待測裝置中之第一電路連接第一電源連接端子。電壓調整控制器用於使電壓調整器基於電壓調整器接收到之第二電壓及目標電壓來調整第一電壓。測試器則是用於在調整第一電壓時對待測裝置進行電路的功能測試。
於一實施例中,轉接板進一步包含多個測試路徑,用於傳輸測試器所產生之複數測試訊號至待測裝置之複數第一訊號連接端子,並自待測裝置之複數第二訊號連接端子接收複數回應訊號。
根據本揭露之觀點,轉接板包含第三傳導線路及第四傳導線路,其中第三傳導線路用於將電壓調整器所輸出之第三電壓提供至待測裝置之第三電源連接端子,而第四傳導線路用於將待測裝置之第四電源連接端子上之第四電壓提供至電壓調整器,其中第四電源連接端子透過待測裝置中之第二電路連接第三電源連接端子。
本揭露亦提供一種用於測試待測裝置之轉接板。
圖1顯示根據本揭露實施例用於測試一待測裝置130之測試系統實例100之方塊圖。測試系統100包含測試器120、電壓調整器140以及介面模組110。上述元件如圖1所示般連接。
待測裝置130可以是任何合適裝置,如積體電路晶片、封裝積體電路裝置及類似者。待測裝置130包含連接端子,如訊號連接端子137以及電源連接端子135A和135B及類似者。在一實施例中,連接端子135A及135B、137為積體電路晶片上之接觸墊。在另一實施例中,連接端子135A及135B、137為針格陣列(PGA)封裝之引線。在又一實施例中,連接端子135A及135B、137係為球閘陣列之焊球。
根據本揭露之觀點,電源連接端子135A及135B組態成在運作時具有實質上相同之電壓。在一實施例中,電源連接端子135A及135B組態成在運作時提供電源(如VDD、VSS及類似者)至待測裝置130中的電路。在另一實施例中,電源連接端子135A及135B係藉由待測裝置130之內部電路131(如內部電源匯流排、電源分配閘、連接電源連接端子135A及135B之接觸墊及類似者)內部地耦接在一起。因此,電源連接端子135B之電壓V”為電源連接端子135A之電壓V’的函式。在一實施例中,電源連接端子135A之電壓V’與電源連接端子135B之電壓V”實質相同。在此需注意的是待測裝置130可包含用於提供其他相同或相異電壓之電源的其他電源連接端子(如接地)。
介面模組110提供合適介面以在測試待測裝置130時,將測試器120及電壓調整器140耦接至待測裝置130。在一實施例中,介面模組110係為具有耦接於探針接觸器(Probe Contactor)之印刷電路的轉接板(Adapter Board)。介面模組110適當地組態以將待測裝置130之選定端子連接至測試器120以及電壓調整器140。介面模組110安裝於探測器(未繪示)。探測器適當地藉由合適的連接器(如通用匯流排(USB)、周邊元件連接介面(PCI)、儀器之PCI延伸(PXI)、區域網路(LAN)、通用介面匯流排(GPIB)及類似者)連接至測試器120以及電壓調整器140。此外,探測器適當組態成將探針接觸器電性連接至訊號連接端子137以及電源連接端子135A/135B。
在另一實施例中,介面模組110係為設有插槽之印刷電路的轉接板。上述插槽具有適當的接觸器,例如組態成電性接觸引線之引線接觸器、組態成電性接觸焊球之焊球接觸器及類似者。介面模組110係安裝於操作裝置(未繪示),而該操作裝置係透過合適連接器(如USB、PCI、PXI、LAN、GPIB及類似者)適當地連接至測試器120以及電壓調整器140。在測試過程中,待測裝置130係插入該插槽,迫使該插槽之接觸器電性接觸訊號連接端子137以及電源連接端子135A及135B。
介面模組110包含如焊線跡、線路、纜線、帶狀纜線、跳線器等各種引線以及如電阻器、電容器、二極體、電晶體等電子元件以在待測裝置130以及測試器120或待測裝置130及電壓調整器140之間形成導通路徑及訊號線路及類似者。
根據本揭露之實施例,介面模組110包含分離的訊號路徑PATH1以及PATH2,其適當地組態成以分別將電源連接端子135A及135B介接至電壓調整器140。舉例而言,在一實施例中,訊號路徑PATH1組態成具有相對較高的導電率以提供電源至電源連接端子135A。訊號路徑PATH2組態成避免直流電通過,以使訊號路徑PATH2之電壓降實質等於零。在一實施例中,訊號路徑PATH1包含有著相當大寬度及厚度之印刷線路。訊號路徑PATH2係連接於電壓調整器140中具有相對較高輸入阻抗之感應引線,而使訊號路徑PATH2中無電流通過且訊號路徑PATH2之電壓降實質等於零。在另一實施例中,訊號路徑PATH2包含緩衝器(未繪示),其組態成具有相對較高輸入阻抗以避免電流通過。在另一實施例中,訊號路徑PATH2包含低通濾波器(未繪示)以去除雜訊。
電壓調整器140組態成提供一或多個電源供應至待測裝置130。此外,在一實施例中,電壓調整器140包含組態成具有相對較高輸入阻抗之一或多個感應引線。電壓調整器140組態成感應提供於感應引線上之電壓。舉例而言,訊號路徑PATH2耦接於電壓調整器140之感應引線。根據本揭露之觀點,電壓調整器140組態成基於訊號路徑PATH2所收到之電壓V’’’調節一電源傳輸至訊號路徑PATH1之電壓。此外,在一實施例中,電壓調整器140接收做為參考電壓之目標電壓。然後電壓調整器140基於從訊號路徑PATH2所收到之電壓V’’’以及目標電壓之比較結果,來調節輸出到訊號路徑PATH1之電壓V。舉例而言,電壓調整器140調節輸出到訊號路徑PATH1之電壓,以使從訊號路徑PATH2所收到之電壓V’’’等於該目標電壓。
在一實施例中,測試器120組態成透過介面模組110提供測試訊號至待測裝置130,以及透過介面模組110自待測裝置130接收回應訊號。然後測試器120基於回應訊號判定待測裝置130是否通過測試。在此須注意的是介面模組110用於傳輸測試訊號以及回應訊號之路徑係根據合適訊號傳輸要求來進行適當組態。
根據本揭露之觀點,介面模組110上之接觸器與待測裝置130上之訊號連接端子137以及電源連接端子135A及135B之接觸電阻可變化。舉例而言,相同設計的不同待測裝置130具有相異的接觸電阻。在另一實施例中,在接觸器解除與待測裝置130的第一次接觸且受迫與待測裝置130第二次接觸(例如重測期間)時,第一次接觸之接觸電阻與第二次接觸之接觸電阻不同。
根據本揭露之實施例,電源連接端子135A及135B、內部電路131、訊號路徑PATH1及PATH2以及電壓調整器140於測試時形成一反饋迴路。上述反饋迴路組態成補償如接觸電阻變化及溫度變化等變化,藉此針對不同測試裝置130或重測使待測裝置130內之電源供應的電壓保持實質相同。
舉例而言,在測試期間電壓調整器140輸出具有電壓V之電源至路徑PATH1。上述路徑PATH1組態成將電源傳輸至電源連接端子135A。路徑PATH1之電壓降將因不同待測裝置130或重測等緣故所引起接觸電阻之差異而改變。因此,電源連接端子135A之電壓V’係相異於輸出到路徑PATH1之電壓。此外,電源連接端子135B之電壓V”實質相同於電源連接端子135A之電壓V’。電壓V”將在被路徑PATH2感測並回授至電壓調整器140。舉例而言,路徑PATH2組態成具有實質零電壓降。因此,電壓調整器140自路徑PATH2所接收之電壓V’’’實質相同於電源連接端子135B之電壓V”。接著,電壓調整器140基於自路徑PATH2所收到之電壓V’’’來調節提供到路徑PATH1之電壓V。在此須注意的是,於一實施例中,當電壓調整器140調節提供到路徑PATH1之電壓V而使電壓V’’’保持在特定值時,電源連接端子135A之電壓V’也將相等於該特定值。
在一實施例中,電壓調整器140接收一目標電壓並調節提供到路徑PATH1之電壓V,以使自訊號路徑PATH2收到之電壓相等於該目標電壓或與該目標電壓有某些其他的預定關係。因此,電源連接端子135A之電壓V’等於目標電壓。
此外,在一實施例中,在監測及調節電壓V之同時,測試器120提供測試訊號至待測裝置130及自待測裝置130接收回應訊號。測試器120基於回應訊號判定待測裝置130是否通過測試。因此,針對不同待測裝置130或重測,測試是在實質相同之電源條件下進行,其中電源連接端子135A之電壓V’實質相同,例如等於目標電壓或與目標電壓有某些其他的預定關係。
在此須注意的是,在一實施例中,不同待測裝置130將因運作程序變化、溫度變化及類似者而消耗不同電流。在另一實施例中,如不同測試向量(test vector)及類似者等不同測試,使得相同待測裝置130消耗不同電流。上述電流上的差異造成路徑PATH1上產生不同電壓降。在本實施例中,電壓調整器140調節提供到訊號路徑PATH1之電壓V,造成自路徑PATH2收到之電壓V’”等於目標電壓或與目標電壓有某些其他的預定關係。因此,在一實施例中,電源連接端子135A上之電壓V’在測試不同待測裝置130或進行不同測試時可維持在實質相同的程度,以提供受控制的測試環境。
圖2顯示根據本揭露實施例用於測試待測裝置230之另一測試系統實例200之方塊圖。測試系統200包含測試器220以及操作裝置(未繪示)。包含插槽211之轉接板210適當地安裝於操作裝置上以介接測試器220及待測裝置230。測試器220包含電壓調整器240,用於提供測試時的電源。上述元件如圖2所示般連接。
在圖2所示之實施例中,待測裝置230是在具有焊球235A、235B、236A及236B之球閘陣列封裝之中。待測裝置230包含第一電源匯流排231以及第二電源匯流排232。在圖2所示之實施例中,第一電源匯流排231係為一耦接至焊球235A及235B之VDD匯流排,使得焊球235A之電壓VDD’實質相同於焊球235B之電壓VDD”。同樣地,第二電源匯流排232係為耦接焊球236A及236B之VSS匯流排,使得焊球236A之電壓VSS’實質相同於焊球236B之電壓VSS”。
設有插槽211之轉接板210包含各種引線以及合適電路元件,以在待測裝置230以及測試器220之間形成導通路徑、訊號線路及類似者。
特別地,在一實施例中,插槽211包含球體接觸器212,用以電性接觸於待測裝置230之焊球235A、235B、236A及236B。根據本揭露之實施例,球體接觸器212接觸待測裝置230之焊球235A、235B、236A及236B所產生之接觸電阻將因不同待測裝置230而有所變化。此外,當焊球接觸器212解除和待測裝置230之焊球235A、235B、236A及236B的第一次接觸,然後受迫第二次接觸同一待測裝置230之焊球235A、235B、236A及236B時,第一次接觸之接觸電阻可不同於第二次接觸之接觸電阻。
此外,在圖2所示之實施例中,轉接板210包含將焊球235A介接至電壓調整器240之第一路徑PATH1以及將焊球235B介接至電壓調整器240之第二路徑PATH2。第一路徑PATH1將電壓調整器240所提供之電源傳輸至焊球235A,而第二路徑PATH2則是將焊球235B上的感應電壓傳回至電壓調整器240。此外,轉接板210包含用以將焊球236A介接至電壓調整器240之第三路徑PATH3以及用以將焊球236B介接至電壓調整器240之第四路徑PATH4。第三路徑PATH3將電壓調整器240所提供之電源(如地端之電壓)傳輸至焊球236A,而第四路徑PATH4則是將焊球236B之感應電壓傳回至電壓調整器240。
根據本揭露之實施例,路徑PATH1/PATH2/PATH3/PATH4根據訊號或電源傳輸需求適當地組態。舉例而言,在一實施例中,第一路徑PATH1包含於轉接板210第一層中之第一印刷線路。上述第一層具有相對較大的厚度,而第一印刷線路具有相對較大之寬度。因此,第一路徑PATH1組態成具有相對較好之電傳導性。同樣地,第三路徑PATH3包含於第二層中之第二印刷線路。上述第二層具有相對較大之厚度,而第二印刷線路具有相對較大之寬度。因此,第三路徑PATH3將具有相對較好之電傳導性。然而,第一路徑PATH1以及第三路徑PATH3具有電壓降或電壓升。此外,上述電壓降將因接觸電阻之改變也有所變化。特別是,在一實施例中,電壓調整器240提供電壓VDD(如正電壓)以供第一路徑PATH1傳輸以及電壓VDD於焊球235A降至VDD’。同樣地,電壓調整器240提供電壓VSS(如接地之負電壓及類似者)以供第三路徑PATH3傳輸,且電壓VSS於焊球236A提升至VSS’。
在另一實施例中,於第一路徑PATH1以及第三路徑PATH3之電壓降/電壓升以及接觸電阻之變化將引起電壓差之改變。特別是,在一實施例中,電壓調整器240提供一電壓VDD(如正電壓)以供第一路徑PATH1傳輸出,且電壓VDD於焊球235A降至電壓VDD’。同樣地,電壓調整器240提供電壓(如接地之負電壓及類似者)至第三路徑PATH3以供傳輸,且電壓VSS於焊球236A升至電壓VSS’。焊球235A上電壓VDD’以及焊球236A上電壓VSS’之間的差異將依第一路徑PATH1之電壓降、第三路徑PATH3之電壓升以及接觸電阻之變化的函式而有所變化。
此外,第二路徑PATH2和第四路徑PATH4組態成將感測到之電壓傳輸至電壓調整器240。在一實施例中,第二路徑PATH2以及第四路徑PATH4係連接至電壓調整器240之感應引線。上述感應引線組態成具有相對較大之輸入阻抗,使得電流無法通過第二路徑PATH2以及第四路徑PATH4無電流通過,且第二路徑PATH2及第四路徑PATH4之電壓降實質等於零。因此,電壓調整器240自第二路徑PATH2所收到之電壓VDD’’’實質相同於焊球235B上之電壓VDD”。此外,電壓調整器240自第四路徑PATH4所收到之電壓VSS’’’實質相同於焊球236B上電壓VSS”。在此需注意的是,在一實施例中,第二路徑PATH2以及第四路徑PATH4可包含如緩衝器等合適電路,用於避免直流電通過。
此外,在一實施例中,第二路徑PATH2包含低通濾波網路217,而第四路徑PATH4包含低通濾波網路218。低通濾波網路217及218組態成減低傳輸電壓訊號中之雜訊。在此需注意的是,在另一實施例中,可省略上述低通濾波網路217及218。
電壓調整器240組態成提供電源至待測裝置230。此外,在一實施例中,電壓調整器240包含組態成具有相對較高輸入阻抗之感應引線。電壓調整器240組態成偵測感應引線所提供之電壓。舉例而言,第二路徑PATH2以及第四路徑PATH4係分別耦接至電壓調整器240之感應引線。根據本揭露之觀點,電壓調整器240組態成基於自第二路徑PATH2所收到之電壓VDD’’’來調節輸出到第一路徑PATH1之第一電源之電壓VDD,並基於自第四路徑PATH4收到之電壓VSS’’’來調整輸出到第三路徑PATH3之第二電源的電壓VSS。
此外,在一實施例中,電壓調整器240收到一或更多個作為參考電壓之目標電壓,並基於電壓VDD’’’及VSS’’’與該一或更多個目標電壓之間的比較結果調節電壓VDD及電壓VSS。在一實施例中,電壓調整器接收作為參考電壓之第一目標電壓以及第二目標電壓。電壓調整器240調節電壓VDD以使VDD’’’等於第一目標電壓,並調節電壓VSS以使電壓VSS’’’等於第二目標電壓。在另一實施例中,電壓調整器240基於感應到電壓,之間的差異(VDD’’’-VSS’’’)與目標電壓之比較來調節電壓VDD及VSS至少其中之一。在一實施例中,電壓調整器240調節輸出到第一路徑PATH1之電壓VDD以及輸出到第三路徑PATH3之電壓VSS,使得自第二路徑PATH2及第四路徑PATH4收到之電壓差異(VDD’’’-VSS’’’)等於該目標電壓。
在此需注意的是轉接板210可包含其他路徑,用於從測試器220提供測試訊號給待測裝置230,及/或自待測裝置230提供回應訊號給測試器220。在一實施例中,將電壓差異(VDD’’’-VSS’’’)維持在控制程度時,對待測裝置230的電路進行各種功能測試(如邏輯測試、記憶體測試及類似者)。然後測試器220基於回應訊號判定待測裝置230是否通過測試。
根據本揭露之觀點,球體接觸器212及待測裝置230上焊球之間的接觸電阻有所變化。在一實施例中,接觸電阻將因待測裝置230之不同而不同。在另一實施例中,接觸器解除與待測裝置230的第一次接觸並受迫與同一待測裝置230第二次接觸(例如重測期間)時,接觸電阻有所不同。
根據本揭露之實施例,焊球235A及235B、第一電源匯流排231、第一路徑PATH1、第二路徑PATH2以及電壓調整器240在測試過程中將形成一第一反饋迴路。上述第一反饋迴路組態成補償接觸電阻之變化,並藉此針對不同待測裝置230或重測,使焊球235A之電壓VDD’維持實質相同。此外,焊球236A及236B、第二電源匯流排232、第三路徑PATH3、第四路徑PATH4以及電壓調整器240將在測試過程中形成一第二反饋迴路。上述第二反饋迴路組態成補償接觸電阻之變化,並藉此針對不同待測裝置230或重測,使將焊球236A之電壓VDD’維持實質相同。
特別是,在進行測試時,電壓調整器240提供電壓VDD至轉接板210之第一路徑PATH1。第一路徑PATH1傳輸電壓VDD’到待測裝置230之焊球235A,其提供正極電源給待測裝置230之內部電路。在此需注意的是,在一實施例中,第一路徑PATH1之電壓降使得焊球235A上之電壓VDD’相異於電壓調整器240提供至第一路徑PATH1之電壓VDD。此外,由於接觸電阻之差異,電壓VDD至VDD’之間的電壓降將可能因待測裝置230或測試的不同而有所改變。
此外,焊球235B之電壓VDD”實質相同於焊球235A之電壓VDD’。第二路徑PATH2於一實施例中係組態成具有實質零電壓降。因此,電壓調整器240所收到之電壓VDD’’’實質等於焊球235B之電壓VDD”且實質等於焊球235A之電壓VDD’。接著,電壓調整器240基於電壓VDD’’’調節供應到第一路徑PATH1之電壓VDD,以針對不同待測裝置230或例如重測,使得焊球235A之電壓VDD’維持實質相同。
同樣地,電壓調整器240提供電壓VSS至轉接板210之第三路徑PATH3。上述第三路徑PATH3將電壓VSS’傳輸至待測裝置230之焊球236A,其提供如接地到待測裝置230之內部電路。在此需注意的是,於一實施例中,第三路徑PATH3之電壓升將使焊球236A之電壓VSS’相異於電壓調整器240提供到第三路徑PATH3之電壓VSS。此外,由於接觸電阻之變化,從電壓VSS到電壓VSS’之電壓升將可能有所改變。
此外,焊球236B之電壓VSS”實質相同於焊球236A之電壓VSS’。第四路徑PATH4組態成具有實質零電壓升。因此,電壓調整器240所收到之電壓VSS’’’實質等於焊球236B之電壓VSS”且實質等於焊球236A之電壓VSS’。電壓調整器240隨後基於電壓VSS’’’調節供應到第三路徑PATH3之電壓VSS,以針對不同待測裝置230或例如重測,使得焊球236A之電壓VSS’維持實質相同。
在一實施例中,電壓調整器240接收作為參考電壓之目標電壓,並調節供應到第一路徑PATH1之電壓VDD以及供應到第三路徑PATH3之電壓VSS至少其中之一,以使自第二路徑PATH2及第四路徑PATH4收到之電壓差(VDD’’’-VSS’’’)實質等於該目標電壓。因此,上述輸入待測裝置230之內部電路的電壓差(VDD’’’-VSS’’’實質等於目標電壓。
在一實施例中,測試器220將等候一段時間讓電壓調整器240穩定地將電壓差(VDD’’’-VSS’’’)維持等於目標電壓。隨後,測試器220提供測試訊號至待測裝置230及透過訊號引線(未見於圖2中)自待測裝置230接收回應訊號。測試器220基於回應訊號判定待測裝置230是否通過測試。
在一實施例中,測試系統200包含一電壓調節控制器245。電壓調節控制器245提供如目標電壓等控制參數至電壓調整器240,使電壓調整器240以所希望的方式(例如以輸入電壓之函數之方式)調節其輸出電壓。在此需注意的是電壓調節控制器245可應用於測試系統200之各種部分(如測試器220中、轉接板210上、電壓調節器240內)。
圖3顯示根據本揭露實施例供測試系統100測試待測裝置130之概述程序實例300之流程圖。上述測試方法開始於步驟S301並進行至S310。
在步驟S310中,第一路徑PATH1從電壓調節器140提供電壓至第一電源連接端子(如待測裝置130之電源連接端子135A)。特別是,電壓調節器140產生具有電壓V之電源並將該電壓V供應至介面模組110之第一路徑PATH1。在一實施例中,第一路徑PATH1組態成具有相對較大之電傳導性,以供傳輸電源。然而,於第一路徑PATH1中流通之電流將使第一路徑PATH1中產生一電壓降。圖1所示電源連接端子135A之電壓V’因此係相異於供應到第一路徑PATH1之電壓V。此外,由於介面模組110上接觸器與電源連接端子135A之間接觸電阻之變化,針對不同待測裝置130或重測,實際供應到待測裝置130之電壓的電壓降可能有所不同。待測裝置130之內部電路131將電源連接端子135A耦接至電源連接端子135B。因此,電源連接端子135B之電壓V”實質相同於電源連接端子135A之電壓V’。
在步驟S320中,第二路徑PATH2將自圖1所示待測裝置130之第二電源連接端子(如電源連接端子135B)收到之感應訊號傳輸至電壓調節器140。特別是,第二路徑PATH2組態成連接於測試器120具有高阻抗之感應輸入端,因此第二路徑PATH2之電壓降實質等於零。因此,電壓調節器140自第二路徑PATH2所收到之電壓V’”實質等於電源連接端子135B之電壓V”且實質等於電源連接端子135A之電壓V’。
在步驟S330中,於一實施例,電壓調節器140基於自第二路徑PATH2所收到之電壓V’”來調節供應到第一路徑PATH1之電壓V。在一實施例中,電壓調節器140調整供應到第一路徑PATH1之電壓V,而針對不同待測裝置130或重測使得自第二路徑PATH2所收到之電壓V’”保持實質相同。因此,針對不同待測裝置130或重測,電源連接端子135A之電壓V’可保持實質相同。在一實施例中,電壓調節器140接收一目標電壓並調節供應到第一路徑PATH1,以使電壓V’”等於目標電壓。因此,針對不同待測裝置130或重測,電源連接端子135A之電壓V’實質等於目標電壓。
在步驟S340,在一實施例中,測試器120提供測試訊號至待測裝置130之訊號連接端子137並自訊號連接端子137接收回應訊號。在一實施例中,當電壓調節器140穩定地調節供應到第一路徑PATH1之電壓V以使自第二路徑PATH2收到之電壓V’’’等於目標電壓時,測試器120提供測試訊號至待測裝置130之訊號連接端子137並自該訊號連接端子137接收回應訊號。測試器120基於回應訊號判定待測裝置130是否通過測試。隨後本測試方法進行步驟S399並終止。
圖4顯示根據本揭露實施例供測試系統200測試待測裝置230之概述程序實例400之流程圖。上述測試方法開始於步驟S401並進行至S410。
在步驟S410中,第一路徑PATH1自電壓調節器240傳輸電源VDD傳輸至待測裝置230之電源連接端子235A,且第三路徑PATH3自電壓調節器240傳輸電源VSS傳輸至待測裝置230之電源連接端子236A。
在步驟S420中,第二路徑PATH2自待測裝置230之電源連接端子235B傳輸感應電壓VDD’’’至電壓調節器240,且第四路徑PATH4自待測裝置230之電源連接端子236B傳輸感應電壓VSS’’’傳輸至電壓調節器240。
在步驟S430中,電壓調節器240基於電壓差(VDD’’’-VSS’’’)調節電壓VDD及VSS至少其中之一。在一實施例中,電壓調節器240針對不同待測裝置230或重測調節電壓VDD及VSS至少其中之一,以使電壓差(VDD’’’-VSS’’’)保持實質相同。在另一實施例中,電壓調節器240接收參考目標電壓並調節電壓VDD及VSS至少其中之一,以使電壓差(VDD’’’-VSS’’’)實質等於參考目標電壓。
在步驟S440中,在維持電壓差於受控制的程度之狀況下,測試器220提供測試訊號至待測裝置230並自待測裝置230接收回應訊號。測試器220基於回應訊號判定待測裝置230是否通過測試。隨後本測試方法進行步驟S499並終止。
雖然前述的描述及圖示已揭示本發明之較佳實施例,必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例,而不會脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉該技藝者將可體會本發明可能使用於很多形式、結構、佈置、比例、材料、元件和組件的修改。因此,本文於此所揭示的實施例於所有觀點,應被視為用以說明本發明,而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定,並涵蓋其合法均等物,並不限於先前的描述。
100,200...測試系統
110...介面模組
120...測試器
130...待測裝置
131...內部電路
135A,135B...電源連接端子
137...訊號連接端子
140...電壓調整器
210...轉接板
211...插槽
212...球體接觸器
217,218...低通濾波網路
220...測試器
231...第一電源匯流排
232...第二電源匯流排
235...焊球
235A,235B,236A,236B...焊球
240...電壓調節器
245...電壓調節控制器
PATH1...第一路徑
PATH2...第二路徑
PATH3...第三路徑
PATH4...第四路徑
V’,V”,V’’’,VSS,VDD...電壓
本揭露作為範例之各種實施例係參考圖式詳述,其中類似編號參照類似元件。
圖1顯示根據本揭露實施例之測試系統實例100之方塊圖;
圖2顯示根據本揭露實施例之另一測試系統實例200之方塊圖;
圖3顯示根據本揭露實施例供測試系統100測試待測裝置130之概述程序實例300之流程圖;以及
圖4顯示根據本揭露實施例供測試系統200測試待測裝置230之概述程序實例400之流程圖。
100
110...介面模組
120...測試器
130...待測裝置
131...內部電路
135A,135B,137...電源連接端子
140...電壓調整器
PATH1,PATH2...訊號路徑
V’,V”,V’’’...電壓
Claims (20)
- 一種測試一電子裝置之方法,包含:提供直接從一電壓調整器輸出之一第一電壓經由一第一傳導路徑至該電子裝置之一第一電源連接端子,以提供該電子裝置電源;直接提供該電子裝置之一第二電源連接端子上之一第二電壓經由具有導電率實質低於該第一傳導路徑之一第二傳導路徑至該電壓調整器,其中該第二電源連接端子透過該電子裝置之一第一電路連接該第一電源連接端子;使用該電壓調整器,基於該第二電壓及一目標電壓之間的比較,調整該第一電壓;以及判斷該電子裝置在調整該第一電壓時是否滿足一性能要求。
- 如請求項第1項所述之方法,其中判斷該電子裝置在調整該第一電壓時是否滿足該性能要求之步驟進一步包含:傳輸複數測試訊號至該電子裝置之複數第一訊號端子;以及自該電子裝置之複數第二訊號端子接收複數回應訊號。
- 如請求項第1項所述之方法,其中提供該電子裝置之該第二電源連接端子上之該第二電壓之步驟進一步包含下列至少其中之一:暫時儲存從該第二電源連接端子所測得之該第二電壓;以及過濾於該第二電源連接端子測得之該第二電壓,以容許複數低頻率訊號成分通過。
- 如請求項第1項所述之方法,進一步包含:提供該第二電壓至該電壓調整器;以及在該電壓調整器調整該第一電壓,以使該第二電壓等於該目標電 壓。
- 如請求項第1項所述之方法,進一步包含:提供從該電壓調整器輸出之一第三電壓至該電子裝置之一第三電源連接端子;提供該電子裝置之一第四電源連接端子上之一第四電壓至該電壓調整器,其中該第四電源連接端子透過該電子裝置之一第二電路連接該第三電源連接端子;以及使用該電壓調整器,基於該第四電壓及一第二目標電壓之間的比較,來調整該第三電壓。
- 如請求項第5項所述之方法,進一步包含:提供該第二電壓至該電壓調整器,以及於該電壓調整器調整該第一電壓,以使該第二電壓等於該目標電壓;以及提供該第四電壓至該電壓調整器,以及於該電壓調整器調整該第三電壓,以使該第四電壓等於該第二目標電壓。
- 如請求項第1項所述之方法,進一步包含:提供從該電壓調整器輸出之一第三電壓傳輸至該電子裝置之一第三電源連接端子;提供該電子裝置之一第四電源連接端子上之一第四電壓至該電壓調整器,其中該第四電源連接端子透過該電子裝置之一第二電路連接該第三電源連接端子;以及使用該電壓調整器,基於該第二電壓及該第四電壓間之一電壓差異,調整該第一電壓及該第三電壓至少其中之一。
- 如請求項第7項所述之方法,其中使用該電壓調整器,基於該第二電壓及該第四電壓之電壓差異,調整該第一電壓及該第三電壓至少其中之一之步驟進一步包含:使用該電壓調整器調整該第一電壓及該第三電壓至少其中之一,以使該第二電壓及該第四電壓之間的該電壓差異等於該目標電 壓。
- 如請求項第2項所述之方法,進一步包含:於該第二電壓實質等於該目標電壓時,傳送該等測試訊號及接收該等回應訊號。
- 如請求項第2項所述之方法,其中提供從該電壓調整器輸出之該第一電壓包含下列至少其中之一:提供從產生該等測試訊號之一測試器內之該電壓調整器輸出之該第一電壓;以及提供從與產生該測試訊號之該測試器分開之該電壓調整器輸出之該第一電壓。
- 一種測試一待測裝置之測試系統,包含:一轉接板,用於測試該待測裝置,該轉接板包含:一第一傳導路徑,將一電壓調整器所直接輸出之一第一電壓提供至該待測裝置之一第一電源連接端子,以提供該待測裝置電源;具有導電率實質低於該第一傳導路徑之一第二傳導路徑,該第二傳導路徑將該待測裝置之一第二電源連接端子上之一第二電壓直接提供至該電壓調整器,其中該第二電源連接端子透過該待測裝置中之一第一電路連接該第一電源連接端子;一電壓調整控制器,基於該電壓調整器所收到之該第二電壓及一目標電壓,使該電壓調整器調整該第一電壓;以及一測試器,在調整該第一電壓時對該待測裝置進行一電路的功能測試。
- 如請求項第11項所述之測試系統,其中該轉接板進一步包含:多個測試路徑,傳輸該測試器所產生之複數測試訊號至該待測裝置之複數第一訊號連接端子,並自該待測裝置之複數第二訊號 連接端子接收複數回應訊號。
- 如請求項第11項所述之測試系統,其中該電壓調整控制器使該電壓調整器調整該第一電壓,以使該第二電壓等於該目標電壓。
- 如請求項第11項所述之測試系統,其中該轉接板進一步包含:一第三傳導路徑,將自該電壓調整器所輸出之一第三電壓提供至該待測裝置之一第三電源連接端子;以及一第四傳導路徑,將該待測裝置之一第四電源連接端子上之一第四電壓提供至該電壓調整器,其中該第四電源連接端子透過該待測裝置中之一第二電路連接該第三電源連接端子。
- 如請求項第14項所述之測試系統,其中該電壓調整器基於該第四電壓及一第二目標電壓之間的比較調整該第三電壓。
- 如請求項第14項所述之測試系統,其中該電壓調整器基於該第二電壓及該第四電壓間之一電壓差異調整該第一電壓及該第三電壓至少其中之一。
- 如請求項第16項所述之測試系統,其中該電壓調整器調整該第一電壓及該第三電壓至少其中之一,以使該第二電壓及該第四電壓間之該電壓差異等於該目標電壓。
- 如請求項第14項所述之測試系統,其中該測試器包含該電壓調整器。
- 一種由一程序所測試之積體電路,該程序包含:將一電壓調整器直接輸出之一第一電壓經由一第一傳導路徑提供至該積體電路之一第一電源連接端子,以提供該積體電路電 源;直接提供該積體電路之一第二電源連接端子上之一第二電壓經由具有導電率實質低於該第一傳導路徑之一第二傳導路徑至該電壓調整器,其中該第二電源連接端子透過該積體電路之一第一電路連接該第一電源連接端子;使用該電壓調整器調整該第一電壓,以使該第二電壓等於一目標電壓;以及判斷該積體電路在該第二電壓等於該目標電壓時是否滿足一性能要求。
- 如請求項第19項所述之積體電路,其中該程序進一步包含:將該電壓調整器輸出之一第三電壓傳輸至該積體電路之一第三電源連接端子;提供該積體電路之一第四電源連接端子上之一第四電壓至該電壓調整器,其中該第四電源連接端子透過該積體電路之一第二電路連接該第三電源連接端子;以及使用該電壓調整器調整該第一電壓及該第三電壓至少其中之一,以使該第二電壓及該第四電壓間之電壓差異等於於該目標電壓。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37835810P | 2010-08-30 | 2010-08-30 | |
US13/215,447 US8866501B2 (en) | 2010-08-30 | 2011-08-23 | Method and apparatus for testing integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201221980A TW201221980A (en) | 2012-06-01 |
TWI537575B true TWI537575B (zh) | 2016-06-11 |
Family
ID=45696302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100131064A TWI537575B (zh) | 2010-08-30 | 2011-08-30 | 測試積體電路的方法及裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8866501B2 (zh) |
CN (1) | CN102435937B (zh) |
TW (1) | TWI537575B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI707356B (zh) * | 2020-02-27 | 2020-10-11 | 森富科技股份有限公司 | 記憶體操作條件檢查方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI483104B (zh) * | 2011-12-20 | 2015-05-01 | Hon Hai Prec Ind Co Ltd | 電子裝置測試系統及方法 |
JP5438803B2 (ja) * | 2012-06-28 | 2014-03-12 | 株式会社アドバンテスト | 電源装置およびそれを用いた試験装置 |
KR102154064B1 (ko) * | 2014-09-25 | 2020-09-10 | 삼성전자주식회사 | 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법 |
WO2020006749A1 (zh) * | 2018-07-06 | 2020-01-09 | 深圳市汇顶科技股份有限公司 | 芯片阻抗测试方法及系统 |
US10749618B1 (en) * | 2019-10-22 | 2020-08-18 | Raytheon Company | Methods of closed-loop control of a radio frequency (RF) test environment based on machine learning |
TWI814109B (zh) * | 2021-10-15 | 2023-09-01 | 思達科技股份有限公司 | 測試裝置及其跳線器 |
CN116154885A (zh) * | 2021-11-22 | 2023-05-23 | 华为技术有限公司 | 一种供电方法、装置及相关设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6018484A (en) * | 1998-10-30 | 2000-01-25 | Stmicroelectronics, Inc. | Method and apparatus for testing random access memory devices |
US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
US7170308B1 (en) * | 2003-07-28 | 2007-01-30 | Altera Corporation | On-chip voltage regulator using feedback on process/product parameters |
EP1889134A2 (en) * | 2005-06-06 | 2008-02-20 | Atmel Corporation | Output level voltage regulation |
US7737715B2 (en) * | 2006-07-31 | 2010-06-15 | Marvell Israel (M.I.S.L) Ltd. | Compensation for voltage drop in automatic test equipment |
US7936153B2 (en) * | 2007-02-06 | 2011-05-03 | International Business Machines Corporation | On-chip adaptive voltage compensation |
US8154315B2 (en) * | 2008-04-08 | 2012-04-10 | Formfactor, Inc. | Self-referencing voltage regulator |
-
2011
- 2011-08-23 US US13/215,447 patent/US8866501B2/en active Active
- 2011-08-30 TW TW100131064A patent/TWI537575B/zh not_active IP Right Cessation
- 2011-08-30 CN CN201110261412.7A patent/CN102435937B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI707356B (zh) * | 2020-02-27 | 2020-10-11 | 森富科技股份有限公司 | 記憶體操作條件檢查方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102435937A (zh) | 2012-05-02 |
TW201221980A (en) | 2012-06-01 |
US8866501B2 (en) | 2014-10-21 |
CN102435937B (zh) | 2016-12-21 |
US20120049873A1 (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI537575B (zh) | 測試積體電路的方法及裝置 | |
US8174277B2 (en) | Compensation for voltage drop in automatic test equipment | |
JP6496292B2 (ja) | テスタのドライブおよび測定能力を広げる方法 | |
TWI550284B (zh) | 測試積體電路的裝置與方法 | |
US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
US7508228B2 (en) | Method and system for monitoring test signals for semiconductor devices | |
KR101489542B1 (ko) | 레거시 테스트 시스템의 동작 에뮬레이팅 | |
US7135881B2 (en) | Method and system for producing signals to test semiconductor devices | |
US20060132165A1 (en) | Method and system for testing semiconductor devices | |
US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
KR101329594B1 (ko) | 교정 디바이스 | |
US20090322363A1 (en) | Operation voltage supply method for semiconductor device | |
KR102412330B1 (ko) | 테스트 기기 보호 회로 | |
JP3798713B2 (ja) | 半導体集積回路装置及びそのテスト方法 | |
CN104950235A (zh) | 基板检查装置 | |
TWI676040B (zh) | 半導體積體電路測試系統及其半導體積體電路測試裝置 | |
JPWO2008072639A1 (ja) | 試験装置、試験方法、及び接続部 | |
KR20110003182A (ko) | 인쇄 회로 기판 설계 방법 및 인쇄 회로 기판을 포함하는 패키지 테스트 디바이스 | |
KR102468913B1 (ko) | 자동 테스트 장비(ate)와 피시험디바이스(dut) 사이를 인터페이싱하는 장치 | |
TWI824686B (zh) | 檢測電路 | |
JP2012083262A (ja) | 試験装置および試験方法 | |
TWI449933B (zh) | 晶片之測試系統 | |
KR102292231B1 (ko) | 전원 모듈 | |
KR20100103456A (ko) | 시험 장치 및 측정 장치 | |
KR100916763B1 (ko) | 반도체 디바이스 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |