JP2006133166A - 電子回路デバイスと、その測定装置および測定方法 - Google Patents
電子回路デバイスと、その測定装置および測定方法 Download PDFInfo
- Publication number
- JP2006133166A JP2006133166A JP2004325018A JP2004325018A JP2006133166A JP 2006133166 A JP2006133166 A JP 2006133166A JP 2004325018 A JP2004325018 A JP 2004325018A JP 2004325018 A JP2004325018 A JP 2004325018A JP 2006133166 A JP2006133166 A JP 2006133166A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- switch
- circuits
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】テスト機能を付加するに際し、出力モニタ専用に端子を設ける必要がなく、デバイスの簡素化およびコストの低減を図る。
【解決手段】複数の回路3a,3bと、各回路に対応する複数の出力端子の任意の2つ端子4a,4bの間に少なくとも一つ接続されている出力モニタ・スイッチ6abと、出力モニタ・スイッチ6abを制御して、通常動作時に出力モニタ・スイッチ6abの全てをオフし、テスト時に、テスト対象の回路3aに対応する出力端子4aと非テスト対象の回路3bに対応する出力端子4bとの間に接続している単数または複数の出力モニタ・スイッチ6abをオンするスイッチ制御回路(ディスイネーブル制御回路6)と、を有する。
【選択図】図5
【解決手段】複数の回路3a,3bと、各回路に対応する複数の出力端子の任意の2つ端子4a,4bの間に少なくとも一つ接続されている出力モニタ・スイッチ6abと、出力モニタ・スイッチ6abを制御して、通常動作時に出力モニタ・スイッチ6abの全てをオフし、テスト時に、テスト対象の回路3aに対応する出力端子4aと非テスト対象の回路3bに対応する出力端子4bとの間に接続している単数または複数の出力モニタ・スイッチ6abをオンするスイッチ制御回路(ディスイネーブル制御回路6)と、を有する。
【選択図】図5
Description
本発明は、複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持ち、テスト時に、いわゆるケルビン接点を利用し各回路の出力を正確に測定するための構成を有する電子回路デバイスと、その測定装置および測定方法とに関する。
電子回路デバイスは、半導体ウェハ、半導体ウェハから切り出したチップ(集積回路;IC)、当該チップをパッケージに収容したIC製品、あるいは、幾つかのIC製品および個別半導体部品を小型基板に実装したモジュール製品など、様々な形態を有する。
電子回路デバイスは、製品または半製品の状態で特性が測定され合格品のみ出荷され、あるいは次工程に送られる。近年の電子機器の高精度、小型化にともない各種電子回路デバイスにも厳しい規格が課せられ、その特性の測定および判定を行う測定において高い測定精度が要求される。
電子回路デバイスは、製品または半製品の状態で特性が測定され合格品のみ出荷され、あるいは次工程に送られる。近年の電子機器の高精度、小型化にともない各種電子回路デバイスにも厳しい規格が課せられ、その特性の測定および判定を行う測定において高い測定精度が要求される。
とくに大きな電流を流す測定において、電流経路に寄生的につながる抵抗成分などにより高い精度の測定が困難となる。これを回避するため、いわゆるケルビン接点を使用する測定方法が知られている(たとえば、特許文献1参照)。
以下、チップをパッケージに収容したIC製品を専用のICソケットに収容した状態での測定を例として、従来の方法およびケルビン接点を用いる方法について、それぞれ図11(A)および図11(B)を用いて説明する。図11(A)はケルビン接点を用いない場合、図11(B)にケルビン接点を用いる場合を示す。
IC量産時において、その電流ロス(たとえばオン抵抗)あるいは飽和電圧特性などの様々な電気特性の測定を簡単に、かつ、迅速に行う必要がある。このとき計測者がICを測定器(テスタ)内の測定回路に簡単に接続できるようにICソケットが用いられる。
図示のICソケット100は、その内部においてIC102のリード103と接続するコンタクト部104を有する。ICソケット100の本体101bに装着されたIC102は、蓋部101aによって上から押さえつけられる。これによりICのリード103が、弾性を持つコンタクト部104と充分に接触する。コンタクト部104は、外部の測定ボード(不図示)などと電気的接触を行う部分として、本体101bの底面から外部に突出する多数のピン105を有している。
図示のICソケット100は、その内部においてIC102のリード103と接続するコンタクト部104を有する。ICソケット100の本体101bに装着されたIC102は、蓋部101aによって上から押さえつけられる。これによりICのリード103が、弾性を持つコンタクト部104と充分に接触する。コンタクト部104は、外部の測定ボード(不図示)などと電気的接触を行う部分として、本体101bの底面から外部に突出する多数のピン105を有している。
ピン105に電流源CSおよび電圧計VMが接続されている。これらはICのテスタが有する機能である。テスタは、IC102の電流ロス(たとえばオン抵抗)あるいは飽和電圧特性、さらには、発振周波数やリーク電圧などの様々な電気的特性を測定し、測定結果が規格を満足するか否かを判定する。このためICのテスタ内に、多数のコネクタ、リレースイッチあるいはそれらをつなぐ配線などが設けられ、これらがICソケットのピン105に電気的に接続されている。
図11(A)において符号「R1」は、コンタクト部104、コネクタ、リレーおよび配線などによる、リード103と電流源CSとの間の等価抵抗成分を表している。等価抵抗成分R1に対し、ICテスタの電流源CSと電圧計VMとが並列に接続されている。このとき電流源CSおよび電圧計VMと等価抵抗成分R1との接続点Pmが、IC102の電気的特性の測定点となる。
上記電気的特性のうち、とくに飽和電圧特性あるいは動作時の電流ロス(オン抵抗)を測定するためには、ICのリード103に数百mA〜千数百mAの大電流を電流源CSによって印加し、かつ、リード103に現出する数十mV〜数百mVの低電圧を電圧計VMによって測定しなければならない。このため、ICのリード103にできるだけ近い点を測定点とすることが好ましい。
上記電気的特性のうち、とくに飽和電圧特性あるいは動作時の電流ロス(オン抵抗)を測定するためには、ICのリード103に数百mA〜千数百mAの大電流を電流源CSによって印加し、かつ、リード103に現出する数十mV〜数百mVの低電圧を電圧計VMによって測定しなければならない。このため、ICのリード103にできるだけ近い点を測定点とすることが好ましい。
しかし、図11(A)においては測定時にコンタクト部104、コネクタ、リレーおよび配線などに電流源CSによって電流が流れることから、それらの等価抵抗成分R1による電気的なロス(電圧降下)が生じる。そのため、測定点Pmに現出する電圧は等価抵抗成分R1の影響を強く受け、これにより、その測定値に誤差が生じる。
これに対し、図11(B)に示すケルビン接点を用いたICソケット100Kは、IC102のリード103と接続するコンタクト部104Kが、第1ピン(フォースピン105f)と第2ピン(センスピン105s)とを有する。フォースピン105fは、リード103を通してIC102に電力を供給するためのピンであり、センスピン105sはリード103に生じる電圧を測定するためのピンである。
テスタ内の電流源CSがフォースピン105fに接続され、電圧計VMがセンスピン105sに接続される。
テスタ内の電流源CSがフォースピン105fに接続され、電圧計VMがセンスピン105sに接続される。
このとき、電流源CSとフォースピン105fとの間に前述した図11(A)の場合と同様な等価抵抗成分R2が接続され、同様に、電圧計VMとセンスピン105sとの間に等価抵抗成分R3が接続される。
このようなケルビン接点を用いてIC102の飽和電圧特性や動作時のその電流ロス(オン抵抗)など測定する際に、大電流を電流源CSからフォースピン105fを介してICのリード103に流し、さらに、このリード103の電圧を、センスピン105sを介して接続されている電圧計VMによって測定する。このとき、電圧計VMの入力インピーダンスは等価抵抗成分R3に対し非常に大きいことから、センスピン105sと電圧計VMとの間に生じる等価抵抗成分R3による電圧降下の影響はほとんどない。したがって、電圧計VMによって測定される電圧は、コンタクト部104Kに現出する電圧とほぼ同じであり、より正確な測定が可能となる。
このようなケルビン接点を用いてIC102の飽和電圧特性や動作時のその電流ロス(オン抵抗)など測定する際に、大電流を電流源CSからフォースピン105fを介してICのリード103に流し、さらに、このリード103の電圧を、センスピン105sを介して接続されている電圧計VMによって測定する。このとき、電圧計VMの入力インピーダンスは等価抵抗成分R3に対し非常に大きいことから、センスピン105sと電圧計VMとの間に生じる等価抵抗成分R3による電圧降下の影響はほとんどない。したがって、電圧計VMによって測定される電圧は、コンタクト部104Kに現出する電圧とほぼ同じであり、より正確な測定が可能となる。
ケルビン接点を実現するには、IC102の一つのリード103に対しフォースラインとセンスラインを並列に接続する必要がある。このとき、それらの2つの接点をリード103に直接設けることが可能であり、そのための提案もなされている。
しかし、ICの高機能化、小型化にともなう高密度パッケージの開発により、リードピッチの短縮が進み、またボール形状の端子を面状に配置したBGA(Ball Grid Array)などが頻繁に使用されるようになってきている。この現状に鑑みると、ICのリードまたはボール端子に直接2接点を設けることは困難である。
しかし、ICの高機能化、小型化にともなう高密度パッケージの開発により、リードピッチの短縮が進み、またボール形状の端子を面状に配置したBGA(Ball Grid Array)などが頻繁に使用されるようになってきている。この現状に鑑みると、ICのリードまたはボール端子に直接2接点を設けることは困難である。
そこで、ICチップ内に、電流経路に接続されるパッドとは別に、同じ電流経路からセンスラインを引き出すために電圧モニタ用のパッドを新たに設ける提案がされている(たとえば特許文献2参照)。
この技術を応用し、ICチップのパッドごとにリードを接続させてパッケージ実装することによって、1リード1接点としながらケルビン接点が実現できる。
しかし、この方法の欠点は、測定のためのパッド数が増大することである。
この技術を応用し、ICチップのパッドごとにリードを接続させてパッケージ実装することによって、1リード1接点としながらケルビン接点が実現できる。
しかし、この方法の欠点は、測定のためのパッド数が増大することである。
この欠点を解消するために様々な提案がされている。その多くは、テスト用端子(出力モニタ端子)を通常の信号出力端子とは別に1つ以上設け、その出力モニタ端子に接続する信号出力端子をICチップ内部でスイッチ群により切り替えるものである(たとえば特許文献3参照)。
特開2000−133395号公報
特開平07−283279号公報
特開2000−214225号公報
ところが、この特許文献3に記載されている技術において、出力モニタ専用に外部端子が必ず必要となることから、パッケージの端子数に余裕がなく出力モニタ端子に割り当てるピンが不足する場合に、1ランク、ピン数が多い汎用パッケージを用いるか、あるいは、専用にパッケージを開発せざるを得ない。
さらに、出力モニタ用のパッドをICチップに設け、これを出力モニタ端子に接続させる必要があり、これらがチップコスト、パッケージ等の組み立てコストの増加要因となる。
さらに、出力モニタ用のパッドをICチップに設け、これを出力モニタ端子に接続させる必要があり、これらがチップコスト、パッケージ等の組み立てコストの増加要因となる。
本発明が解決しようとする課題は、出力モニタ専用に端子を設ける必要がなく、簡素化およびコストの低減が可能な電子回路デバイスと、その測定装置および測定方法とを提供することである。
本発明に係る電子回路デバイスは、複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持つ電子回路デバイスであって、前記複数の出力端子の任意の2つの間に少なくとも一つ接続されている複数の出力モニタ・スイッチと、前記複数の出力モニタ・スイッチを制御して、通常動作時に前記複数の出力モニタ・スイッチの全てをオフし、テスト時に前記複数の出力モニタ・スイッチのうち、テスト対象の回路に対応する出力端子と非テスト対象の回路に対応する出力端子との間に接続している単数または複数の出力モニタ・スイッチをオンするスイッチ制御回路と、を有する。
好適に、前記出力端子と前記出力モニタ・スイッチとの各接続中点の回路側に少なくとも一つ接続されるように複数の出力経路スイッチを設け、前記スイッチ制御回路は、通常動作時に動作対象の回路の出力経路スイッチをオンし、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子に前記オン状態の前記出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフするようにしている。
本発明は、ディスイネーブル機能を有する回路、そうでない回路の双方に適用可能である。ディスイネーブル機能を有する回路の場合、前記制御信号の送信に、ディスイネーブル制御のシリアル信号線を利用することが望ましい。
好適に、前記出力端子と前記出力モニタ・スイッチとの各接続中点の回路側に少なくとも一つ接続されるように複数の出力経路スイッチを設け、前記スイッチ制御回路は、通常動作時に動作対象の回路の出力経路スイッチをオンし、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子に前記オン状態の前記出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフするようにしている。
本発明は、ディスイネーブル機能を有する回路、そうでない回路の双方に適用可能である。ディスイネーブル機能を有する回路の場合、前記制御信号の送信に、ディスイネーブル制御のシリアル信号線を利用することが望ましい。
本発明に係る電子回路デバイスの測定装置は、複数の回路と、当該複数の回路の各々に対応して設けている複数の出力端子とを有し、前記複数の回路のテスト対象回路に対応する出力端子からの出力信号を非テスト対象回路に対応する出力端子からモニタ可能に構成されている電子回路デバイスを固定するためのデバイス・インターフェースと、デバイス・インターフェースに前記電子回路デバイスを固定した状態で、当該デバイスを測定するテスタと、を有し、前記テスタに、前記電子回路デバイスの前記複数の回路内で前記テスト対象回路および前記非テスト対象回路を順次変更するための制御信号を前記電子回路デバイスに出力する制御出力部と、前記出力信号を出力する前記出力端子に電流源または負荷を接続し、前記出力信号をモニタする前記出力端子に電圧計を接続することを、前記制御信号に応じて切り替える測定手段の切り替え部と、を有する。
以上のように構成される電子回路デバイスによれば、専用のモニタ端子は設けられていない。テスト時に、スイッチ制御回路が、出力モニタ・スイッチを制御する。この制御により、専用のモニタ端子ではなく、テスト対象となる可能性があるが、ある時点では非テスト対象となっている回路に対応する出力端子を、モニタ端子として利用する。このとき出力モニタ可能な出力端子が任意に決定される。したがって、この構成は、テスト対象の回路に比較的近い、たとえば隣の出力端子からの出力モニタ(テスト時測定)を可能とする。
回路に、出力をハイインピーダンスとするようなディスイネーブル機能があるときはその機能を利用する。ディスイネーブル機能がないとき、また、ある場合でも必要に応じて、出力経路スイッチをオフする制御を同時に行うことによって、モニタ経路からみたとき回路側がハイインピーダンスとなる。
回路に、出力をハイインピーダンスとするようなディスイネーブル機能があるときはその機能を利用する。ディスイネーブル機能がないとき、また、ある場合でも必要に応じて、出力経路スイッチをオフする制御を同時に行うことによって、モニタ経路からみたとき回路側がハイインピーダンスとなる。
測定装置においては、テスト対象に電流源または負荷を接続することと、モニタのための電圧計を接続することとを、テスト対象およびモニタ箇所を制御するときと同じ制御信号を用いている。また、この制御信号を出力する制御出力部を有する。
本発明に係る電子回路デバイスの測定方法は、複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持つ電子回路デバイスの測定方法であって、前記電子回路デバイスに、前記複数の出力端子の隣り合う端子間に一つずつ接続されるように複数の出力モニタ・スイッチを予め設け、テスト時に、前記複数の出力モニタ・スイッチのうち、テスト対象の回路に対応する出力端子と非テスト対象の回路に対応する出力端子との間に接続されている単数または複数の出力モニタ・スイッチをオンし、前記テスト対象の回路に対応する前記出力端子からの信号を、前記非テスト対象の回路に対応する前記出力端子から測定する測定ステップを、前記テスト対象の回路および前記非テスト対象の回路についての選択、ならびに、当該選択される回路間でオンにする出力モニタ・スイッチを変更しながら繰り返す。
好適に、前記電子回路デバイスにおいて、前記出力端子と前記出力モニタ・スイッチとの各接続中点の回路側に少なくとも一つ接続されるように複数の出力経路スイッチを予め設け、前記測定ステップの各々において、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子にオン状態の出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフする。
前記回路がディスイネーブル機能を有する場合、当該回路についての選択および前記オンにする出力モニタ・スイッチの変更を制御する制御信号の送信に、ディスイネーブル制御のシリアル信号を利用することが望ましい。
好適に、前記電子回路デバイスにおいて、前記出力端子と前記出力モニタ・スイッチとの各接続中点の回路側に少なくとも一つ接続されるように複数の出力経路スイッチを予め設け、前記測定ステップの各々において、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子にオン状態の出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフする。
前記回路がディスイネーブル機能を有する場合、当該回路についての選択および前記オンにする出力モニタ・スイッチの変更を制御する制御信号の送信に、ディスイネーブル制御のシリアル信号を利用することが望ましい。
この測定方法によれば、テスト対象の回路に対し隣に位置する回路に対応する出力端子を、モニタ端子として利用する。したがって、出力モニタ経路が最短、かつ一定となっている。このとき、モニタ端子に対しテスト対象回路以外の回路が接続されないように出力経路スイッチをオフさせると、モニタ端子からみた回路側のインピーダンスが十分高くなる。
本発明によれば、出力モニタ専用の端子を設ける必要がなく、また、テスト対象の信号出力端子の近くからセンスラインを引き出すことが可能な構成の電子回路デバイスと、その測定装置および測定方法とを提供することができる。
以下、本発明の実施の形態を、図面を参照して記述する。
本発明は、複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持つ電子回路デバイスに広く適用できる。電子デバイスとしては、半導体ウェハ、半導体ウェハから切り出したチップ(集積回路;IC)、当該チップをパッケージに収容したIC製品、幾つかのIC製品および個別半導体部品を小型基板に実装したモジュール製品のいずれであってもよい。以下、ICチップをパッケージ収容したIC製品を前提とする。
各回路の機能は任意であるが、たとえばDC−DCコンバータ、レギュレータなどの出力電圧を正確に制御する必要がある回路に対し、いわゆるケルビン接点を用いた測定を行う場合に本発明は好適に実施できる。このとき各回路がディスイネーブル(あるいはシャットダウン)機能を有する場合と、そうでない場合との双方に本発明の適用が可能である。ただし、この2つの場合では制御の仕方が異なることから、以下、ディスイネーブル機能の有無に分けて記述する。さらに、本発明は、電子回路デバイスの外部リードに1接点で接続することが必須な場合に有用である。
本発明は、複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持つ電子回路デバイスに広く適用できる。電子デバイスとしては、半導体ウェハ、半導体ウェハから切り出したチップ(集積回路;IC)、当該チップをパッケージに収容したIC製品、幾つかのIC製品および個別半導体部品を小型基板に実装したモジュール製品のいずれであってもよい。以下、ICチップをパッケージ収容したIC製品を前提とする。
各回路の機能は任意であるが、たとえばDC−DCコンバータ、レギュレータなどの出力電圧を正確に制御する必要がある回路に対し、いわゆるケルビン接点を用いた測定を行う場合に本発明は好適に実施できる。このとき各回路がディスイネーブル(あるいはシャットダウン)機能を有する場合と、そうでない場合との双方に本発明の適用が可能である。ただし、この2つの場合では制御の仕方が異なることから、以下、ディスイネーブル機能の有無に分けて記述する。さらに、本発明は、電子回路デバイスの外部リードに1接点で接続することが必須な場合に有用である。
以上の前提の下に、具体的に実施の形態に先立って、まずディスイネーブル機能がある場合とない場合で、本発明が適用可能な回路を例示する。つぎに、1リード1接点が必須なデバイス形態の代表例として、ボール形状の外部端子を有する高密度実装パッケージのリード端子接続について記述する。
<ディスイネーブル機能>
近年、システムの高速動作に対応するため、高速動作化に伴う消費電力を抑えるためIC内の回路においても低消費電力化が推進されており、低消費の最適化をするためディスイネーブル(シャットダウン)機能は頻繁に用いられている。
近年、システムの高速動作に対応するため、高速動作化に伴う消費電力を抑えるためIC内の回路においても低消費電力化が推進されており、低消費の最適化をするためディスイネーブル(シャットダウン)機能は頻繁に用いられている。
図1および図2に、本発明が適用可能な電子回路デバイスの簡略化した構成図を示す。
図1に示す電子回路デバイス10Aは、そのICチップ内部に少なくても2個以上の任意の回路2aと2bを有する。図1においては各回路2aと2bの出力バッファ21のみ示し、他の詳細な回路部分を省略している。回路2aにおける出力バッファ21がパッケージの出力端子4aに、たとえばICチップのパッドおよびワイヤ等を介して接続され、同様に、回路2bの出力バッファ21がパッケージの出力端子4bに接続されている。
図1に示す電子回路デバイス10Aは、そのICチップ内部に少なくても2個以上の任意の回路2aと2bを有する。図1においては各回路2aと2bの出力バッファ21のみ示し、他の詳細な回路部分を省略している。回路2aにおける出力バッファ21がパッケージの出力端子4aに、たとえばICチップのパッドおよびワイヤ等を介して接続され、同様に、回路2bの出力バッファ21がパッケージの出力端子4bに接続されている。
図2に示す電子回路デバイス10Bは、そのICチップ内部に少なくとも2個以上の任意の回路3aと3bを有する。これらの回路3aと3bの各々は、出力バッファ21と、その出力段に接続されている出力経路スイッチ22とを有する。図2においては各回路3aと3bについて、他の詳細な回路部分を省略している。回路3aの出力経路スイッチ22がパッケージの出力端子4aに、たとえばICチップのパッドおよびワイヤ等を介して接続され、同様に、回路3bの出力経路スイッチ22がパッケージの出力端子4bに接続されている。
各回路の出力経路スイッチ22は、ディスイネーブル機能を実現するために設けられたものであり、通常動作時の動作可能(イネーブル)状態でオンし、動作不可(ディスイネーブル)状態にするときオフする。出力経路スイッチ22がオフすることにより回路3aまたは3bの全体がディスイネーブル状態となる。ディスイネーブル状態となったときに、回路の出力がプルアップ、プルダウン、ハイインピーダンスいずれかの状態に設定される。この状態の何れをとるかは、回路の構成によって異なる。
各回路の出力経路スイッチ22は、ディスイネーブル機能を実現するために設けられたものであり、通常動作時の動作可能(イネーブル)状態でオンし、動作不可(ディスイネーブル)状態にするときオフする。出力経路スイッチ22がオフすることにより回路3aまたは3bの全体がディスイネーブル状態となる。ディスイネーブル状態となったときに、回路の出力がプルアップ、プルダウン、ハイインピーダンスいずれかの状態に設定される。この状態の何れをとるかは、回路の構成によって異なる。
複数の出力経路スイッチ22を制御するために、図2に示す電子回路デバイスのICチップに、ディスイネーブル制御回路6Bが設けられている。ディスイネーブル制御回路6Bは、制御入力端子8d,8cおよび8sを介して入力されるシリアル3線入力形式の制御信号をデコードし、その結果に応じて、複数の出力経路スイッチ22を任意にオフさせることによりディスイネーブル機能を実行する。このため、デコードされた制御信号のラインが各出力経路スイッチ22の制御接点に接続されている。
シリアル3線入力形式の制御信号は、入力データDATA、クロック信号CLK、ストローブ信号STBのシリアル制御信号であり、これらが不図示のICテスタなどから制御入力端子8d,8cおよび8sに入力される。
シリアル制御信号はシリアル3線に限らず、シリアル2線など他の形態でもよい。シリアル2線の形態を有するものとしては、IICバスなどが挙げられる。
シリアル制御信号はシリアル3線に限らず、シリアル2線など他の形態でもよい。シリアル2線の形態を有するものとしては、IICバスなどが挙げられる。
<高密度パッケージのリード端子接続>
近年におけるデジタル家電、パーソナルコンピュータ、携帯電話などの高性能、高密度化および高速動作化の要求に応じて、機器の多機能化(システム規模の増大)および小型軽量化が進展している。これに対応するためにはICの製造プロセスにおける微細化による高集積化だけでは限界があり、CSP(Chip Size Package)、BGA(Ball Grid Array)などの高密度実装技術の導入が必要になってきている。たとえばBGAなど、リード形状を球状にして面状に配置したパッケージについて、ボール状リード端子のピッチが約0.5mmと小さく、その数も200程度と非常に多い高密度タイプが市場に登場してきている。
このような狭ピッチ、多ピンタイプのパッケージに対するICソケットにおいて、そのコンタクト部は、先端が凹部状に形成され内部にスプリングを有するプローブピンが一般的である。
近年におけるデジタル家電、パーソナルコンピュータ、携帯電話などの高性能、高密度化および高速動作化の要求に応じて、機器の多機能化(システム規模の増大)および小型軽量化が進展している。これに対応するためにはICの製造プロセスにおける微細化による高集積化だけでは限界があり、CSP(Chip Size Package)、BGA(Ball Grid Array)などの高密度実装技術の導入が必要になってきている。たとえばBGAなど、リード形状を球状にして面状に配置したパッケージについて、ボール状リード端子のピッチが約0.5mmと小さく、その数も200程度と非常に多い高密度タイプが市場に登場してきている。
このような狭ピッチ、多ピンタイプのパッケージに対するICソケットにおいて、そのコンタクト部は、先端が凹部状に形成され内部にスプリングを有するプローブピンが一般的である。
図3は、プローブピンおよびボール状リード端子の外形寸法と、それらの接続を説明するための図である。
図示例のプローブピン12は、そのバレル(Barrel)12A内にスプリング12Bを収容し、また、バレルの両端付近のそれぞれにベアリング12Eと、コンタクトピン12Cと12Dの一部を収容している。一方のコンタクトピン12Cは、電子回路デバイスのパッケージの底面11に固定されているボール状リード端子(ここでは図1および図2における出力端子4aと4bに対応)に接触するためのものであり、その先端が凹部状に形成してある。他方のコンタクトピン12Dは、テストボードなどの所定の導電層に接触するためのものである。
図示例のプローブピン12は、そのバレル(Barrel)12A内にスプリング12Bを収容し、また、バレルの両端付近のそれぞれにベアリング12Eと、コンタクトピン12Cと12Dの一部を収容している。一方のコンタクトピン12Cは、電子回路デバイスのパッケージの底面11に固定されているボール状リード端子(ここでは図1および図2における出力端子4aと4bに対応)に接触するためのものであり、その先端が凹部状に形成してある。他方のコンタクトピン12Dは、テストボードなどの所定の導電層に接触するためのものである。
多数のプローブピン12のバレル部分が不図示のICソケットに固定され、さらにICソケット自体がテストボードに固定され、このときコンタクトピン12Dがテストボードの所定の導電層に接触する。この状態で、電子回路デバイスをICソケットに装着すると、そのボール状リード端子、すなわち出力端子4aおよび4b、ならびに、他の信号入力端子、制御入力端子あるいは電源端子等が所定のプローブピン12のコンタクトピン12Cと1対1で接触する。
プローブピン12の径、すなわちバレル12Aの外形寸法の最小値は、約0.2mm〜0.3mm程度である。また、高密度実装パッケージにおけるボール状リード端子のピッチが約0.5mm、ボール状リード端子の直径が約0.3mm程度である。したがって、一つのボール状リード端子に対し、センス用接点およびフォース用接点の二つの接点を安定して接触させることは難しく、このため高密度実装パッケージにおけるICソケットでケルビン接点を実現することは図3に示すように極めて困難である。
本発明の実施の形態は、ケルビン接点を電子回路デバイスの内部(たとえば、ICチップ内部)で実現するものである。そのときセンシング専用のモニタ端子を設けず、その代わりに、テスト対象でない回路の出力端子をモニタ端子として利用する。以下に示すより詳細な説明は、電子回路デバイスにおける端子接続制御のための構成と、その制御を利用した測定装置および測定装置の実施の形態を示すものである。
[第1の実施の形態]
図4は、図1に示す電子回路デバイスに本発明を適用したときの構成図である。
この電子回路デバイス1Aにおいて、回路2aおよび2bは出力ディスイネーブル(シャットダウン)機能が付いていない任意の回路である。回路2aに対応して出力端子4aが設けられ、回路2bに対応して出力端子4bが設けられている。以上は図1に示す構成と同じである。なお、図4において回路が2つの場合を示すが回路数は2以上の任意である。回路数がn個(n≧2)の場合、不図示の他の回路に対してもそれぞれ出力端子が設けられている。
図4は、図1に示す電子回路デバイスに本発明を適用したときの構成図である。
この電子回路デバイス1Aにおいて、回路2aおよび2bは出力ディスイネーブル(シャットダウン)機能が付いていない任意の回路である。回路2aに対応して出力端子4aが設けられ、回路2bに対応して出力端子4bが設けられている。以上は図1に示す構成と同じである。なお、図4において回路が2つの場合を示すが回路数は2以上の任意である。回路数がn個(n≧2)の場合、不図示の他の回路に対してもそれぞれ出力端子が設けられている。
本実施の形態の電子回路デバイス1Aにおいて、出力端子4aと4bの間に出力モニタ・スイッチ6abが設けられている。出力モニタ・スイッチ6abは、単独のスイッチ素子あるいは複数のスイッチ素子を組み合わせた回路からなる。出力モニタ・スイッチ6abは、テスト時に回路の出力をモニタするための経路を確保するために設けたものである。
回路数がnの場合、一つの形態としては、図示のように隣り合う回路に対応する出力端子4iと4i+1(i=1〜n−1)の間の各々に、出力モニタ・スイッチ6abと同じものを接続する。その他の形態としては出力モニタ・スイッチ6abをマトリックス状に接続させることができる。このように出力モニタ・スイッチの接続の態様は本発明では任意の事項であり、他の接続の態様も可能である。ただし、テスト時にはテスト対象の回路と最も近い回路に対応する出力端子から出力モニタを行うことが望ましい。したがって、図4に示すように隣り合う回路同士の間に出力モニタ・スイッチを設けることが最適である。以下、この最適な場合を前提とする。
回路数がnの場合、一つの形態としては、図示のように隣り合う回路に対応する出力端子4iと4i+1(i=1〜n−1)の間の各々に、出力モニタ・スイッチ6abと同じものを接続する。その他の形態としては出力モニタ・スイッチ6abをマトリックス状に接続させることができる。このように出力モニタ・スイッチの接続の態様は本発明では任意の事項であり、他の接続の態様も可能である。ただし、テスト時にはテスト対象の回路と最も近い回路に対応する出力端子から出力モニタを行うことが望ましい。したがって、図4に示すように隣り合う回路同士の間に出力モニタ・スイッチを設けることが最適である。以下、この最適な場合を前提とする。
出力モニタ・スイッチ6abの制御は、本実施の形態においてICチップ内に新たに設けたスイッチ制御回路5によって実行される。スイッチ制御回路5は、3線入力形式のライン(不図示)が接続される制御入力端子8d,8cおよび8sと電気的につながっている。スイッチ制御回路5は、制御入力端子8dから入力される制御データDATAを、制御入力端子8cから入力されるクロックCLKに同期してデコードし、デコード結果に応じて出力モニタ・スイッチ6abをテスト時にオンさせる。出力モニタ・スイッチ6abが複数ある場合は、デコード結果に応じて、その何れか一つまたは複数をオンする制御が実行される。
図4において、出力モニタ・スイッチ6abと出力端子4aとの接続中点の回路2a側に出力経路スイッチ7aが接続されている。同様に、出力モニタ・スイッチ6abと出力端子4bとの接続中点の回路2b側に出力経路スイッチ7bが接続されている。出力経路スイッチ7aと7bは、テスト対象回路の出力のモニタ値が、そのモニタ経路からみた回路2a,2bのインピーダンスが比較的小さいことによって大きな影響を受ける場合に必要となる。したがって出力経路スイッチ7aと7bは、回路2a,2bの構成に応じて、その出力バッファ21の出力ノードがプルアップまたはプルダウンする場合に必要なスイッチである。出力バッファ21の出力ノードがハイインピーダンスになる場合、出力経路スイッチ7aと7bを省略することができる。
出力経路スイッチ7aと7bの制御は、前記スイッチ制御回路5によって実行される。より詳細には、回路2aをテスト対象回路としたときに、出力経路スイッチ7aをオン、出力モニタ・スイッチ6abをオフ、出力経路スイッチ7bをオフする。また、回路2bの隣にさらに回路がある場合、その出力モニタ・スイッチもオフする。これによって出力モニタ端子として機能する出力端子4bに対して接続されている回路は回路2aのみとなり、モニタ電圧(測定電圧)の値は、他の回路が持つインピーダンスの影響を受けないことから、高精度な測定が可能となる。なお、反対に出力モニタ端子として出力端子4aを用いる場合は、出力経路スイッチのオンとオフの関係が上記と逆になる。
出力経路スイッチ7aと7bの制御は、前記スイッチ制御回路5によって実行される。より詳細には、回路2aをテスト対象回路としたときに、出力経路スイッチ7aをオン、出力モニタ・スイッチ6abをオフ、出力経路スイッチ7bをオフする。また、回路2bの隣にさらに回路がある場合、その出力モニタ・スイッチもオフする。これによって出力モニタ端子として機能する出力端子4bに対して接続されている回路は回路2aのみとなり、モニタ電圧(測定電圧)の値は、他の回路が持つインピーダンスの影響を受けないことから、高精度な測定が可能となる。なお、反対に出力モニタ端子として出力端子4aを用いる場合は、出力経路スイッチのオンとオフの関係が上記と逆になる。
テスト時には、出力モニタ端子としての出力端子4bに電圧計を接続してセンスラインを形成する。また、テスト対象の回路2aに対応する出力端子4aには電流源または付加を接続しフォースラインを形成する。これにより、フォースラインに流れる電流の大きさに応じて出力端子4aに現出する電圧を出力端子4bからモニタし、これを電圧計により高精度で測定することができる。
図5は、図2に示すディスイネーブル機能を有する電子回路デバイスに本発明を適用したときの構成図である。
図5に示す電子回路デバイス1Bにおいて、その回路3a,3bをディスイネーブルすることができ、そのために各回路3a,3bは、出力バッファ21の出力を出力端子側から遮断する出力経路スイッチ22を、その構成要素として最初から有している。このため回路3a,3bはイネーブル状態では通常の回路として機能し、ディスイネーブル状態では、出力をオフするように動作する。出力経路スイッチ22がオフのとき、当該回路の構成に応じて、回路の出力がハイインピーダンス、プルアップまたはプルダウンの状態に設定される。
出力モニタ・スイッチ6ab、出力端子4aと4bの接続関係は図4の場合と同じである。また、図4の場合と同様に、回路の個数および出力モニタ・スイッチの接続の態様は任意である。
図5に示す電子回路デバイス1Bにおいて、その回路3a,3bをディスイネーブルすることができ、そのために各回路3a,3bは、出力バッファ21の出力を出力端子側から遮断する出力経路スイッチ22を、その構成要素として最初から有している。このため回路3a,3bはイネーブル状態では通常の回路として機能し、ディスイネーブル状態では、出力をオフするように動作する。出力経路スイッチ22がオフのとき、当該回路の構成に応じて、回路の出力がハイインピーダンス、プルアップまたはプルダウンの状態に設定される。
出力モニタ・スイッチ6ab、出力端子4aと4bの接続関係は図4の場合と同じである。また、図4の場合と同様に、回路の個数および出力モニタ・スイッチの接続の態様は任意である。
ディスイネーブル機能付きの場合、最初から設けられているディスイネーブル制御回路6B(図2参照)に、さらに出力モニタ・スイッチ6abを制御するスイッチ制御機能を付加する。図5においては、このスイッチ制御機能を付加したディスイネーブル制御回路6を示している。
ディスイネーブル制御回路6は、3線入力形式のライン(不図示)が接続される制御入力端子8d,8cおよび8sと電気的につながっている。ディスイネーブル制御回路6は、制御入力端子8dから入力される制御データDATAを、制御入力端子8cから入力されるクロックCLKに同期してデコードし、デコード結果に応じて出力モニタ・スイッチ6abをテスト時にオンさせる。出力モニタ・スイッチ6abが複数ある場合は、デコード結果に応じて、その何れか一つまたは複数をオンする制御が実行される。なお、制御入力端子8cからはイネーブル状態とディスイネーブル状態を制御するストローブ信号STBが入力される。
ディスイネーブル制御回路6は、3線入力形式のライン(不図示)が接続される制御入力端子8d,8cおよび8sと電気的につながっている。ディスイネーブル制御回路6は、制御入力端子8dから入力される制御データDATAを、制御入力端子8cから入力されるクロックCLKに同期してデコードし、デコード結果に応じて出力モニタ・スイッチ6abをテスト時にオンさせる。出力モニタ・スイッチ6abが複数ある場合は、デコード結果に応じて、その何れか一つまたは複数をオンする制御が実行される。なお、制御入力端子8cからはイネーブル状態とディスイネーブル状態を制御するストローブ信号STBが入力される。
このような構成によって、図4の場合と同様、テスト時にセンスラインとフォースラインが形成され、フォースラインに流れる電流の大きさに応じて出力端子4aに現出する電圧を出力端子4bからモニタし、これを電圧計により高精度で測定することができる。
なお、ディスイネーブル機能が働いている場合に回路3a,3bの出力がプルアップまたはプルダウンとなって、その出力側から見たインピーダンスが十分に大きく出来ないときは、図4に示す場合と同様に、さらに出力経路スイッチ7a,7bを接続させることができる。
なお、ディスイネーブル機能が働いている場合に回路3a,3bの出力がプルアップまたはプルダウンとなって、その出力側から見たインピーダンスが十分に大きく出来ないときは、図4に示す場合と同様に、さらに出力経路スイッチ7a,7bを接続させることができる。
図6(A)に、出力モニタ・スイッチ6abの一構成例を示す。また、図6(B)に出力モニタ・スイッチ6abの他の構成例を示す。なお、これらの出力モニタ・スイッチは、ディスイネーブル機能の有無とは無関係に図4の場合、図5の場合の双方に適用できる。また、出力経路スイッチ7a,7bについても、図6(A)または図6(B)に示し以下で説明する構成をとることができる。
出力モニタ・スイッチ6abとして、たとえば図6(A)に示すような一般的なNMOSデバイスMPとPMOSデバイスMNを並列に接続したトランスミッションゲートを採用できる。
PMOSデバイスMPとNMOSデバイスMNとのソース同士、ドレイン同士が接続され、その一方の共通接続点が入力ノードSinに接続され、他方の共通接続点が出力ノードSoutに接続されている。PMOSデバイスMPのゲートにCMOSインバータINVの出力が接続され、CMOSインバータINVの入力とNMOSデバイスMNのゲートが制御入力ノードCONTに接続されている。
PMOSデバイスMPとNMOSデバイスMNとのソース同士、ドレイン同士が接続され、その一方の共通接続点が入力ノードSinに接続され、他方の共通接続点が出力ノードSoutに接続されている。PMOSデバイスMPのゲートにCMOSインバータINVの出力が接続され、CMOSインバータINVの入力とNMOSデバイスMNのゲートが制御入力ノードCONTに接続されている。
測定においてセンスラインへ接続される電圧計の入力インピーダンスは、通常10MΩ以上と十分高い。このためセンスラインに電流がほとんど流れず、トランスミッションゲートの抵抗成分(オン抵抗;たとえば1kΩ)および入力電圧レベルの変化による抵抗変化分ΔR(たとえば、500Ω)による測定誤差は問題とならない。図6に示すCMOSインバータINVは、制御入力ノードCONTから入力された所定の制御電圧を反転し、PMOSデバイスMPのゲートに与える。ここでは、制御電圧がHレベルの時、トランスミッションゲート(PMOSデバイスMPおよびNMOSデバイスMN)がオンし、Lレベルの時オフする。制御入力ノードCONTは、図4においてスイッチ制御回路5に接続され、スイッチ制御回路5から制御電圧がクロックCLKに同期して供給される。
回路2a,2bの出力間(あるいは回路3a,3bの出力間)において、出力モニタ・スイッチ6abの入出力ノードINとOUTの間に存在する寄生容量によるアイソレーションによる特性低下が多少なりとも生じる可能性がある。また、各回路2aまたは2b(あるいは回路3aまたは3b)と接地電位との間に存在する寄生容量による特性低下が多少なりとも生じる可能性がある。
そのような場合、図6(B)に示すように出力モニタ・スイッチ6abの入力側および出力側に抵抗Ri,Roを入れると、各回路から見た負荷は抵抗を介した負荷となることから、特性低下を改善できる。この場合、センスラインの電圧計の入力インピーダンスは十分高いことから、抵抗による測定誤差は問題とならない。
そのような場合、図6(B)に示すように出力モニタ・スイッチ6abの入力側および出力側に抵抗Ri,Roを入れると、各回路から見た負荷は抵抗を介した負荷となることから、特性低下を改善できる。この場合、センスラインの電圧計の入力インピーダンスは十分高いことから、抵抗による測定誤差は問題とならない。
また、回路3a,3bの間において、通常の使用時すなわち回路3a,3bがイネーブル状態であり出力モニタ・スイッチ6abがオフの時、回路3aと3bの出力経路間でアイソレーションが完全でなくても動作上問題とならない場合、図6(B)においてトランスミッションゲート(PMOSデバイスMPおよびNMOSデバイスMN)ならびにCMOSインバータINVを省略し、出力モニタ・スイッチ6abを抵抗により代替できる。この抵抗を用いると、図5に示すディスイネーブル制御回路6に付加したスイッチ制御機能は不要である。ただし、抵抗を用いる場合は回路の種類が限られ汎用性は低い。
図7は、テスト対象の回路から回路1つ分以上離れた回路に対応した出力端子から出力センス(測定)を行う場合を示す。この図はディスイネーブル機能付きの場合を例として示すが、ディスイネーブル機能が付いていない場合もスイッチ制御の仕方は、この図7と同じである。また、図5と同じ構成は同一符号を付して説明を省略する。
図7においてテスト対象が回路3aであり、その出力を2つ隣の回路3cに対応する出力端子4cから測定する。このテスト時に、出力モニタ経路に存在する2つの出力モニタ・スイッチ6abと6bcを共にオンにする。また、非テスト対象の回路3bと3cはディスイネーブル状態にあり、それら内部の2つの出力経路スイッチ22が共にオフされている。
テスト時に、3つの出力端子4a〜4cに、たとえば図3に示すようなプローブピン12が接触する。出力端子4aに接触するプローブピンに電流源CSが接続されてフォースラインが形成され、出力端子4cに接触するプローブピンに電圧計VMが接続されてフォースラインが形成されている。
これにより、前述と同様な出力電圧の高精度な測定が可能となる。なお、3個以上の出力モニタ・スイッチを通しての測定も可能である。
テスト時に、3つの出力端子4a〜4cに、たとえば図3に示すようなプローブピン12が接触する。出力端子4aに接触するプローブピンに電流源CSが接続されてフォースラインが形成され、出力端子4cに接触するプローブピンに電圧計VMが接続されてフォースラインが形成されている。
これにより、前述と同様な出力電圧の高精度な測定が可能となる。なお、3個以上の出力モニタ・スイッチを通しての測定も可能である。
[第2の実施の形態]
本実施の形態は、たとえば第1の実施の形態において記述した電子回路デバイスをテストする測定装置および測定方法に関する。
図8は、図5に示す電子回路デバイス1Bに測定装置を接続した状態を示す。電子回路デバイス1Bの構成と動作は第1の実施の形態と同様である。
図8に示す測定装置は、不図示のデバイス・インターフェースと、ICテスタ30とを有する。ICテスタ30は、シリアル3線入力形式の制御信号を発生する制御信号発生部31と、フォースラインに電力を供給しセンスラインから電子回路デバイス1Bの測定を実行する電源部および測定部(以下、単に「測定部」という)32と、これらを制御するマイクロコンピュータなどの制御部(不図示)とを有する。
本実施の形態は、たとえば第1の実施の形態において記述した電子回路デバイスをテストする測定装置および測定方法に関する。
図8は、図5に示す電子回路デバイス1Bに測定装置を接続した状態を示す。電子回路デバイス1Bの構成と動作は第1の実施の形態と同様である。
図8に示す測定装置は、不図示のデバイス・インターフェースと、ICテスタ30とを有する。ICテスタ30は、シリアル3線入力形式の制御信号を発生する制御信号発生部31と、フォースラインに電力を供給しセンスラインから電子回路デバイス1Bの測定を実行する電源部および測定部(以下、単に「測定部」という)32と、これらを制御するマイクロコンピュータなどの制御部(不図示)とを有する。
制御信号発生部31にシリアル3線バスが接続されている。そのうち制御データDATAを送る線、クロックCLKを送る線およびストローブ信号STBを送る線が、それぞれプローブピン12を介して、電子回路デバイスの制御入力端子8d,8cおよび8sに接続されている。
測定部32は電流源CSと電圧計VM、および、これらをスイッチするリレースイッチ33を有する。電流源CSと電圧計VMを、それぞれ最低1つ有しリレースイッチ33によって切り替えるようにしてもよいし、各計測端子(不図示)に電流源CSと電圧計VMを対で設けてもよい。さらに、電流源CSに代えて、あるいは、電流源SCと電圧計VMと並列に負荷を設け、リレースイッチ33によって負荷を選択できるようにしてもよい。負荷を選択する場合は、電子回路デバイスに電源を供給する構成が別途必要となる。
測定部32は電流源CSと電圧計VM、および、これらをスイッチするリレースイッチ33を有する。電流源CSと電圧計VMを、それぞれ最低1つ有しリレースイッチ33によって切り替えるようにしてもよいし、各計測端子(不図示)に電流源CSと電圧計VMを対で設けてもよい。さらに、電流源CSに代えて、あるいは、電流源SCと電圧計VMと並列に負荷を設け、リレースイッチ33によって負荷を選択できるようにしてもよい。負荷を選択する場合は、電子回路デバイスに電源を供給する構成が別途必要となる。
図8においては、電子回路デバイス1Bの出力端子4aにプローブピン12を介して接続された計測ラインにおいてリレースイッチ33によって電流源CSが選択され、これによりフォースラインが形成されている。また、電子回路デバイス1Bの出力端子4bにプローブピン12を介して接続された計測ラインにおいてリレースイッチ33によって電圧計VMが選択され、これによりセンスラインが形成されている。
なおプローブピン12を固定するソケットのハウジング、ハンドラ、テストヘッド、デバイス・インターフェース・ボードなどは図示を省略している。
また、電流源CSあるいは負荷(不図示)および電圧計VMが本発明における「測定手段」の実施例を構成し、リレースイッチ33が本発明における「測定手段の切り替え部」の実施例を構成する要素である。
なおプローブピン12を固定するソケットのハウジング、ハンドラ、テストヘッド、デバイス・インターフェース・ボードなどは図示を省略している。
また、電流源CSあるいは負荷(不図示)および電圧計VMが本発明における「測定手段」の実施例を構成し、リレースイッチ33が本発明における「測定手段の切り替え部」の実施例を構成する要素である。
図9は、図8からテストに直接関わる要素のみ抽出して示す図である。ここでICテスタの制御信号発生部、電子回路デバイスのディスイネーブル制御回路および制御信号線は示していない。また、図9に示す抵抗RfおよびRsはプローブピン12、コネクタ、リレースイッチ33および配線などによる等価抵抗成分を示す。
以下、図8および図9を参照して、回路3aの電気的特性を測定するときの動作を説明する。
図8に示すICテスタ30の制御信号発生部31からシリアル3線バスを経由して所定の制御信号、すなわち入力データDATA、クロック信号CLKおよびストローブ信号STBを、制御入力端子8d,8cおよび8sに供給する。これらの信号がディスイネーブル制御回路6でデコードされ、デコード後の制御信号が出力モニタ・スイッチ6ab、および各回路3a,3b内の出力経路スイッチ22に供給される。これにより、非テスト対象の回路3bの出力経路スイッチ22がオフして当該回路3bがディスイネーブル状態に設定され、出力モニタ・スイッチ6abがオンする。
このとき図を見て明らかなように、抵抗Rfを通り電流源CSに接続されるラインがフォースラインとなり、抵抗Rsを通り電圧計VMに接続されるラインがセンスラインとなり、回路3aの出力ノードNDに対し電子回路デバイス1B内においてケルビン接点が形成されている。
図8に示すICテスタ30の制御信号発生部31からシリアル3線バスを経由して所定の制御信号、すなわち入力データDATA、クロック信号CLKおよびストローブ信号STBを、制御入力端子8d,8cおよび8sに供給する。これらの信号がディスイネーブル制御回路6でデコードされ、デコード後の制御信号が出力モニタ・スイッチ6ab、および各回路3a,3b内の出力経路スイッチ22に供給される。これにより、非テスト対象の回路3bの出力経路スイッチ22がオフして当該回路3bがディスイネーブル状態に設定され、出力モニタ・スイッチ6abがオンする。
このとき図を見て明らかなように、抵抗Rfを通り電流源CSに接続されるラインがフォースラインとなり、抵抗Rsを通り電圧計VMに接続されるラインがセンスラインとなり、回路3aの出力ノードNDに対し電子回路デバイス1B内においてケルビン接点が形成されている。
測定では、電流源CSからフォースラインを介して回路3aに所定の電流を流した場合と流さない場合とで、回路3aの出力ノードNDに現出する電圧を、センスラインを介して電圧計VMによって測定する。これよって、電子回路デバイス内の配線や接続の抵抗、ICソケット内部でデバイスの出力端子に接続されるプローブピン12のコンタクト抵抗、当該プローブピン12のデバイス・インターフェース・ボードとのコンタクト抵抗、当該ボードおよび測定装置内外の多数のコネクタ、リレースイッチ33および配線などによる抵抗成分の影響を回避し、ICの飽和電圧特性や動作時のその電流ロス(オン抵抗)などをより正確に測定することができる。
以上記述した第1および第2実施の形態において、種々の変更が可能である。
上記の記述ではパッケージに収容したICチップのテストを述べたが、ウェハ状態でのテストにも本発明が適用できる。
図10は、図9と同様にテストに直接関わる要素のみ抽出して示す図である。ここでICテスタの制御信号発生部、電子回路デバイスのディスイネーブル制御回路および制御信号線は示していない。
図10におけるウェハ状態でのテストにおいては、ICチップ(電子回路デバイス)1C内の回路3aに出力端子の一種である出力パッド9aが接続され、回路3bに出力パッド9bが接続されている。これら出力パッドにテスト用プローブ13を立てて十分に接触させる。テスト用プローブ13は通常、プローブカードに固定され、プローブカードをウェハに近づけることによって、各テスト用プローブ13を対応する出力パッド9a,9bに接触させる。このとき図10に示す抵抗RfおよびRsはテスト用プローブ13、プローブカード、コネクタ、リレースイッチ33(図8参照)および配線などによる等価抵抗成分を示す。
この状態で、第1または第2の実施の形態で述べたと同じ方法により回路3aの出力ノードNDに現出する電圧を、非テスト対象の回路3bに接続されている出力パッド9bから測定する。このとき出力パッド9bとテスト用プローブ13とのコンタクト抵抗を含む抵抗Rsに電流が流れることなく、その測定値への影響が排除できることから、精度よい測定が可能となる。
上記の記述ではパッケージに収容したICチップのテストを述べたが、ウェハ状態でのテストにも本発明が適用できる。
図10は、図9と同様にテストに直接関わる要素のみ抽出して示す図である。ここでICテスタの制御信号発生部、電子回路デバイスのディスイネーブル制御回路および制御信号線は示していない。
図10におけるウェハ状態でのテストにおいては、ICチップ(電子回路デバイス)1C内の回路3aに出力端子の一種である出力パッド9aが接続され、回路3bに出力パッド9bが接続されている。これら出力パッドにテスト用プローブ13を立てて十分に接触させる。テスト用プローブ13は通常、プローブカードに固定され、プローブカードをウェハに近づけることによって、各テスト用プローブ13を対応する出力パッド9a,9bに接触させる。このとき図10に示す抵抗RfおよびRsはテスト用プローブ13、プローブカード、コネクタ、リレースイッチ33(図8参照)および配線などによる等価抵抗成分を示す。
この状態で、第1または第2の実施の形態で述べたと同じ方法により回路3aの出力ノードNDに現出する電圧を、非テスト対象の回路3bに接続されている出力パッド9bから測定する。このとき出力パッド9bとテスト用プローブ13とのコンタクト抵抗を含む抵抗Rsに電流が流れることなく、その測定値への影響が排除できることから、精度よい測定が可能となる。
上記の記述では出力経路スイッチ7a,7b(または22)を設けることにより、回路側のインピーダンスの測定値に与える影響を排除することとしたが、出力経路スイッチ7a,7b等を設けることは必須の要件ではなく、出力経路スイッチ7a,7b等がない場合でも測定精度を上げることが可能である。
たとえば、回路側のプルアップあるいはプルダウン時の抵抗成分と出力モニタ・スイッチ6abのオン抵抗が予め分かっており、これらが各回路で等しいと仮定できる場合に、その2つの抵抗による分圧比を測定しておき、この分圧比から回路側のプルアップあるいはプルダウン時の抵抗成分を排除するための補正量を求める。そして、実際の測定により求めたノードNDの測定電圧を補正量に応じて修正する。これにより、出力経路スイッチ7a,7b等を設けていな場合でも、回路側の影響を排除した、より高精度な測定が可能となる。なお、この補正量の測定では、出力モニタ・スイッチ6abの両端の電圧を各々測定する必要があることから、とくにフォースライン側で電圧計VMと電流源CSを切り替えるリレースイッチ33が有用である(図8参照)。
たとえば、回路側のプルアップあるいはプルダウン時の抵抗成分と出力モニタ・スイッチ6abのオン抵抗が予め分かっており、これらが各回路で等しいと仮定できる場合に、その2つの抵抗による分圧比を測定しておき、この分圧比から回路側のプルアップあるいはプルダウン時の抵抗成分を排除するための補正量を求める。そして、実際の測定により求めたノードNDの測定電圧を補正量に応じて修正する。これにより、出力経路スイッチ7a,7b等を設けていな場合でも、回路側の影響を排除した、より高精度な測定が可能となる。なお、この補正量の測定では、出力モニタ・スイッチ6abの両端の電圧を各々測定する必要があることから、とくにフォースライン側で電圧計VMと電流源CSを切り替えるリレースイッチ33が有用である(図8参照)。
以上記述した第1および第2の実施の形態によれば、以下の利益が得られる。
第1に、本発明の実施の形態において電子回路デバイス内でケルビン接点を形成していることは、前述した背景技術のうちソケットでケルビン接点を形成する方法では困難であった、小ピッチ化、多ピン化した高密度実装においても精度のよい測定ができる。
第1に、本発明の実施の形態において電子回路デバイス内でケルビン接点を形成していることは、前述した背景技術のうちソケットでケルビン接点を形成する方法では困難であった、小ピッチ化、多ピン化した高密度実装においても精度のよい測定ができる。
第2に、本発明の実施の形態においてテスト対象の回路に近い非テスト対象の回路に対応する出力端子を出力モニタ用の端子として利用することから、背景技術のうち電子回路デバイス内でケルビン接点を形成する方法(特許文献2)で必要となる出力モニタ専用端子が不要である。その結果、電子回路デバイスの構成をより簡略化し、その面積を小さくできる。
第3に、ディスイネーブル機能を有する場合に、その機能を利用して制御信号線の入力、各回路をテスト対象とするか否か制御が可能である。テスト動作のためのスイッチ制御回路は、ICチップ内に従来からあるディスイネーブル制御回路のデコード部に、新たに必要な部分のみ追加した構成でも実現できる。また、ICチップ内に新規にテスト動作のためのスイッチ制御回路(デコード回路)を専用に装備してもよい。
第4に、ディスイネーブル機能を有しない場合、有する場合において、ディスイネーブル時の回路出力がプルアップまたはプルダウンされるようなときは、必要なら各回路の出力側に経路遮断スイッチを新たに設け、これを制御することにより回路側のインピーダンスが測定値に影響することを排除できる。また、その影響の排除を測定値の補正によっても可能である。
第5に、測定装置(ICテスタ)に関し、測定装置の切り替え部、すなわちリレースイッチ33を有するため、測定対象を変更する場合に、センスラインとフォースラインの機能を切り替えるためにコネクタを接続し直す必要がない。また、測定装置に内蔵した制御部による所定のシーケンスで連続テスト、たとえばスキャンテスト等が容易にできる。また、ディスイネーブル機能を制御する制御信号発生部を利用して、ケルビン接点の切り替えが可能となり、特別なICテスタを用意する必要がない。
本発明は、半導体ウェハ、半導体ウェハから切り出したチップ(集積回路;IC)、当該チップをパッケージに収容したIC製品、または、幾つかのIC製品および個別半導体部品を小型基板に実装したモジュール製品などの電子回路デバイスに広く適用できる。
1A,1B,1C…電子回路デバイス、2a,2b,3a,3b…回路、4a,4b…出力端子、5…スイッチ制御回路、6…ディスイネーブル制御回路、6ab…出力モニタ・スイッチ、7a,7b…出力経路スイッチ、8d,8c,8s…制御入力端子、9a,9b…出力パッド、12…プローブピン、21…出力バッファ、22…回路内の出力経路スイッチ、30…ICテスタ、31…制御信号発生部、32…測定部、33…リレースイッチ、CS…電流源、VM…電圧計
Claims (12)
- 複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持つ電子回路デバイスであって、
前記複数の出力端子の任意の2つの間に少なくとも一つ接続されている複数の出力モニタ・スイッチと、
前記複数の出力モニタ・スイッチを制御して、通常動作時に前記複数の出力モニタ・スイッチの全てをオフし、テスト時に前記複数の出力モニタ・スイッチのうち、テスト対象の回路に対応する出力端子と非テスト対象の回路に対応する出力端子との間に接続している単数または複数の出力モニタ・スイッチをオンするスイッチ制御回路と、
を有する電子回路デバイス。 - 前記出力端子と前記出力モニタ・スイッチとの各接続中点の回路側に少なくとも一つ接続されるように複数の出力経路スイッチを設け、
前記スイッチ制御回路は、通常動作時に動作対象の回路の出力経路スイッチをオンし、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子に前記オン状態の前記出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフする
請求項1に記載の電子回路デバイス。 - 前記複数の回路の幾つかを、入力される制御信号に応じて動作不可状態にするディスイネーブル制御回路をさらに有し、
前記スイッチ制御回路は、前記制御信号を入力し、入力した制御信号に基づいて動作不可状態の回路を判別し、当該判別の結果に応じてオンにすべき前記出力モニタ・スイッチを特定する
請求項1に記載の電子回路デバイス。 - 前記複数の回路の各々が、その出力経路を開閉する出力経路スイッチを有し、
前記ディスイネーブル制御回路は、通常動作時に動作対象の回路の出力経路スイッチをオンし、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子に前記オン状態の前記出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフする
請求項3に記載の電子回路デバイス。 - 前記複数の回路の幾つかを、入力される制御信号に応じて動作不可状態にするディスイネーブル制御回路に前記スイッチ制御回路の機能を持たせ、当該機能を有するディスイネーブル制御回路の部分が、入力される前記制御信号に基づいて動作不可状態の回路を判別し、当該判別の結果に応じてオンにすべき前記出力モニタ・スイッチを特定する
請求項1に記載の電子回路デバイス。 - 前記複数の回路の各々が、その出力経路を開閉する出力経路スイッチを有し、
前記ディスイネーブル制御回路は、通常動作時に動作対象の回路の出力経路スイッチをオンし、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子に前記オン状態の前記出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフする
請求項5に記載の電子回路デバイス。 - 複数の回路と、当該複数の回路の各々に対応して設けている複数の出力端子とを有し、前記複数の回路のテスト対象回路に対応する出力端子からの出力信号を非テスト対象回路に対応する出力端子からモニタ可能に構成されている電子回路デバイスを固定するためのデバイス・インターフェースと、
デバイス・インターフェースに前記電子回路デバイスを固定した状態で、当該デバイスを測定するテスタと、を有し、
前記テスタに、
前記電子回路デバイスの前記複数の回路内で前記テスト対象回路および前記非テスト対象回路を順次変更するための制御信号を前記電子回路デバイスに出力する制御出力部と、
前記出力信号を出力する前記出力端子に電流源または負荷を接続し、前記出力信号をモニタする前記出力端子に電圧計を接続することを、前記制御信号に応じて切り替える測定手段の切り替え部と、
を有する電子回路デバイスの測定装置。 - 前記制御出力部から出力する前記制御信号に、
前記電子回路デバイス内で前記出力信号を出力する前記出力端子と当該出力信号をモニタする前記出力端子との間のモニタ経路の選択を制御するための第1制御データと、
前記出力信号をモニタする前記出力端子に接続されている回路のうち、前記測定対象回路を除く非測定対象回路すべてを選択されたモニタ経路から遮断するための第2制御データと、
を含む請求項7に記載の電子回路デバイスの測定装置。 - 前記制御信号の送信に、ディスイネーブル制御のシリアル信号線を利用する
請求項8に記載の電子回路デバイスの測定装置。 - 複数の回路と、当該複数の回路の各々に対応して設けられている複数の出力端子とを持つ電子回路デバイスの測定方法であって、
前記電子回路デバイスに、前記複数の出力端子の隣り合う端子間に一つずつ接続されるように複数の出力モニタ・スイッチを予め設け、
テスト時に、前記複数の出力モニタ・スイッチのうち、テスト対象の回路に対応する出力端子と非テスト対象の回路に対応する出力端子との間に接続されている単数または複数の出力モニタ・スイッチをオンし、前記テスト対象の回路に対応する前記出力端子からの信号を、前記非テスト対象の回路に対応する前記出力端子から測定する測定ステップを、前記テスト対象の回路および前記非テスト対象の回路についての選択、ならびに、当該選択される回路間でオンにする出力モニタ・スイッチを変更しながら繰り返す
電子回路デバイスの測定方法。 - 前記電子回路デバイスにおいて、前記出力端子と前記出力モニタ・スイッチとの各接続中点の回路側に少なくとも一つ接続されるように複数の出力経路スイッチを予め設け、
前記測定ステップの各々において、テスト時に前記テスト対象の回路に設けている出力経路スイッチをオンした状態で、前記非テスト対象の回路に設けている出力経路スイッチ、および、当該非テスト対象の回路に対応する出力端子にオン状態の出力モニタ・スイッチを介して電気的に接続される出力経路スイッチの全てをオフする
請求項10に記載の電子回路デバイスの測定方法。 - 前記回路についての選択および前記オンにする出力モニタ・スイッチの変更を制御する制御信号の送信に、ディスイネーブル制御のシリアル信号を利用する
請求項10に記載の電子回路デバイスの測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004325018A JP2006133166A (ja) | 2004-11-09 | 2004-11-09 | 電子回路デバイスと、その測定装置および測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004325018A JP2006133166A (ja) | 2004-11-09 | 2004-11-09 | 電子回路デバイスと、その測定装置および測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006133166A true JP2006133166A (ja) | 2006-05-25 |
Family
ID=36726826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004325018A Pending JP2006133166A (ja) | 2004-11-09 | 2004-11-09 | 電子回路デバイスと、その測定装置および測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006133166A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110045224A (zh) * | 2019-05-09 | 2019-07-23 | 华峰测控技术(天津)有限责任公司 | 一种开尔文连接电路的测试电路及测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235898A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置 |
JP2000214225A (ja) * | 1999-01-25 | 2000-08-04 | Rohm Co Ltd | 半導体装置 |
JP2002168914A (ja) * | 2000-11-29 | 2002-06-14 | Ricoh Co Ltd | 安定化電源装置 |
-
2004
- 2004-11-09 JP JP2004325018A patent/JP2006133166A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235898A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置 |
JP2000214225A (ja) * | 1999-01-25 | 2000-08-04 | Rohm Co Ltd | 半導体装置 |
JP2002168914A (ja) * | 2000-11-29 | 2002-06-14 | Ricoh Co Ltd | 安定化電源装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110045224A (zh) * | 2019-05-09 | 2019-07-23 | 华峰测控技术(天津)有限责任公司 | 一种开尔文连接电路的测试电路及测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
US20170256324A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
TWI537575B (zh) | 測試積體電路的方法及裝置 | |
TW201229541A (en) | Test apparatus | |
JP6339834B2 (ja) | 基板検査装置 | |
KR100341157B1 (ko) | 복잡한 회로구성없이 정확하게 테스트할 수 있는 디지털/아날로그 변환기, 이를 이용한 반도체 집적회로 및 그 테스트 방법 | |
US7221170B2 (en) | Semiconductor test circuit | |
US6774649B2 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
JP2006133166A (ja) | 電子回路デバイスと、その測定装置および測定方法 | |
JP7179165B2 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
JP2009216565A (ja) | 半導体集積回路 | |
US7443180B2 (en) | On-chip probing apparatus | |
JP2006170878A (ja) | 電子回路デバイス、および、その測定方法 | |
JP2002168914A (ja) | 安定化電源装置 | |
US20210208197A1 (en) | On-chip current sensor | |
JP2010223791A (ja) | 半導体装置及びその検査方法 | |
JP2012163466A (ja) | 半導体装置 | |
JP5135611B2 (ja) | テスト装置 | |
JP2007234816A (ja) | 半導体装置 | |
JP2004184186A (ja) | 容量測定システム | |
JP2004191212A (ja) | 半導体装置 | |
JP2010062266A (ja) | 半導体モジュール | |
Naidu et al. | On-die measurement technique for I/O DC parameters V OL and V OH | |
JP2000284024A (ja) | 半導体装置及び集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |