JP2010062266A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2010062266A JP2010062266A JP2008225169A JP2008225169A JP2010062266A JP 2010062266 A JP2010062266 A JP 2010062266A JP 2008225169 A JP2008225169 A JP 2008225169A JP 2008225169 A JP2008225169 A JP 2008225169A JP 2010062266 A JP2010062266 A JP 2010062266A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- terminal
- switch
- external
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体モジュールの内部ノードにアクセスするための外部端子を設けると、モジュールの小型化が妨げられる。
【解決手段】複数の外部端子4は、外部回路と接続される。半導体チップ2a、2bは、それぞれに複数のパッドPが設けられる。配線Lは、複数の半導体チップ2a、2bそれぞれに設けられた複数のパッドPをそれぞれ、対応する外部端子4、もしくは対応する別のパッドPと接続する。スイッチ6の複数の入力端子I1〜I4はそれぞれ、半導体モジュール100内の対応する内部ノードと接続され、出力端子OUTは外部端子4として設けられたモニタ端子4aと接続される。スイッチ6は、複数の入力端子I1〜I4のうち選択されたいずれかと出力端子OUTの間を導通させる。
【選択図】図2
【解決手段】複数の外部端子4は、外部回路と接続される。半導体チップ2a、2bは、それぞれに複数のパッドPが設けられる。配線Lは、複数の半導体チップ2a、2bそれぞれに設けられた複数のパッドPをそれぞれ、対応する外部端子4、もしくは対応する別のパッドPと接続する。スイッチ6の複数の入力端子I1〜I4はそれぞれ、半導体モジュール100内の対応する内部ノードと接続され、出力端子OUTは外部端子4として設けられたモニタ端子4aと接続される。スイッチ6は、複数の入力端子I1〜I4のうち選択されたいずれかと出力端子OUTの間を導通させる。
【選択図】図2
Description
本発明は、半導体チップおよびその周辺回路が一体化された半導体モジュールに関する。
複数の半導体チップや電子部品を組み合わせて、これをモジュール化した半導体モジュールの開発が盛んである。図1は、一般的な半導体モジュールの構成例を示す図である。半導体モジュール200は、半導体チップ202a、202b、チップコンデンサCやチップ抵抗Rなどを内蔵し、一体成形されている。半導体モジュール200には、外部から電源供給を受け、あるいは信号を送受信するために、複数の外部端子204が設けられる。なお、図1および後述するその他の図において、外部端子や半導体チップ、チップ抵抗やチップコンデンサの接続形態は例示にすぎず、特定の機能を意図したものではない。
通常、半導体チップ202a、202bは、半導体モジュール200に組み込まれる前の工程において、DC試験、機能試験等が実施され、良品選別され、それぞれのチップ単独での性能が保証された良品のみが半導体モジュール200に組み込まれる。その後、半導体モジュール200の組み立てが完了した後に、半導体モジュール200を実動作に近い状態で、種々の動作試験が実施される。
半導体モジュール200を動作試験する際、外部端子204と接続される配線もしくはノード(本明細書では、これらを総称して内部ノードという)については、その状態を外部から検査することが可能であり、あるいは外部から信号を与えることが可能である。ところが、外部端子204と接続されない配線の状態は、外部からモニタすることができない。たとえば半導体チップ202aのあるパッドP1と、半導体チップ202bのあるパッドP2を接続する配線L1の経路上の状態をモニタし、あるいはその配線に電圧や電流を与えたい場合、その配線L1に対して、半導体モジュール200本来の動作とは無関係な検査用の外部端子205を新たに設ける必要が生ずる。
検査工程においてモニタし、あるいは信号を与えたい内部ノードの個数が増加すると、検査用に設けた外部端子の個数が増加し、半導体モジュール200の小型化が妨げられるという問題が生ずる。
本発明はこうした状況に鑑みてなされたものであり、その包括的な目的は、小型化が可能な半導体モジュールの提供にある。
本発明のある態様は、半導体モジュールに関する。この半導体モジュールは、外部回路と接続されるべき複数の外部端子と、それぞれに複数のパッドが設けられた複数の半導体チップと、複数の半導体チップそれぞれに設けられた複数のパッドをそれぞれ、対応する外部端子、もしくは対応する別のパッドと接続する複数の配線と、その複数の入力端子がそれぞれ、半導体モジュール内の対応する内部ノードと接続され、その出力端子が複数の外部端子のいずれかと接続され、複数の入力端子のうち選択されたいずれかと出力端子の間を導通させるスイッチと、を備える。
この態様では、スイッチの状態を切り換えることにより、複数の内部ノードにアクセス可能となり、具体的には、内部ノードの状態を単一の外部端子から検査することができ、あるいは複数の内部ノードに信号を与えることができる。その結果、複数の内部ノードごとに複数の検査用の外部端子を設ける必要がないため、半導体モジュールのサイズの増加を抑制することができる。なお、本明細書において、スイッチの入力端子と出力端子の関係は形式的なものであり、入力端子からの信号が出力端子から出力される場合、出力端子からの信号が入力端子から出力される場合もありえる。
複数の外部端子のいずれかは、制御端子に割り当てられてもよい。スイッチは、その制御端子に本半導体モジュールの外部から入力された制御信号にもとづいて制御されてもよい。
複数の外部端子のいずれかは、制御端子に割り当てられてもよい。複数の半導体チップのいずれかは、制御端子に本半導体モジュールの外部から入力された制御信号にもとづいて、スイッチを制御する制御回路を含んでもよい。
スイッチの制御端子は、本半導体モジュールの通常動作時に、本半導体モジュールの本来の機能と関連する信号が入力もしくは出力される端子と共有されてもよい。
この場合、スイッチを制御するための外部端子を、新たに設ける必要がないため、より半導体モジュールの小型化に資することとなる。
この場合、スイッチを制御するための外部端子を、新たに設ける必要がないため、より半導体モジュールの小型化に資することとなる。
スイッチは、すべての複数の入力端子と、出力端子の間が電気的に遮断されるオフ状態に設定可能であってもよい。
スイッチの出力端子が接続される外部端子は、本半導体モジュールの通常動作時に、本半導体モジュールの本来の機能と関連する信号が入力もしくは出力される端子と共有され、通常動作時に、オフ状態に設定されてもよい。
スイッチは、スイッチの複数の入力端子と複数の内部ノードの間の距離が、スイッチの出力端子と当該出力端子と対応する外部端子の間の距離よりも短くなるように配置されてもよい。
この場合、複数の内部ノードからスイッチまでの距離が短いため、各内部ノードからスイッチ側を臨んだ寄生抵抗、寄生容量などからなるインピーダンスが小さくなり、スイッチを設けたことが本来の回路動作に及ぼす影響を抑制できる。
この場合、複数の内部ノードからスイッチまでの距離が短いため、各内部ノードからスイッチ側を臨んだ寄生抵抗、寄生容量などからなるインピーダンスが小さくなり、スイッチを設けたことが本来の回路動作に及ぼす影響を抑制できる。
複数の内部ノードの少なくともひとつは、第1の半導体チップに設けられたパッドと、第2の半導体チップに設けられたパッドの間を接続する配線の経路上に設けられてもよい。
本発明の別の態様もまた、半導体モジュールである。この半導体モジュールは、外部回路と接続されるべき複数の外部端子と、複数のパッドが設けられた半導体チップと、複数のパッドをそれぞれ、対応する外部端子もしくは対応する別のパッドと接続する複数の配線と、その複数の入力端子に半導体モジュール内の複数の内部ノードに生ずる複数の信号が入力され、その出力端子が複数の外部端子のいずれかと接続され、複数の信号のいずれかを選択して出力端子から出力するスイッチと、を備える。
複数の内部ノードの少なくともひとつは、半導体チップに設けられたあるパッドと、当該あるパッドと対応する外部端子の間を接続する配線の経路上であって、パッドの近傍に設けられてもよい。あるパッドと対応する外部端子は、本半導体モジュールの検査工程において定電流源が接続され、スイッチの出力端子と接続される外部端子には、本半導体モジュールの検査工程においてあるパッドの電位を測定する電圧計が接続されてもよい。
この場合も、検査用の外部端子を削減することができ、モジュールの小型化が可能となる。
この場合も、検査用の外部端子を削減することができ、モジュールの小型化が可能となる。
半導体チップのパッド近傍の電位を測定したい場合がある。外部端子に電流源を接続して、配線に電流を流すと、配線に電圧降下が発生する。外部端子に電圧計を接続して電圧を測定すると、測定したいパッド近傍の電位よりも電圧降下した電位が測定されるところ、スイッチの入力端子をパッド近傍と接続することにより、電圧降下の影響を除いた正確な電位を測定できる。
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、半導体モジュールを小型化できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図2は、実施の形態に係る半導体モジュール100の構成を示す図である。半導体モジュール100は、複数の半導体チップ2a、2b、複数の外部端子4、モニタ端子4a、制御端子4b、スイッチ6、複数の配線Lを備える。
複数の外部端子4は、半導体モジュール100がプリント基板などに実装される際に、外部の回路と接続される。複数の半導体チップ2a、2bにはそれぞれ、複数のパッドPが設けられている。複数の配線Lはそれぞれ、複数の半導体チップ2a、2bそれぞれに設けられた複数のパッドPをそれぞれ、対応する外部端子4、もしくは対応する別のパッドPと接続する。
スイッチ6は、複数の入力端子I1〜I4と、出力端子OUTを備える。図2においてスイッチ6は、4個の入力端子を備えるが、その個数は任意である。スイッチ6の4つの入力端子I1〜I4はそれぞれ、半導体モジュール100内の対応する内部ノードN1〜N4と接続される。スイッチ6の出力端子OUTは、複数の外部端子4のいずれかひとつ(以下、モニタ端子と称する)4aと接続される。
たとえば複数の内部ノードN1〜N4はそれぞれ、第1の半導体チップ2aに設けられたパッドPと、第2の半導体チップ2bに設けられたパッドPの間を接続する配線Lの経路上に設けられる。これらの配線Lは外部端子4と接続されないため、外部から直接状態を測定し、あるいは外部から信号を与えることができない。こうした配線L上の内部ノードを、スイッチ6の入力端子と接続することで、状態を測定し、あるいは信号を与えることが可能となる。ただし内部ノードN1〜N4は、半導体モジュール100内の任意の位置に設けることができる。
スイッチ6は、複数の入力端子I1〜I4のうち選択されたいずれかと、その出力端子OUTの間を導通させる。
複数の外部端子4のひとつが制御端子4bに割り当てられる。スイッチ6の導通状態は、制御端子4bに半導体モジュール100の外部から入力された制御信号CNTにもとづいて制御される。制御信号CNTの伝送方法や信号形式は特に限定されない。
スイッチ6は、モニタ端子4aよりも複数の内部ノードN1〜N4の近傍に設けることが好ましい。言い換えれば、スイッチ6は、複数の入力端子I1〜I4と複数の内部ノードN1〜N4それぞれとの間の距離d1が、スイッチ6の出力端子OUTと当該出力端子OUTと対応する外部端子(モニタ端子)4aの間の距離d2よりも短くなるように配置することが望ましい。なお、図2においてはd2<d1であるが、実際に望ましいのは、d1<d2である。
なぜなら複数の入力端子I1〜I4と複数の内部ノードN1〜N4を結ぶ配線Lpは、本来の機能に関連する配線、すなわち半導体チップ2aのパッドP1から半導体チップ2bのパッドP2を結ぶ配線Lに対して寄生インピーダンスとなるからである。距離d1を短くすれば寄生インピーダンスを低減できるため、半導体モジュール100の通常動作時に、スイッチ6および配線Lpが、回路動作に及ぼす影響を低減できる。
以上が半導体モジュール100の構成である。続いて半導体モジュール100の試験工程における動作を説明する。
外部から制御端子4bに対して制御信号CNTを与え、スイッチ6に、所望の入力端子を選択させると、モニタ端子4aと、選択された入力端子Iに対応する内部ノードNが電気的に導通する。この状態では、内部ノードNに生ずる信号をモニタ端子4aから測定することができ、あるいは内部ノードNに対して外部から任意の信号を与えることができる。
図2の構成では、半導体モジュール100の本来の機能とは無関係に設けられた外部端子4は、モニタ端子4aと制御端子4bの2つである。仮に図1のアーキテクチャで4個の内部ノードの状態を測定し、あるいは信号を与えようとすれば、外部端子4が4個必要となる。このように、実施の形態に係る半導体モジュール100によれば、外部端子4の個数を低減し、半導体モジュール100の小型化が可能となる。
続いて、半導体モジュール100の変形例を説明する。図3(a)〜(c)はそれぞれ、第1〜第3の変形例に係る半導体モジュールの構成を示す図である。
図3(a)の第1の変形例において、半導体チップ2bは、制御回路3を内蔵している。制御回路3は、制御端子4bに半導体モジュール100aの外部から入力された制御信号CNTにもとづいて、スイッチ6を制御する。
この変形例において、制御回路3に対する制御信号CNTと、半導体チップ2bの本来の機能を制御するための制御信号のインタフェースを共有化することもできる。たとえば半導体チップ2bが本来の機能として外部のプロセッサと通信するためのI2C(Inter IC)バス形式のインタフェースを備える場合、I2Cのコマンドを利用して、スイッチ6を制御することが可能となる。この場合、半導体チップ2bの本来の機能を制御するための端子を、制御端子4bと共有できるため、図2に比べて外部端子4の個数を減らすことが可能である。
図3(b)は、第2の変形例に係る半導体モジュール100bの構成を示す図である。この変形例において、半導体モジュール100bの通常動作時に、半導体モジュール100aの本来の機能と関連する信号が入力もしくは出力される外部端子4cが、スイッチ6の制御端子4bとしての役割を果たす。つまり、試験工程において外部端子4cに制御信号CNTを入力すると、スイッチ6を制御でき、通常動作時においては、外部端子4cには、半導体チップ2bを制御するための信号が入力され、あるいは外部端子4cを介して半導体チップ2bからの信号を出力できる。たとえば半導体チップ2bに対して接地電位を供給するための外部端子が複数個、設けられる場合、そのうちのひとつを試験工程において外部端子4cとして利用してもよい。この変形例によっても、外部端子の個数を減らすことができる。
図3(c)の第3の変形例に係る半導体モジュール100cにおいて、スイッチ6は、すべての複数の入力端子I1〜I4と出力端子OUTの間が電気的に遮断されるオフ状態に設定可能である。スイッチ6の出力端子OUTが接続されるモニタ端子4aは、半導体モジュール100cの通常動作時に、半導体モジュール100cの本来の機能と関連する信号が入力もしくは出力される端子4dと共有される。
この変形例では、通常動作時に、スイッチ6をオフ状態に設定することにより、通常動作を妨げることなく、モニタ端子4aをその他の外部端子4dと共有することができ、外部端子の個数を減らすことができる。
上述した図2および図3(a)〜(c)の任意の組み合わせも本発明の態様として有効である。たとえば図3(a)もしくは図3(b)のいずれかの技術と、図3(c)の技術を組み合わせれば、モニタ端子4aと制御端子4bを、半導体モジュール100が本来備える外部端子4とは別に設けることなく、複数の内部ノードの状態を測定し、あるいは複数の内部ノードに信号を与えることができる。
図4は、実施の形態に係る別の構成例の半導体モジュール100dを示す図である。本発明は、単一の半導体チップを備える半導体モジュールにも適用可能である。
半導体モジュール100dのスイッチ6の複数の入力端子のひとつI2に接続される内部ノードN2は、半導体チップ2cに設けられたパッドP3と、このパッドP3と対応する外部端子4eの間を接続する配線L4の経路上に設けられる。配線L4は有意なインピーダンス(抵抗成分)rを有している。以下の理由から、内部ノードN1はパッドP3の近傍に設けられる。なお、その他の入力端子I1、I3、I4は、半導体モジュール100dのいずれかの内部ノードと接続される。
半導体モジュール100dの試験工程において、あるパッドP3と対応する外部端子4eには定電流源30が接続される。定電流源30は、半導体チップ2cのパッドP3から所定の試験電流Itestを引きこむ。配線L4の抵抗成分rが十分小さいか、あるいは試験電流Itestが小さければ、抵抗成分rにおける電圧降下が十分に小さいため、外部端子4eの電位とパッドP3の電位は一致する。したがって、わざわざ内部ノードN2の電位を測定せずとも、外部端子4eの電位を測定することで、パッドP3の電位を知ることができる。ところが抵抗成分rの電圧降下が大きい場合、外部端子4eの電位を測定しても、パッドP3の電位を測定したことにはならない。
図4の半導体モジュール100dにおいて、内部ノードN2がパッドP3の近傍に配置されてており、内部ノードN2の状態がスイッチ6を介してモニタ端子4aからアクセス可能に構成されている。したがってモニタ端子4aに電圧計32を接続することにより、抵抗成分rの電圧降下が発生しても、パッドP3の電位を正確に測定することができる。
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
2…半導体チップ、4…外部端子、6…スイッチ、L…配線、100…半導体モジュール。
Claims (10)
- 外部回路と接続されるべき複数の外部端子と、
それぞれに複数のパッドが設けられた複数の半導体チップと、
前記複数の半導体チップそれぞれに設けられた複数のパッドをそれぞれ、対応する前記外部端子、もしくは対応する別のパッドと接続する複数の配線と、
その複数の入力端子がそれぞれ、前記半導体モジュール内の対応する内部ノードと接続され、その出力端子が前記複数の外部端子のいずれかと接続され、前記複数の入力端子のうち選択されたいずれかと前記出力端子の間を導通させるスイッチと、
を備えることを特徴とする半導体モジュール。 - 前記複数の外部端子のいずれかは、制御端子に割り当てられており、
前記スイッチは、前記制御端子に本半導体モジュールの外部から入力された制御信号にもとづいて制御されることを特徴とする請求項1に記載の半導体モジュール。 - 前記複数の外部端子のいずれかは、制御端子に割り当てられており、
前記複数の半導体チップのいずれかは、前記制御端子に本半導体モジュールの外部から入力された制御信号にもとづいて、前記スイッチを制御する制御回路を含むことを特徴とする請求項1に記載の半導体モジュール。 - 前記制御端子は、本半導体モジュールの通常動作時に、本半導体モジュールの本来の機能と関連する信号が入力もしくは出力される端子と共有されることを特徴とする請求項2または3に記載の半導体モジュール。
- 前記スイッチは、すべての前記複数の入力端子と、前記出力端子の間が電気的に遮断されるオフ状態に設定可能であることを特徴とする請求項1から3のいずれかに記載の半導体モジュール。
- 前記スイッチの出力端子が接続される前記外部端子は、本半導体モジュールの通常動作時に、本半導体モジュールの本来の機能と関連する信号が入力もしくは出力される端子と共有され、通常動作時に、オフ状態に設定されることを特徴とする請求項5に記載の半導体モジュール。
- 前記スイッチは、前記スイッチの前記複数の入力端子とそれぞれに対応する複数の前記内部ノードの間の距離が、前記スイッチの出力端子と当該出力端子と対応する前記外部端子の間の距離よりも短くなるように配置されることを特徴とする請求項1から3のいずれかに記載の半導体モジュール。
- 前記複数の内部ノードの少なくともひとつは、第1の前記半導体チップに設けられた前記パッドと、第2の前記半導体チップに設けられた前記パッドの間を接続する前記配線の経路上に設けられることを特徴とする請求項1から3のいずれかに記載の半導体モジュール。
- 外部回路と接続されるべき複数の外部端子と、
複数のパッドが設けられた半導体チップと、
前記複数のパッドをそれぞれ、対応する前記外部端子もしくは対応する別のパッドと接続する複数の配線と、
その複数の入力端子がそれぞれ、前記半導体モジュール内の対応する内部ノードと接続され、その出力端子が前記複数の外部端子のいずれかと接続され、前記複数の入力端子のうち選択されたいずれかと前記出力端子の間を導通させるスイッチと、
を備えることを特徴とする半導体モジュール。 - 前記複数の内部ノードの少なくともひとつは、前記半導体チップに設けられたあるパッドと、当該あるパッドと対応する前記外部端子の間を接続する前記配線の経路上であって、前記パッドの近傍に設けられ、
前記あるパッドと対応する前記外部端子は、本半導体モジュールの検査工程において定電流源が接続され、
前記スイッチの出力端子と接続される前記外部端子には、本半導体モジュールの検査工程において前記あるパッドの電位を測定する電圧計が接続されることを特徴とする請求項9に記載の半導体モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008225169A JP2010062266A (ja) | 2008-09-02 | 2008-09-02 | 半導体モジュール |
US12/552,850 US20100052767A1 (en) | 2008-09-02 | 2009-09-02 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008225169A JP2010062266A (ja) | 2008-09-02 | 2008-09-02 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010062266A true JP2010062266A (ja) | 2010-03-18 |
Family
ID=41724433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008225169A Pending JP2010062266A (ja) | 2008-09-02 | 2008-09-02 | 半導体モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100052767A1 (ja) |
JP (1) | JP2010062266A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153508B2 (en) | 2011-08-17 | 2015-10-06 | Rambus Inc. | Multi-chip package and interposer with signal line compression |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517515A (en) * | 1994-08-17 | 1996-05-14 | International Business Machines Corporation | Multichip module with integrated test circuitry disposed within interposer substrate |
US6240535B1 (en) * | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
US6397361B1 (en) * | 1999-04-02 | 2002-05-28 | International Business Machines Corporation | Reduced-pin integrated circuit I/O test |
US6987383B2 (en) * | 2000-02-10 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a connection inspecting circuit for inspecting connections of power source terminals and grounding terminals, and inspection method for the same |
JP2001267511A (ja) * | 2000-03-22 | 2001-09-28 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2004085366A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | マルチチップモジュールおよびそのテスト方法 |
JP4592080B2 (ja) * | 2005-02-21 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JPWO2007097053A1 (ja) * | 2006-02-23 | 2009-07-09 | パナソニック株式会社 | 半導体集積回路とその検査方法 |
JP4187022B2 (ja) * | 2006-08-23 | 2008-11-26 | ソニー株式会社 | 半導体装置、半導体集積回路およびバンプ抵抗測定方法 |
JP2008249388A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | 半導体装置および半導体装置モジュール |
JP5006723B2 (ja) * | 2007-07-09 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置とそのテスト方法 |
-
2008
- 2008-09-02 JP JP2008225169A patent/JP2010062266A/ja active Pending
-
2009
- 2009-09-02 US US12/552,850 patent/US20100052767A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100052767A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090153177A1 (en) | Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device | |
JP2006120812A (ja) | 積層半導体装置 | |
JP2002313860A (ja) | 半導体装置 | |
JP4516294B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7221170B2 (en) | Semiconductor test circuit | |
JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
JP2010062266A (ja) | 半導体モジュール | |
JP4108716B2 (ja) | 半導体集積回路 | |
JP2008108826A (ja) | 半導体装置 | |
JP2008198707A (ja) | 半導体集積回路 | |
JPH11344537A (ja) | 半導体デバイス | |
US10705136B2 (en) | Modular test assembly | |
JP6197573B2 (ja) | スイッチング素子検査方法及び電子回路ユニット | |
JP2006170878A (ja) | 電子回路デバイス、および、その測定方法 | |
TWI471576B (zh) | The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device | |
JP5638738B2 (ja) | 半導体装置 | |
JP2010223791A (ja) | 半導体装置及びその検査方法 | |
US20090224604A1 (en) | Semiconductor device having plural power source terminals coupled to function block and method of controlling the same | |
JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス | |
JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
JP4493776B2 (ja) | 集積回路装置用のテスト装置 | |
JP2005274516A (ja) | 半導体集積回路及びその試験手法 | |
JP2006133166A (ja) | 電子回路デバイスと、その測定装置および測定方法 | |
JP2007183188A (ja) | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム | |
JP2008218887A (ja) | 半導体装置および半導体装置のテスト方法 |