JP4187022B2 - 半導体装置、半導体集積回路およびバンプ抵抗測定方法 - Google Patents

Description

本発明は、２つの半導体チップ間を接続するインターナルバンプ（メインバンプ）の接続抵抗をバンプごとに測定可能な半導体装置、半導体集積回路およびバンプ抵抗測定方法に関する。

近年、半導体技術を使って１パッケージ化されたシステム（ＳｉＰ：System in Package）あるいはモジュール化されたシステムは、電子機器の小型化に伴い急速に導入が進んでいる。このパッケージの実装基板には複数の半導体チップが搭載される。
一方で、システムはアナログ回路部、ディジタル回路部といった扱う信号が異なる回路ブロックを複数有し、さらに、高速、低速、高周波あるいは低周波といった要求性能が回路ブロック間で異なる。このため、これらの性能を全て高いレベルで満足し、かつ、共通のプロセスを用いて低コストで製造することが一般には困難である。しかし、回路ブロックごとにパッケージ化するのでは、電子機器の小型化の要求に応えることができない。そのため、複数のチップを１パッケージまたは１モジュールに搭載し、そのチップ間を直接接続する必要が生じている。

しかし、電子機器の多機能化等の理由によってチップ間接続数は増大しており、接続部の小型化が必須となっている。このためワイアボンドに変わり本格的にバンプが利用され始めている。
バンプ接続にはＳｉＰの外部にまで配線されずチップ間でのみ配線されるケースが有り、また、パッケージの外形を小型化するため複数のチップを積層させるＣｏＣ(chip on chip)の接続形態がある。このチップ間接続のためのバンプは、パッケージ外部接続のためのバンプと区別する意味で、一般に、“インターナルバンプ”と称される。

通常、大型のチップ（第１チップ）上に小型の高性能なチップ（第２チップ）を載せてバンプ接続する。
例えば、主信号処理ＬＳＩはロジック回路とＤＲＡＭが一つのチップに混載されている。ロジック回路は処理スピードが速く、先端プロセスを使う必要が有るものの、ＤＲＡＭはそれ程の処理速度は必要なく、高価な先端プロセスを使わなくとも問題はない。つまりＤＲＡＭとロジック回路を混載したチップで生産するよりも別々のチップで別の生産プロセスを使った方が安価に生産することができる。
つまりＤＲＡＭを古い安価なプロセスで生産し、ロジック回路のみ先端プロセスを使う。完成したロジックチップ（第１チップ）の上にＤＲＡＭチップ（第２チップ）をバンプで接続してＣｏＣ構造にする方がトータルでコストダウンできる。
あるいは逆に、上に乗せる第２チップは高性能な特別なプロセスで製造し高価な場合もあり、この場合、第２チップの集積度を出来るだけ高くして小型化が図られる。

そのため、ＣｏＣでは直径が数十[μm]ほどの大きさのインターナルバンプ接続が多数存在する。
ベースとなる第１チップに予め数百〜数千個のバンプアレイを形成し、その上に第２チップの接続面を位置合わせして加熱し圧着する。しかし、このときバンプが第２チップのパッドとずれて接続され、あるいは、条件のバラツキ等でバンプ内に空洞が生じることがある。よって同じ製造装置で大量に製品を生産している間に、１パッケージ当たり数百〜数千個ものバンプに、このような信頼性が低いバンプ接続箇所が混じって生産されることがある。

バンプ接続不良を防ぐためには生産の安定化とスクリーニング方法の開発の２点が重要である。
ＣｏＣでインターナルバンプの接続が不完全でも、ある程度繋がっていれば正常に機能し動作する。しかし、実際こうした接続が悪い製品は市場に出てから機械的ストレス等を受け接続が完全に外れ動作しなくなる可能性がある。よってこれをスクリーニングするには接続の完全さを診断する必要がある。そのためにはバンプの接続抵抗を測定し、ある値以上の抵抗の製品をスクリーニングする必要がある。

インターナルバンプの接続不良を検出する方法として、バンプ間を１本の抵抗測定経路に接続可能なスイッチをベース側の半導体チップと、その上に搭載される半導体チップの双方に設け、このバンプ間接続経路の抵抗値を測定することにより不良接続箇所の有無を検出する方法が知られている（例えば特許文献１参照）。
特開２００３−１８５７１０号公報

ところが、特許文献１に記載の技術では、完全なバンプ箇所の断線不良や、ほとんど接続が外れかかっている、程度が著しい不良は検出できても、それより不良の程度が低いものは検出できない。これは、バンプ間接続経路の両端に電圧を印加してその抵抗値を見る場合、バンプの接続抵抗のばらつきや経路の配線抵抗のばらつきが測定誤差となるからである。
しかし、上述したように僅かな接続不良がスクリーニングできないと市場不良の可能性が払拭できない。また、上記特許文献１の方法では接続不良が検出できる場合でも不良箇所のバンプを特定することができない。バンプの不良箇所に分布がある場合、それを解析すれば原因が分かることもあり対策がとりやすいが、上記特許文献１の方法では、そのような不良箇所の位置を特定することが不可能である。

一方、特許文献１には明示されていないが、この方法を採る場合、測定時にチップの内部回路とバンプを電気的に切り離し、測定終了後は内部回路とバンプを再接続させる必要がある。
そのため、例えば図１に示すような方法を取らざるを得ないと考えられる。

図１は、２つのチップ間を接続するための１つのバンプＢｘを代表して示すもので、同図には、そのバンプＢｘに接続される制御スイッチや内部回路を模式的に示している。
図解する１パッケージ化されたシステム（ＳｉＰ、以下、単に半導体デバイスという）１００は２つの半導体チップ、すなわちチップＡ（１０１）とチップＢ（１０２）を有し、その間がバンプＢｘによって接続されている。チップＡ（１０１）とチップＢ（１０２）のそれぞれに内部回路、すなわち回路１０１Ａまたは回路１０２Ａと、３つの遮断制御のためのスイッチＳａ,Ｓｂ,Ｓｃが形成されている。

通常動作時にチップＢ（１０２）からチップＡ（１０１）に信号が送られると仮定すると、回路１０１Ａの入力とバンプＢｘとの間にスイッチＳｂが接続され、回路１０１Ａの出力と半導体デバイス１００の出力端子１０３との間にスイッチＳｃが接続されている。また、回路１０１ＡをバイパスしてバンプＢｘに出力端子１０３を接続させるためのスイッチＳａが設けられている。
これら構成は、入力と出力の関係が上記とは逆であるが、同様にチップＢ（１０２）にも設けられている。すなわち、回路１０１Ｂの出力とバンプＢｘとの間にスイッチＳｂが接続され、回路１０１Ｂの入力と半導体デバイス１００の入力端子１０４との間にスイッチＳｃが接続されている。また、回路１０１ＢをバイパスしてバンプＢｘに入力端子１０４を接続させるためのスイッチＳａが設けられている。
スイッチＳａはテスト信号ＴＳにより制御され、その反転信号である反転テスト信号ＴＳ＿によりスイッチＳｂとＳｃが制御される。各スイッチが“１”でオンすると仮定すると、通常動作モード時に反転テスト信号ＴＳ＿が“１”で活性化してオンし、そのため入力端子１０４、回路１０２Ａ、バンプＢｘ、回路１０１Ａおよび出力端子１０３が直列接続される。このときテスト信号ＴＳは“０”なのでスイッチＳａがオフしている。
一方、テストモード時にはテスト信号ＴＳが“１”で活性化し、そのため入力端子１０４と出力端子１０３間に、２つのスイッチＳａを介してバンプＢｘが直接接続される。このとき反転テスト信号ＴＳ＿は“０”なのでスイッチＳｂとＳｃは共にオフしている。

テスト時には外部のＬＳＩテスタ１０５を出力端子１０３と入力端子１０４の間に接続し、その内部の定電圧源１０７によって一定電圧をバンプＢｘの両端に印加する。そのときＬＳＩテスタ１０５内部の電流計１０６によって電流値を測定し、これを基にバンプＢｘの接続抵抗Ｒｘを測定する。

しかし、この構成では、テストモード時の測定経路に２つのオン状態のスイッチＳａが直列に挿入される。トランジスタのオン抵抗は通常、数[Ω]〜数十[Ω]であるのに対し、測定対象のバンプＢｘの接続抵抗Ｒｘは[mΩ]オーダと桁違いに小さい。しかも、特許文献１の方法では、この測定経路に他のバンプの接続抵抗が数千といった多数、直列に接続される。そのため、１つのバンプ接続抵抗が異常値を示す場合でも、測定結果は良品範囲に入る可能性があり、精度が高いバンプ接続抵抗の測定が困難である。

バンプ接続抵抗を精度よく測定するには、製品の半導体デバイスを組み立てるラインにおいて、定期的に、バンプ接続抵抗を測定するためにパッドを割り当てた測定専用の試験デバイス（いわゆるダミー製品）を流し、その試験デバイスで測定を行うことも考えられる。
この間接的な測定方法は、生産ラインの安定化に寄与できるものの、実際の製品を直接試験するものでないため[ppm]オーダの不良をスクリーニングできない。また、製品を高温と低温に繰り返しストレスを加える温度サイクル試験を行い、接続の不完全なバンプを完全に破壊し、その後の機能試験でスクリーニングできる状態を作って試験することも考えられるが、いずれの場合も試験に掛かるコストが高くで且つスクリーニング精度は悪い。

また、ＣｏＣ等チップ間の接続にのみ使われているインターナルバンプの場合は、上記不利益がない特別な試験回路を組み込まなければバンプの接続抵抗を測定できない。
しかし、ＬＳＩテスタとバンプの間に試験回路を構成し接触抵抗を測定できる様に考慮した場合でも、図１に示すようなスイッチ等を構成するトランジスタのオン抵抗によって抵抗測定精度が非常に悪くなる。しかも、図１とは異なり、３チップを積層した場合など、中間のチップは外部との接続端子を持たないことがあり、その場合は、図１に示す方法すら適用できない。

本発明が解決しようとする課題は、半導体装置内に複数形成されるチップの相互接続バンプ（インターナルバンプ）の接続抵抗を容易に、精度よく、かつ、低コストで測定可能な構成を備える半導体装置、半導体集積回路およびバンプ抵抗測定方法を提供することである。

本発明に係る半導体装置は、第１半導体チップと、チップ間動作に必要な数のメインバンプに加えて所定数の測定・制御入力バンプを含む複数のバンプにより、前記第１半導体チップと接続される第２半導体チップと、を備え、前記第１および第２半導体チップのそれぞれに、前記メインバンプごとに接続されている複数の測定経路スイッチと、前記メインバンプと前記測定経路スイッチの各接続点に接続されている複数の電流経路スイッチと、前記測定経路スイッチの制御回路と、を有し、前記第１半導体チップは、更に、前記制御回路の制御信号を入力し、前記電流経路スイッチに流す定電流を供給し、前記接続点の電圧を測定するための複数の測定・制御端子を有する。
本発明では好適に、前記複数の測定・制御入力バンプは、電流経路バンプ、測定経路バンプ、および、複数の制御入力バンプを含み、前記複数の測定・制御端子は、前記電流経路スイッチをオンするテスト信号を入力するテスト信号入力端子と、前記第１および第２半導体チップの各々の側でオン状態の前記電流経路スイッチに前記電流経路バンプを介して定電流を供給する２つの電流供給端子と、前記第１および第２半導体チップの各々に設けられている２つの前記制御回路を動作させる前記制御信号の入力端子と、前記定電流が供給されるメインバンプ両端の電圧を、前記測定経路バンプを介して測定するための２つの電圧測定端子と、を含む。

本発明のより具体的な一実施形態では、好適に、前記第１および第２半導体チップの各々において、前記電流経路スイッチが、前記メインバンプと前記測定経路スイッチとの接続点ごとに設けられ、前記測定経路スイッチの前記接続点と反対側のノードが共通接続され、前記第２半導体チップ内で、前記測定経路スイッチの共通接続ノードが１つの前記測定経路バンプに接続され、前記第１半導体チップ内で、前記第２半導体チップ内で前記測定経路スイッチを共通接続している前記測定経路バンプが少なくとも１つの前記電圧測定端子に接続され、かつ、残りの前記電圧測定端子に前記測定経路スイッチの共通接続ノードが接続されている。
本発明の他のより具体的な実施形態では、好適に、前記第１および第２半導体チップの各々の内部で、２つを除く残り全ての前記電流経路スイッチが、隣接する前記接続点間を１つ置きに繋ぐことによって全ての前記メインバンプを直列接続可能に接続され、かつ、前記測定経路スイッチの前記接続点と反対側のノードが共通接続され、前記第２半導体チップ内で、前記２つの電流経路スイッチの１つが、前記メインバンプの直列接続経路の一方端に位置する前記接続点と前記電流経路バンプとの間に接続され、かつ、前記測定経路スイッチの共通接続ノードが前記測定経路バンプに接続され、前記第１半導体チップ内で、前記電流経路バンプが前記２つの電流経路端子の一方に接続され、他方の前記電流経路端子に、前記メインバンプの直列接続経路の他方端に位置する前記接続点が、前記２つの電流経路スイッチのうち残る１つを介して接続され、前記測定経路バンプが前記２つの測定経路端子の１つに接続され、かつ、前記測定経路スイッチの前記共通接続点が、前記２つの測定経路端子の残る１つに接続されている。
本発明では好適に、前記第１および第２半導体チップに各々設けられている前記制御回路は、測定対象のメインバンプに並列接続されている前記測定経路スイッチをオンするデータを同一のクロック信号に同期して転送する転送レジスタから形成され、前記複数の測定・制御バンプは、前記クロック信号を前記第１半導体チップから前記第２半導体チップに送るクロック信号バンプを含み、前記複数の測定・制御端子は、前記クロック信号の入力端子を含む。
後者の実施形態において、更に好適に、前記複数の測定・制御バンプは、前記複数の電流経路スイッチをオンするテスト信号を前記第１半導体チップから前記第２半導体チップに送るテスト信号バンプを含み、前記複数の測定・制御端子は、前記テスト信号の入力端子を含む。
更に好適に、前記第１および第２半導体チップに各々設けられている前記制御回路は、測定対象のメインバンプに並列接続されている前記電流経路スイッチと前記測定経路スイッチのうち少なくとも測定経路スイッチをオンするデータを同一のクロック信号に同期して転送する転送レジスタから形成され、前記第１および第２半導体チップの各々は、内部回路と、前記内部回路と各メインバンプとをテスト時に切り離す複数の遮断制御スイッチと、前記テスト信号の反転信号を発生して前記複数の遮断制御スイッチの制御ノードに与えるインバータと、を更に有する。

本発明に係る半導体集積回路は、内部回路と、複数の遮断制御スイッチと、前記複数の遮断制御スイッチを介して前記内部回路との接続、非接続が制御される他の半導体集積回路を接続するための複数のメインバンプと、前記メインバンプごとに接続されている複数の測定経路スイッチと、前記メインバンプと前記測定経路スイッチの各接続点に接続されている複数の電流経路スイッチと、前記測定経路スイッチの制御回路と、前記制御回路の制御信号を入力し、前記電流経路スイッチに流す定電流を供給し、前記接続点の電圧を測定するための複数の測定・制御端子と、前記制御信号、前記定電流および前記接続点の測定のための複数の測定・制御バンプと、を有する。

本発明に係る他の半導体集積回路は、内部回路と、複数の遮断制御スイッチと、前記複数の遮断制御スイッチを介して前記内部回路との接続、非接続が制御される他の半導体集積回路を接続するための複数のメインバンプと、前記メインバンプごとに接続されている複数の測定経路スイッチと、前記メインバンプと前記測定経路スイッチの各接続点に接続されている複数の電流経路スイッチと、前記測定経路スイッチの制御回路と、前記制御信号、前記定電流および前記接続点の測定を前記他の半導体集積回路から供給または実行するための複数の測定・制御バンプと、を有する。

本発明に係るバンプ抵抗測定方法は、２つの半導体チップ間を接続するメインバンプに定電流を流す電流経路を、前記メインバンプとは別の電流経路バンプを介して形成し、前記定電流が流れない電圧測定経路を、前記メインバンプとは別の測定経路バンプを介して前記２つの半導体チップに形成し、前記電流経路と前記電圧測定経路のうち少なくとも電圧測定経路をメインバンプごとに選択可能な制御回路を各チップに予め設けておき、前記電流経路に前記定電流を一方のチップから前記電流経路バンプを介して供給し、前記定電流が流れている測定対象のメインバンプ両端に現出する電圧を、前記電圧測定経路を介して前記一方のチップ側から測定し、前記測定した電圧の値と前記定電流の値から前記測定対象のメインバンプの接続抵抗を測定する。

本発明によれば、チップ間接続バンプの抵抗を容易に、精度よく、かつ、低コストで測定できるという利益が得られる。

以下、本発明の実施形態を、図面を参照して説明する。

まず、本実施形態に関わる測定方法の概略を説明する。
本実施形態では、バンプ抵抗の測定にケルビン法を利用し電流経路と電圧測定経路を別にすることで測定精度を上げる。また、この電流経路と電圧測定経路を全てのバンプに対し確保する。さらに、接続抵抗の不良バンプ箇所の特定を容易にする。
この特定方法に関し、測定するバンプのロケーションにアドレスを割り振った場合、例えば４０００個のバンプに割り振るには１３ビットバスとデコーダが必要になり測定のため付加する回路の占有面積が大きくなる。
そこで本実施形態では、シフトレジスタによるアドレス変化方式によって測定対象バンプの特定が可能で、しかも、シフトレジスタであるため、そのバンプアドレスを順送りするための配線（以下、データ入力配線という）を１ビットバスで構成し、測定のためのチップ面積の増大を出来るだけ抑制する。

以下、これらの特徴を踏まえ、より詳細な実施形態を２例説明する。なお、ここでは２つのチップのバンプ接続を例とするが、３段以上にチップが重なる場合、ベースとなるメインチップの別の箇所に複数のサブチップがバンプ接続される場合にも本発明が適用できる。何れの場合も基本は、以下に述べる２チップ間の接続である。

《第１実施形態》
図２は、第１実施形態に関わる半導体デバイス１Ａの概略構成図である。
図解する半導体デバイス１Ａは、ベースとなるメインチップ(MAIN chip)２と、その上にバンプ接続されるサブチップ(SUB chip)３とを有する。この２つのチップはＣｏＣで配置されている。
メインチップ２とサブチップ３の各々は、そのチップの機能を実行するための内部回路を有しているが、これらは図２では省略している。図２において、チップ間に設けられ符号“Ｂａ”,“Ｂｂ”,…により示すバンプがチップ間動作に必要なバンプ（メインバンプ）であり、その他の４つのバンプＢ１〜Ｂ４が測定・制御のために本発明の適用に伴って付加されるバンプ（測定・制御バンプ）である。メインバンプＢａ,Ｂｂ,…は図では２つ示しているが、実際のデバイスでは数百〜数千設けられている。

測定・制御バンプとしては、電流経路に接続されるバンプ（電流経路バンプ）Ｂ１と、電圧測定経路に接続されるバンプ（測定経路バンプ）Ｂ２と、アドレス変化のための制御信号としてのデータ信号（ビット列）が入力されるバンプＢ３と、クロック信号が入力されるバンプ（クロック信号バンプ）Ｂ４とを含む。

メインチップ２の下面（図の下辺により示す）には、６つの外部端子Ｔａ,Ｔｂ,Ｔｃ,Ｔｄ,Ｔｅ,Ｔｆが示されている。
このうち端子ＴａとＴｂが電流経路に接続され、外部のＬＳＩテスタ１０５（図１参照）の定電流源に接続される端子である。図では、ＬＳＩテスタ１０５内の電流計１０６と定電圧源１０７を示している。端子Ｔａがテスタ内のグランドに接続され、グランドと端子Ｔｂとの間に定電圧源１０７と電流計１０６が接続されている。
端子ＴｃとＴｄが電圧測定経路に接続されている測定経路端子である。端子ＴｃとＴｄ間に、ＬＳＩテスタ１０５内の電圧計１０８が接続されている。
端子ＴｅはバンプＢ３に接続されており、アドレス変化を与えるデータ入力端子である。端子Ｔｆはクロック入力端子である。データおよびクロック信号はＬＳＩテスタ１０５から供給される。

なお、これらの端子はＬＳＩテスタ１０５と直接接続されているように図示しているが、実際は、基板を介して接続される。
以上の端子の配置から明らかなように、本実施形態の半導体装置が外部との接続を行う全ての端子はメインチップ２側に設けられており、サブチップ３から基板への端子による接続は行われていない。サブチップ３が基板に接続されていてもよいが、このようにサブチップ３が基板と接続されない場合でも本発明を適用してバンプ抵抗を個々に測定可能なことを示すため、本実施形態では、端子を全てメインチップ２側に設けている。

メインチップ２に、制御回路としてのシフトレジスタ４２が設けられている。また、サブチップ３に、制御回路としてのシフトレジスタ４３が設けられている。各シフトレジスタは、本実施形態では複数のフリップフロップ回路（ＦＦ）を直列接続させたものである。これらは上記メインチップ２から与えられるクロック信号に同期して動作する。
メインチップ２のシフトレジスタ４２は、バンプＢａの測定時に活性論理レベル、例えば“１”を出力するフリップフロップ回路４２ａを有する。このとき他のフリップフロップ回路は全て非活性論理レベル“０”を出力する。次段のフリップフロップ回路４２ｂは、バンプＢｂの測定時に活性論理、例えば“１”を出力する。このときフリップフロップ回路４２ａを含め他の全てのフリップフロップ回路（ＦＦ）は非活性論理レベル“０”を出力する。
この動作は、フリップフロップ回路ＦＦを直列接続しているシフトレジスタ４２の入力に１ビットのみ“１”のデータを入力し、クロック入力に応じて“１”を順次シフトさせ、シフトごとに測定を行う。なお、そのようなデータ入力では、図示のバンプＢｂが最後から２番目の測定サイクル、バンプＢａが最後の測定サイクルで測定される。
繰り返し説明はしないが、サブチップ３側のシフトレジスタ４３も同様に構成されている。ただし、データはバンプＢ３を介して、クロック信号はバンプＢ４を介して、個別にメインチップ２側から供給されるようにシフトレジスタ４３とバンプＢ３およびＢ４とが接続されている。

シフトレジスタ４２または４３とバンプ間に形成されているトランジスタ回路は、本発明の電流経路と測定経路を制御するスイッチであり、これらのスイッチにより測定対象のバンプを選択し、ケルビン接続を実現する。
具体的にメインチップ２において、グランド電位に保持されている端子Ｔａと、バンプＢａ,Ｂｂ,…の各バンプとの間に電流経路スイッチＴ２２ａ,Ｔ２２ｂ,…が接続されている。電流経路スイッチＴ２２ａとバンプＢａとの接続点Ｎａ２と、端子Ｔｃとの間に測定経路スイッチＴ１２ａが接続されている。同様に、電流経路スイッチＴ２２ｂとバンプＢｂとの接続点Ｎｂ２と、端子Ｔｃとの間に測定経路スイッチＴ１２ａが接続されている。この接続関係は、不図示の他のメインバンプに対応しても同様に繰り返されている。

サブチップ３においても、ほぼ同様な接続関係にて複数の測定経路スイッチＴ１３ａ,Ｔ１３ｂ,…と、複数の測定経路スイッチＴ２３ａ,Ｔ２３ｂ,…とが接続されている。ただし、メインチップ２の接続点Ｎａ２に対応するサブチップ３の接続点を符号“Ｎａ３”により示し、接続点Ｎｂ２に対応するサブチップ３の接続点を符号“Ｎｂ３”により示す。サブチップ３では、これら接続点と反対側の測定経路スイッチＴ１３ａ,Ｔ１３ｂ,…のノードが共通接続されてバンプＢ２に接続されている。バンプＢ２はメインチップ２内の配線によって端子Ｔｄと接続されている。

ケルビン接続は、例えばバンプＢａの抵抗を測定する場合、その両端の接続点Ｎａ２とＮａ３との抵抗を測り、これにより電流経路を流れる電流による電圧ドロップの影響を受けないで高精度な測定が可能となる。そのためには、以下のようにスイッチ動作を行う。
バンプＢａの抵抗を測定する場合、図示のようにフリップフロップ回路４２ａと４３ａの出力が“１”であるため、その出力により制御される４つのトランジスタ・スイッチ、すなわち測定経路スイッチＴ１２ａとＴ１３ａ、ならびに、電流経路スイッチＴ２２ａとＴ２３ａが全てオンする。これにより端子Ｔｂから一定電流が、バンプＢ１、オン状態の電流経路スイッチＴ２３ａ、接続点Ｎａ３、バンプＢａ、接続点Ｎａ２、オン状態の電流経路スイッチＴ２２ａを経由して端子Ｔａに流れ、これにより電流経路が形成される。このとき前段のフリップフロップ回路（ＦＦ）の出力が“０”であるため、他のバンプＢｂに対応する４つのトランジスタ・スイッチは全てオフしている。
この状態で端子ＴｃとＴｄ間の電圧を測定する。その電圧測定経路は、オン状態の測定経路スイッチＴ１２ａ、接続点Ｎａ２、バンプＢａ、接続点Ｎａ３、オン状態の電流経路スイッチＴ１３ａ、バンプＢ２を通り端子Ｔｄに至るループである。
したがって、バンプＢａの接続抵抗を、電流経路の電圧ドロップの影響を排除可能なケルビン接続法により精度よく測定できる。

バンプＢｂの接続抵抗を測る場合は、フリップフロップ回路４２ｂと４３ｂの出力が“０”から“１”に反転し、その他のフリップフロップ回路（ＦＦ）の出力が全て“０”である。よって、オンするトランジスタ・スイッチが、バンプＢｂに対応する４つのトランジスタ・スイッチにシフトし、それによって電流経路の一部と測定経路の一部がルート変更する。その後、上記と同様に端子ＴａとＴｂ間に定電流を流し、端子ＴｃとＴｄ間で電圧測定を行う。
この動作を繰り返し、全てのメインバンプ両端の電圧を測定し、その結果から、ＬＳＩテスタ１０５が当該半導体デバイス１Ａに対しバンプ接続不良の有無、その不良の位置特定を行う。

本実施形態によれば、測定精度が高いケルビン接続による抵抗測定を確実に、かつ容易に行うことができる。トランジスタ・スイッチ数はメインバンプ当たり４個であり、制御回路も単一のシフトレジスタからなるため、測定のために付加される回路は規模が小さい。
なお、３段以上チップを縦積みする場合は、クロック信号は２段目のチップを経由して３段目のチップにも受け渡し、データ入力経路を分離するか選択するスイッチを設けることで２段目のチップのシフトレジスタを動作させないで３段目のチップのシフトレジスタのみ動作させるための手段が必要となる。

《第２実施形態》
図３に、第２実施形態に関わる半導体デバイス１Ｂの概略構成図を示す。
この半導体デバイス１Ｂが第１実施形態に関わる図２に示す半導体デバイス１Ａと異なる点は、電圧測定経路に関する部分であり、以下、その点を中心に説明する。図３において図２と同じ構成、接続は同一符号を付して説明を省略する。

図３ではメインバンプは５つ図示されている。このうちバンプＢａとＢｂは図２と同じものであり、また、残りのバンプＢｃ,Ｂｄ,Ｂｅも、それぞれ対応する測定経路スイッチＴ１２ｃ,Ｔ１２ｄ,Ｔ１２ｅ,…の１つと、電流経路スイッチＴ１３ｃ,Ｔ１３ｄ,Ｔ１３ｅ,…の１つにより端子ＴｃとＴｄ間に接続されて電圧測定経路を形成可能となっている。
それらのスイッチ制御のために、図３ではシフトレジスタ４２と４３は、５段目までのフリップフロップ回路（ＦＦ）を示している。ここでバンプＢｃに対応する２つのトランジスタ・スイッチがオン、他の全てのトランスタ・スイッチがオフの場合を図示している。

一方、本実施形態における電流経路スイッチＴ１,Ｔａｂ,Ｔｂｃ,Ｔｃｄ,Ｔｄｅ,Ｔ２は、下記のように図２とは異なる接続となっている。なお、この５つの電流経路スイッチは、通常数百〜数千設けられているスイッチを代表して示すものである。
より具体的には、電流経路スイッチＴａｂはバンプＢａとＢｂを接続し、電流経路スイッチＴｂｃはバンプＢｂとＢｃを接続し、電流経路スイッチＴｃｄはバンプＢｃとＢｄを接続し、電流経路スイッチＴｄｅはバンプＢｄとＢｅを接続している。電流経路スイッチＴ１,Ｔｂｃ,Ｔｄｅがサブチップ３に設けられ、電流経路スイッチＴａｂ,Ｔｃｄ,Ｔ２がメインチップ２に設けられ、それぞれのチップで１つ置きのバンプ間接続となっており、両チップで見れば互い違いの接続となっている。これにより電流経路スイッチＴ１,Ｔａｂ,Ｔｂｃ,Ｔｃｄ,Ｔｄｅ,Ｔ２が全てオンのときに、この６つの電流経路スイッチと５つのメインバンプによってチェーン接続される１本の電流経路が形成される。
この１本の電流経路の一方端に位置する電流経路スイッチＴ１のソースとドレインの一方がバンプＢａの接続点Ｎａ３に接続され、他方がバンプＢ１に接続されている。また、１本の電流経路の他方端に位置する電流経路スイッチＴ２のソースとドレインの一方がバンプＢｅの接続点Ｎｅ２に接続され、他方が端子Ｔａに接続されている。その結果、端子ＴａとＴｂ間で定電流を流すことが可能となっている。

電流経路スイッチＴ１,Ｔａｂ,Ｔｂｃ,Ｔｃｄ,Ｔｄｅ,Ｔ２が全てオンするように、テスト信号ＴＳが入力される。また、反転テスト信号ＴＳ＿がメインチップ２と３で１つずつ形成されているインバータＩＮＶ１とＩＮＶ２で発生し、その反転テスト信号ＴＳ＿が各チップの内部回路の接続と非接続とを制御するようになっている（後述の図４参照）。
テスト信号ＴＳの入力のためにメインチップ２に、端子Ｔｔが設けられ、メインチップ２とサブチップ３との間でテスト信号ＴＳを送るための測定・制御バンプの１つとしてバンプＢｔ（テスト信号バンプ）が設けられている。なお、インバータはメインチップ２側に１つ設け、テスト信号ＴＳと反転テスト信号ＴＳ＿をそれぞれサブチップ３に送るためのバンプを２つ設けてもよい。

前述したように、テスト信号ＴＳの入力（“１”の入力）により、電流経路スイッチＴ１,Ｔａｂ,Ｔｂｃ,Ｔｃｄ,Ｔｄｅ,Ｔ２が全てオンする。これによりスイッチをチェーン接続することにより１本の電流経路が形成される。
一方、データ信号に応じたシフトレジスタ４２と４３のパラレル出力によって特定される測定対象のバンプが１つ（図示例ではバンプＢｃ）に限定される。この測定対象のバンプに上記チェーン接続による１本の電流経路を介して定電流を流す際、その途中に高抵抗箇所があっても、定電流源によるドライブ能力が十分高ければ一定電流を流すことができる。このため、電流経路に存在する測定対象以外のメインバンプの接続状態や電流経路スイッチのオン抵抗のばらつきが電流駆動に悪影響を与えない。また、第１実施形態と同様に、測定対象バンプの両端の電圧を測定するため、他のメインバンプの接続抵抗にばらつきがあっても測定精度に影響しない。
また、第２実施形態では、トランジスタ・スイッチ数がメインバンプ当たり３個と、第１実施形態より削減されている。

上述した第１および第２実施形態では、図４に示すように、図２または図３に具体的な回路素子で示す回路を符号“２Ｂ”と“３Ｂ”により示すと、内部回路２Ｄと３Ｄを測定時にバンプＢｘから非接続とし、通常動作モードで接続するスイッチＴ２ｘとＴ３ｘ(x=a,b,c,…)が必要となる。
ただし、図２の場合は、図示する全てのトランジスタ・スイッチを通常動作時にオフする制御を行えば、図２に示す回路（図４の回路２Ｂと３Ｂ）は、それぞれ内部回路２Ｄと３Ｄとから非接続状態となり、特にスイッチＴ２ｘとＴ３ｘを設ける必要は必ずしもない。ただし、遮断を確実にするため、これらのスイッチを設けてもよい。スイッチＴ２ｘとＴ３ｘは、インバータＩＮＶ１またはＩＮＶ２から出力される反転テスト信号ＴＳ＿により制御される。
また、図３の場合は、電流経路スイッチＴ１,Ｔａｂ,Ｔｂｃ,Ｔｃｄ,Ｔｄｅ,Ｔ２を、無信号のときは常時オフするノーマリーオフのトランジスタから形成すると、スイッチＴ２ｘとＴ３ｘを特に設けなくともよい。ただし、遮断を確実にするため、これらのスイッチを設けてもよい。

なお、図３では定電流印加回路（定電流源）が図２よりも小型化される。ただし、バンプがシリーズにチェーン接続されるため図２より端子ＴａとＴｂ間の合成抵抗が大きくなる。そのためこの端子間の電圧が高くなり、各トランジスタのソースまたはドレインのジャンクションから順方向リークが起きない範囲で電圧を制限する必要がある。その一方で、図３では、測定対象のバンプを切り替える場合に定電流の切り替えは必要なくなるので測定時間が図２より短縮される。

本発明の実施形態によれば、半導体装置内に複数形成されるチップの相互接続バンプ（インターナルバンプ）の接続抵抗を容易に、精度よく、かつ、低コストで測定可能である。

なお、本実施形態に関わるバンプ抵抗測定方法は、上述した説明における接続や構成を予め設けることを前提としたものであり、以下の特徴を有する。
本バンプ抵抗測定方法は、２つの半導体チップ間を接続するメインバンプに定電流を流す電流経路を、メインバンプとは別の電流経路バンプを介して形成し、定電流が流れない電圧測定経路を、メインバンプとは別の測定経路バンプを介して２つの半導体チップに形成し、電流経路と電圧測定経路のうち少なくとも電圧測定経路をメインバンプごとに選択可能な制御回路を各チップに予め設けておき、電流経路に前記定電流を一方のチップから前記電流経路バンプを介して供給し、定電流が流れている測定対象のメインバンプ両端に現出する電圧を、電圧測定経路を介して前記一方のチップ側から測定し、測定した電圧の値と定電流の値から測定対象のメインバンプの接続抵抗を測定する。

課題を説明するための図であり、２つのチップ間を接続するための１つのバンプに代表させて、そのバンプに接続される制御スイッチや内部回路を模式的に示す図である。 第１実施形態に関わる半導体デバイスの概略構成図である。 第２実施形態に関わる半導体デバイスの概略構成図である。 バンプ抵抗の測定回路と内部回路との遮断スイッチを有する半導体装置の全体図である。

符号の説明

１Ａ,１Ｂ…半導体デバイス、２…メインチップ、２Ｂ…バンプ抵抗の測定回路、２Ｃ…内部回路、３…サブチップ、３Ｂ…バンプ抵抗の測定回路、３Ｃ…内部回路、４２,４３…シフトレジスタ、４２ａ等…フリップフロップ回路（ＦＦ）、１０５…ＬＳＩテスタ、１０６…電流計、１０７…定電圧源、１０８…電圧計、Ｔ１２ａ等…測定経路スイッチ、Ｔ２２ａ等…電流経路スイッチ、Ｔａ等…端子、Ｂａ等…メインバンプ、Ｂ１等…（測定・制御）バンプ、ＩＮＶ１等…インバータ、ＴＳ…テスト信号、ＴＳ＿…反転テスト信号

Claims (10)

1. 第１半導体チップと、
   チップ間動作に必要な数のメインバンプに加えて所定数の測定・制御入力バンプを含む複数のバンプにより、前記第１半導体チップと接続される第２半導体チップと、
   を備え、
   前記第１および第２半導体チップのそれぞれに、
   前記メインバンプごとに接続されている複数の測定経路スイッチと、
   前記メインバンプと前記測定経路スイッチの各接続点に接続されている複数の電流経路スイッチと、
   前記測定経路スイッチの制御回路と、
   を有し、
   前記第１半導体チップは、更に、前記制御回路の制御信号を入力し、前記電流経路スイッチに流す定電流を供給し、前記接続点の電圧を測定するための複数の測定・制御端子を有する
   半導体装置。
2. 前記複数の測定・制御入力バンプは、
   電流経路バンプ、
   測定経路バンプ、および、
   複数の制御入力バンプを含み、
   前記複数の測定・制御端子は、
   前記電流経路スイッチをオンするテスト信号を入力するテスト信号入力端子と、
   前記第１および第２半導体チップの各々の側でオン状態の前記電流経路スイッチに前記電流経路バンプを介して定電流を供給する２つの電流供給端子と、
   前記第１および第２半導体チップの各々に設けられている２つの前記制御回路を動作させる前記制御信号の入力端子と、
   前記定電流が供給されるメインバンプ両端の電圧を、前記測定経路バンプを介して測定するための２つの電圧測定端子と、
   を含む請求項１に記載の半導体装置。
3. 前記第１および第２半導体チップの各々において、前記電流経路スイッチが、前記メインバンプと前記測定経路スイッチとの接続点ごとに設けられ、前記測定経路スイッチの前記接続点と反対側のノードが共通接続され、
   前記第２半導体チップ内で、前記測定経路スイッチの共通接続ノードが１つの前記測定経路バンプに接続され、
   前記第１半導体チップ内で、前記第２半導体チップ内で前記測定経路スイッチを共通接続している前記測定経路バンプが少なくとも１つの前記電圧測定端子に接続され、かつ、残りの前記電圧測定端子に前記測定経路スイッチの共通接続ノードが接続されている
   請求項２に記載の半導体装置。
4. 前記第１および第２半導体チップの各々の内部で、
   ２つを除く残り全ての前記電流経路スイッチが、隣接する前記接続点間を１つ置きに繋ぐことによって全ての前記メインバンプを直列接続可能に接続され、かつ、
   前記測定経路スイッチの前記接続点と反対側のノードが共通接続され、
   前記第２半導体チップ内で、
   前記２つの電流経路スイッチの１つが、前記メインバンプの直列接続経路の一方端に位置する前記接続点と前記電流経路バンプとの間に接続され、かつ、
   前記測定経路スイッチの共通接続ノードが前記測定経路バンプに接続され、
   前記第１半導体チップ内で、
   前記電流経路バンプが前記２つの電流経路端子の一方に接続され、
   他方の前記電流経路端子に、前記メインバンプの直列接続経路の他方端に位置する前記接続点が、前記２つの電流経路スイッチのうち残る１つを介して接続され、
   前記測定経路バンプが前記２つの測定経路端子の１つに接続され、かつ、
   前記測定経路スイッチの前記共通接続点が、前記２つの測定経路端子の残る１つに接続されている
   請求項２に記載の半導体装置。
5. 前記第１および第２半導体チップに各々設けられている前記制御回路は、測定対象のメインバンプに並列接続されている前記測定経路スイッチをオンするデータを同一のクロック信号に同期して転送する転送レジスタから形成され、
   前記複数の測定・制御バンプは、前記クロック信号を前記第１半導体チップから前記第２半導体チップに送るクロック信号バンプを含み、
   前記複数の測定・制御端子は、前記クロック信号の入力端子を含む
   請求項３または４に記載の半導体装置。
6. 前記複数の測定・制御バンプは、前記複数の電流経路スイッチをオンするテスト信号を前記第１半導体チップから前記第２半導体チップに送るテスト信号バンプを含み、
   前記複数の測定・制御端子は、前記テスト信号の入力端子を含む
   請求項４に記載の半導体装置。
7. 前記第１および第２半導体チップに各々設けられている前記制御回路は、測定対象のメインバンプに並列接続されている前記電流経路スイッチと前記測定経路スイッチのうち少なくとも測定経路スイッチをオンするデータを同一のクロック信号に同期して転送する転送レジスタから形成され、
   前記第１および第２半導体チップの各々は、
   内部回路と、
   前記内部回路と各メインバンプとをテスト時に切り離す複数の遮断制御スイッチと、
   前記テスト信号の反転信号を発生して前記複数の遮断制御スイッチの制御ノードに与えるインバータと、
   を更に有する
   請求項６に記載の半導体装置。
8. 内部回路と、
   複数の遮断制御スイッチと、
   前記複数の遮断制御スイッチを介して前記内部回路との接続、非接続が制御される他の半導体集積回路を接続するための複数のメインバンプと、
   前記メインバンプごとに接続されている複数の測定経路スイッチと、
   前記メインバンプと前記測定経路スイッチの各接続点に接続されている複数の電流経路スイッチと、
   前記測定経路スイッチの制御回路と、
   前記制御回路の制御信号を入力し、前記電流経路スイッチに流す定電流を供給し、前記接続点の電圧を測定するための複数の測定・制御端子と、
   前記制御信号、前記定電流および前記接続点の測定のための複数の測定・制御バンプと、
   を有する半導体集積回路。
9. 内部回路と、
   複数の遮断制御スイッチと、
   前記複数の遮断制御スイッチを介して前記内部回路との接続、非接続が制御される他の半導体集積回路を接続するための複数のメインバンプと、
   前記メインバンプごとに接続されている複数の測定経路スイッチと、
   前記メインバンプと前記測定経路スイッチの各接続点に接続されている複数の電流経路スイッチと、
   前記測定経路スイッチの制御回路と、
   前記制御信号、前記定電流および前記接続点の測定を前記他の半導体集積回路から供給または実行するための複数の測定・制御バンプと、
   を有する半導体集積回路。
10. ２つの半導体チップ間を接続するメインバンプに定電流を流す電流経路を、前記メインバンプとは別の電流経路バンプを介して形成し、
    前記定電流が流れない電圧測定経路を、前記メインバンプとは別の測定経路バンプを介して前記２つの半導体チップに形成し、
    前記電流経路と前記電圧測定経路のうち少なくとも電圧測定経路をメインバンプごとに選択可能な制御回路を各チップに予め設けておき、
    前記電流経路に前記定電流を一方のチップから前記電流経路バンプを介して供給し、
    前記定電流が流れている測定対象のメインバンプ両端に現出する電圧を、前記電圧測定経路を介して前記一方のチップ側から測定し、
    前記測定した電圧の値と前記定電流の値から前記測定対象のメインバンプの接続抵抗を測定する
    バンプ抵抗測定方法。
    

Images