JP2005228932A - 半導体装置 - Google Patents

Abstract

【課題】ＭＣＭ型の半導体装置において不要となった回路の分離や通電を実装とともに制御して、製造工程での切り離しを不要にするとともに消費電力の低減を図ること。
【解決手段】本発明は、内部回路２ａと導通し、その内部回路からの信号を出力回路を介して外部へ出力するための電極パッド２ｃと、電極パッド２ｃから出力する信号と同じ信号を外部へ出力するための微小電極パッド２ｄと、制御用電極パッド２ｅと接続され、この制御用電極パッド２ｅが接地されること、もしくは制御用電極パッド２ｅに所定の信号が入力されることで内部回路２ａと電極パッド２ｃとの間を電気的に分離する分離回路２１とを備える半導体装置である。
【選択図】図１

Description

本発明は、支持基板に搭載することで回路の切り換えを行うことのできる半導体装置に関する。

ＭＣＭ（マルチチップモジュール）型の半導体装置は、単体で動作可能な複数の半導体チップを支持基板上に搭載して構成したり、複数の半導体チップを重ね合わせることで構成するもので、個々の半導体チップで動作確認を行って、良品だけを組み合わせることで複雑な回路構成を信頼性高く製造できるようになっている。

従来のＭＣＭ型の半導体装置では、（１）半導体チップ外の回路を駆動するのに必要十分な入出力回路をそのまま利用している、（２）チップ単体では必要であっても、組立て後に不要となる回路も搭載したままである、（３）必要以上の駆動電流やリーク電流により、多くの無駄な電力を要する、（４）配線単位の置き換えや変更はできないため、配線性能は半導体チップ設計時に決まってしまう、という問題がある（例えば、特許文献１、２参照。）。

そこで、特願２００２−６７９６９におけるＭＣＭ型の半導体装置では、入出力回路の切り離しをダイシングやレーザーブロー、ヒューズなどの製造工程で実施し、上記（１）や（３）の問題を解決している。

特開２００２−３４３９２４号公報 特開２００２−０７６１７５号公報

しかしながら、製造工程で入出力回路の切り離しを行う場合には、物理的な切断によって切り離すため半導体チップを損傷して信頼性を下げたり、製造コストの上昇を招いてしまう。また、組み合わせられる各半導体チップや支持基板は、その一部の回路や配線の置き換えは困難であるため、試作品であっても完成度の高さが要求され、一部を他の回路で試みて検証するにも、問題を修正するにも全体の作り直しが必要となる。

本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、内部回路と導通し、その内部回路からの信号を出力回路を介して外部へ出力するための第１の電極パッドと、第１の電極パッドから出力する信号と同じ信号を外部へ出力するための第２の電極パッドと、第３の電極パッドと接続され、この第３の電極パッドが接地されること、もしくはこの第３の電極パッドに所定の信号が入力されることで内部回路と出力回路との間を電気的に分離する分離回路とを備える半導体装置である。

このような本発明では、第３の電極パッドが接地されること、もしくは第３の電極パッドに所定の信号が入力されることで内部回路と出力回路とが電気的に分離されるため、出力回路を用いること無く第２の電極パッドから信号を出力できるようになる。

また、本発明は、外部回路との接続によりその外部回路から得た信号を内部のバッファ回路から内部回路へ送るための第１の電極パッドと、第１の電極パッドで受ける信号と同じ信号を内部回路へ送るための第２の電極パッドと、第３の電極パッドと接続され、この第３の電極パッドが接地されること、もしくはこの第３の電極パッドに所定の信号が入力されることでバッファ回路と内部回路との間を電気的に分離する分離回路とを備える半導体装置である。

このような本発明では、第３の電極パッドが接地されること、もしくは第３の電極パッドに所定の信号が入力されることでバッファ回路と内部回路との間が電気的に分離するため、外部回路からの信号をバッファ回路を用いることなく第２の電極パッドから内部回路へ送ることができるようになる。

また、本発明は、内部回路に対する入力側配線および出力側配線の各々に設けられる選択回路と、選択回路による選択対象となる電極パッドと、選択回路と導通し、電極パッドにバンプを介して外部回路が接続されることで選択回路に制御信号を与えて外部回路のみを選択するための制御用電極パッドとを備える半導体装置である。

このような本発明では、外部回路が接続されることで制御用電極パッドから選択回路に制御信号が与えられ、この制御信号によって選択回路が外部回路を選択するようになるため、内部回路から外部回路への置き換えを行うことができるようになる。

したがって、本発明によれば、単体での動作検証を行う際に必要となる回路を残しつつ、マルチチップモジュールに組み立てた後は電気的な分離によって不要な回路を使用停止することができる。このため、製造工程での切り離しを行う必要がなく、信頼性の向上、コスト削減、製造期間の短縮化を図ることが可能となる。また、不要な回路へ電流が流れないがめ、動作電流の削減、リーク電流の解消による低消費電力化や負荷削減による高速化を実現することが可能となる。また、内部回路を外部回路に置き換えることができ、異なる回路への変更や、暫定的な置き換えを部分的に行うことが可能となる。これによる全ての半導体装置を作り直すことなく動作の向上や一部回路の検証が可能となる。

以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る半導体装置を説明する模式平面図である。すなわち、本実施形態の半導体装置１は、支持基板１０に半導体チップ２、３が搭載されることでＭＣＭ（マルチチップモジュール）が構成されるもので、半導体チップ２の内部回路２ａと半導体チップ３の内部回路３ａとが支持基板４に設けられた配線４によって接続されるようになっている。

半導体チップ２、３の周辺部分には内部回路２ａ、３ａに対する入出力回路（ここでは、入力バッファ３ｂ、出力回路２ｂ）を介して電極パッド（第１の電極パッド）２ｃ、３ｃが配置されており、外部回路との信号入出力が行われる。例えば、半導体チップ２、３の内部回路２ａ、３ａの動作を検査する場合、支持基板１０に搭載する前に所定の電極パッド２ｃ、３ｃにプローブを当てて、信号の入出力を行う。この内部回路２ａ、３ａの検査の結果、不良品を排除して良品のみを支持基板１０に実装することになる。

また、本実施形態の半導体装置１に適用される半導体チップ２、３には、電極パッド２ｃ、３ｃより小さい接触面を有する微小電極パッド２ｄ、３ｄが設けられており、この微小電極パッド２ｄ、３ｄを介して電極パッド２ｃ、３ｃと同じ信号を入出力できるようになっている。

さらに、この半導体チップ２、３には、微小電極パッド２ｄ、３ｄと同様な大きさから成る接触面を有する制御用電極パッド２ｅ、３ｅも設けられている。この制御用電極パッド２ｅ、３ｅは、接地されることで入出力回路と電極パッド２ｃ、３ｃとの間を電気的に分離するために設けられている。具体的には制御用電極パッド２ｅ、３ｅの信号を分離回路２１、３１に各々入力し、制御用電極パッド２ｅ、３ｅが接地されると分離回路２１、３１による分離動作が行われて入出力回路への信号入出力を行わないようにできる。

例えば、半導体チップ２の内部回路２ａから出力された信号が半導体チップ３の内部回路３ａへ送られる場合、分離回路２１、３１の分離動作によって内部回路２ａから出力された信号は電極パッド２ｃ、３ｃへは送られず、この信号と同じ信号を取り扱う微小電極パッド２ｄから配線４を介して微小電極パッド３ｄへ送られることになる。

次に、この分離回路２１、３１について説明する。なお、以下の説明では半導体チップ２に設けられた分離回路２１を信号の出力側、半導体チップ３に設けられた分離回路３１を信号の入力側として説明する。

図２は出力側の分離回路を説明する模式図である。内部回路から出力される信号は分離回路２１に入り、分離回路２１で入出力回路（ここでは出力回路２ｂ）を介して電極パッド２ｃへ送られる。一方、分離回路２１には微小アンプ２ｇを介して微小電極パッド２ｄへも送られる。ここで、電極パッド２ｃは５０〜８０μｍ角、微小電極パッド２ｄは十数μｍ角以下（例えば、１５μｍ角）となっている。このような微小電極パッド２ｄによってレイアウト上の制約をあまり受けずに回路内に設置することができるようになる。

また、電極パッド２ｃ’は出力回路２ｂに接続され、電源電圧が与えられるようになっている。さらに、制御用電極パッド２ｅは出力回路２ｂに接続されるとともに、入力保護回路２ｆを介して分離回路２１にも接続されている。なお、この例では電極パッド２ｃ’からの電源ラインと制御用パッド２ｅからの接続線が共通になっており、出力回路２ｂの電源供給停止によってリーク電流の低減を図るようにしているが、別個に設けられていてもよい。

図３は、分離回路の具体例を示す模式図である。先に説明した分離回路２１はＡＮＤゲートから構成され、内部回路からの信号が一方の入力、制御用電極パッド２ｅからの信号が他方の入力に接続されている。また、内部回路からの信号は並列で微小電極パッド２ｄにも接続されている。

このような分離回路２１を備える半導体チップにおいて、支持基板への実装前に内部回路の動作検証を行う場合には、先ず電極パッド２ｃ’に電源電圧を供給する。これにより入力保護回路２ｆを介して分離回路２１のＡＮＤゲートの一方がＨｉｇｈレベルとなり、内部回路から送られる信号を出力回路２ｂへ送ることができるようになる。したがって、電極パッド２ｃから内部回路の信号が出力され、これによって内部回路の検証を行うことができる。

図４は、半導体チップを支持基板に実装した状態を示す模式図である。半導体チップ２を支持基板に実装する場合、電極パッド２ｃ’には電源電圧が接続されず、制御用電極パッド２ｅが接地される状態となる。制御用電極パッド２ｅも微小電極パッド２ｄと同様な大きさから成る接触面であるため、レイアウト上の制約をあまり受けずに配置でき、支持基板に対するフェースダウンボンディング等によって容易かつ的確に接続できる。

そして、制御用電極パッド２ｅの接地接続によって出力回路２ｂへの電源供給が停止するとともに、入力保護回路２ｆを介して分離回路２１のＡＮＤゲートの一方がＬｏｗレベルとなる。したがって、分離回路２１によって出力回路２ｂへ信号が送られるのを電気的に遮断できる。

一方、内部回路からの信号は分離回路２１から微小アンプ２ｇを介して微小電極パッド２ｄへ送られる。微小電極パッド２ｄは半導体チップ２の実装によって支持基板の微小電極パッド１０ｄとバンプＢを介して接続され、ここから支持基板の配線４へ送られることになる。

このように、半導体チップ２を支持基板に実装する前には出力回路２ｂを動作させて電極パッド２ｃから信号を取り出すことができ、半導体チップ２を支持基板に実装することで出力回路２ｂへの通電を停止し、微小電極パッド２ｄから信号を出力できるようになるため、製造工程によらずに電極パッド２ｃと内部回路との分離を行うとともに、実装後には不要となる出力回路２ｂでの電力消費をなくすことが可能となる。なお、原理的には分離回路２１を単純な分岐回路にしておき、制御用電極パッド２ｅや入力保護回路２ｆを設けなくても電極パッド２ｃ’からの電源供給を止めることで、電極パッド２ｃと内部回路との電気的な分離を行うこともできるが、内部回路と出力回路２ｂとの間の負荷が問題になる場合は上記のような分離回路２１、制御用電極パッド２ｅおよび入力保護回路２ｆを用いる構成にすればよい。

次に、入力側の説明を行う。図５は入力側の分離回路を説明する模式図である。外部回路や他の半導体チップ（例えば、半導体チップ２）から出力される信号は電極パッド３ｃから入力保護回路３ｆを介して入出力回路（ここでは入力バッファ３ｂ）に送られ、ここから分離回路３１へ入力される。また、微小電極パッド３ｄは入力保護回路３ｇを介して分離回路３１へ入力される。

さらに、電極パッド３ｃ’は入力バッファ３ｂに接続され、ここから電源電圧が供給される。また、入力バッファ３ｂから分離回路３１へ送られる配線および電極パッド３ｃ’から分離回路３１へ送られる配線には制御用電極パッド３ｅが各々接続されている。

図６は、分離回路の具体例を示す模式図である。先に説明した分離回路３１はトライステートバッファ３１ａから構成され、端子Ｃに電源電圧が供給されている場合には端子Ａからの入力を通すことができるようになっている。また、微小電極パッド３ｄから導通する配線はトライステートバッファ３１ａの出力に接続されている。

このような分離回路３１を備える半導体チップにおいて、支持基板への実装前に内部回路の動作検証を行う場合には、先ず電極パッド３ｃ’に電源電圧を供給する。これにより入力バッファ３ｂおよびトライステートバッファ３１ａの端子Ｃに電源電圧が供給され、電極パッド３ｃから入力された信号を入力保護回路３ｆ、入力バッファ３ｂおよびトライステートバッファ３１ａを介して内部回路へ送ることができる。この信号が内部回路へ送られることで内部回路の動作を検証することになる。

図７は、半導体チップを支持基板に実装した状態を示す模式図である。半導体チップを支持基板に実装する場合、電極パッド３ｃ’には電源電圧が接続されず、制御用電極パッド３ｅが接地される状態となる。これにより、入力バッファ３ｂへの電源供給が停止するとともに、トライステートバッファ３１ａの端子Ｃへの電源供給が停止し、入力バッファ３ｂおよびトライステートバッファ３１ａの動作が停止する。したがって、分離回路３１によって電極パッド３ｃと内部回路との接続を電気的に分離できることになる。

一方、半導体チップの支持基板への実装によって微小電極パッド３ｄはバンプＢを介して支持基板の微小電極パッド１０ｄと接続され、ここから入力保護回路３ｇを介して内部回路へと信号が送られることになる。

このように、半導体チップを支持基板に実装する前には入力バッファ３ｂおよびトライステートバッファ３１ａを動作させて電極パッド３ｃから入力される信号を内部回路へ送ることができ、半導体チップを支持基板に実装することで入力バッファ３ｂおよびトライステートバッファ３１ａへの通電を停止し、微小電極パッド３ｄから信号を内部回路へ送ることができるようになるため、製造工程によらずに電極パッド３ｃと内部回路との分離を行うとともに、実装後には不要となる入力バッファ３ｄおよびトライステートバッファ３１ａでの電力消費をなくすことが可能となる。

図８は、分離回路の他の例を示す模式図である。この分離回路３１はＣＭＯＳによって構成されている。このような回路構成により、例えば電極パッド３ｃ’に電源電圧が供給されているときは電極パッド３ｃで得た信号を内部回路に送ることができるとともに、微小電極パッド３ｄがフローティングになっていてもその影響を遮断できるようになる。一方、半導体チップの実装によって制御用電極パッド３ｅが接地されると微小電極パッド３ｄで得た信号を内部回路に送ることができるとともに、電極パッド３ｃ、３ｃ’がフローティングになっていてもその影響を遮断できるようになる。なお、図８では微小電極パッド３ｅおよび制御用電極パッド３ｅと接続される入力保護回路は省略されているが、必要に応じて設ければよい。

次に、回路の置き換えを行う例を説明する。図９は他の回路への置き換えを説明する模式図である。なお、半導体チップ２を例として説明する。また、回路Ｙ側の入力保護回路は省略されているが、必要に応じて設ければよい。半導体チップ２には内部回路である回路Ｘが設けられている。この回路Ｘには電極パッド２ｃ’から電源電圧が供給され、これによって駆動している。また、回路Ｘの入出力両側には選択回路Ｓ１、Ｓ２が設けられている。選択回路Ｓ１は入力した信号を回路Ｘへ出力するか、他方へ出力するかを選択する回路である。また、選択回路Ｓ２は、回路Ｘから出力される信号か、他方の信号かを選択して出力する回路である。

選択回路Ｓ１、Ｓ２の回路Ｘ以外の配線には、微小電極パッド２ｄ、２ｄ’が各々設けられており、通常では微小電極パッド２ｄ、２ｄ’間はオープンとなっている。また、各選択回路Ｓ１、Ｓ２には制御用電極パッド２ｅからの配線が接続されている。

このような構成において、電極パッド２ｃ’に電源電圧が接続されると選択回路Ｓ１、Ｓ２にも電源電圧が供給され、これによって選択回路Ｓ１は入力した信号を回路Ｘのみへ出力し、選択回路Ｓ２は回路Ｘのみからの信号を選択する状態となる。つまり、電極パッド２ｃ’に電源電圧が供給されているとき、半導体チップ２は回路Ｘが内部回路として機能することになる。

一方、微小電極パッド２ｄ、２ｄ’を介して別の回路Ｙを接続するとともに電極パッド２ｃ’への電源供給を停止し、制御用電極パッド２ｅを接地すると、回路Ｘは電源の停止によって動作が停止し、選択回路Ｓ１は入力した信号を回路Ｘと異なる方向のみへ出力し、選択回路Ｓ２は回路Ｘと異なる方向のみからの信号を選択する状態となる。つまり、この状態で、半導体チップ２は回路Ｘが回路Ｙに置き換わったことになる。なお、回路Ｙへの置き換えを行う際に回路Ｘへの電源供給を停止しても、また制御用電極パッド２ｅからの制御によって回路Ｘへ供給されるクロック信号を停止して回路Ｘの動作を止めるようにしてもよい。

ここで、回路Ｘ、Ｙはロジックやメモリのような素子であっても、またバスラインなどの配線であってもよい。このような回路の置き換えにより、半導体チップ２を構成する回路のうち一部のみを別な回路に変更でき、回路が改良された場合や試作等で別回路を試したい場合など、半導体チップ全体を作り直すことなく切り換えを行うことが可能となる。

図１０は、デコーダによる制御を説明する模式図である。この例は、選択回路が多数あることで、選択回路を制御するための信号線が複数本になる場合、この信号線の数よりも少ない制御用電極パッド２ｅで各信号線への信号を生成するものである。つまり、図１０に示すような２つの制御用電極パッド２ｅのＨｉｇｈ、Ｌｏｗ信号の組み合わせによりデコーダｄが４本の信号線のＨｉｇｈ、Ｌｏｗ信号を生成する構成であり、これにより多数の選択回路を少ない制御用電極パッド２ｅで制御できるようになる。

図１１は、バスラインの置き換えの例を説明する模式図である。この構成は、図９に示す他の回路への置き換えと同じ構成で、置き換えの対象となる回路がバスラインとなっている。すなわち、半導体チップ２の内部にはバスラインＸ１が形成されており、このバスラインＸ１のバスコントローラＢＣに電極パッド２ｃ’から電源電圧が供給されることでバスラインＸ１を介したデータ転送が行われる。

このバスラインＸ１の入出力両側には選択回路Ｓ１、Ｓ２が設けられている。選択回路Ｓ１は入力した信号をバスラインＸ１へ出力するか、他方へ出力するかを選択する回路である。また、選択回路Ｓ２は、バスラインＸ１から出力される信号か、他方の信号かを選択して出力する回路である。

選択回路Ｓ１、Ｓ２のバスラインＸ１以外の配線には、微小電極パッド２ｄ、２ｄ’が各々バスラインＸ１の配線数に対応して設けられており、通常では微小電極パッド２ｄ、２ｄ’間はオープンとなっている。また、各選択回路Ｓ１、Ｓ２には制御用電極パッド２ｅからの配線が接続されている。

このような構成において、電極パッド２ｃ’に電源電圧が接続されると選択回路Ｓ１、Ｓ２にも電源電圧が供給され、これによって選択回路Ｓ１は入力した信号をバスラインＸ１のみへ出力し、選択回路Ｓ２はバスラインＸ１のみからの信号を選択する状態となる。つまり、電極パッド２ｃ’に電源電圧が供給されているとき、半導体チップ２はバスラインＸ１によってデータ転送が行われることになる。

一方、微小電極パッド２ｄ、２ｄ’を介して別のバスラインＹ１を接続するとともに電極パッド２ｃ’への電源供給を停止し、制御用電極パッド２ｅを接地すると、バスコントローラＢＣへの電源供給が停止し、選択回路Ｓ１は入力した信号をバスラインＸ１と異なる方向のみへ出力し、選択回路Ｓ２はバスラインＸ１と異なる方向のみからの信号を選択する状態となる。つまり、この状態で、半導体チップ２のバスラインＸ１が別のバスラインＹ１に置き換わったことになる。

このような別のバスラインＹ１は半導体チップとして形成されていても、支持基板上に形成されていてもよい。また、バスラインＹ１の他に回路を有していてもよい。図１２は、チップ間接続およびバスラインの置き換えの具体例を示す模式図である。この例では、支持基板１０にバスラインＹ１が形成されており、この支持基板１０に半導体チップ２、３を実装することによってバスラインＹ１を介した接続が行われるようになっている。

この際、半導体チップ２と半導体チップ３との間の接続は先に説明した出力側および入力側の分離回路を介した接続となる。また、支持基板１０に別の回路（４）、（５）が形成されている場合には、必要に応じて半導体チップ２、３との接続も行われる。この接続も先に説明した出力側および入力側の分離回路を介した接続となる。これにより、半導体チップ２、３の単独での動作検証は電極パッドを用いて行い、支持基板１０への実装後は電極パッドおよび入出力回路の切り離しにより、微小電極パッドを介した低消費電力での接続が実現される。

また、この例において半導体チップ２では、支持基板１０への実装前には内部のバスラインＸ１を介して内部回路（１）、（２）の接続が行われているが、支持基板１０へ実装することによりこのバスラインＸ１によるデータ転送を中止し、支持基板１０に設けられたバスラインＹ１によるデータ転送を行うようにしている。このバスラインの切り換えは先に説明した選択回路による選択で、バスラインＸ１からバスラインＹ１への切り換えを行うようにする。これにより、半導体チップ２の内部に設けられた複雑なバスラインＸ１を用いることなく、別途支持基板１０に設けた最適なバスラインＹ１を用いてデータ転送を行うことでき、内部回路（１）、（２）間の高速転送を実現できるようになる。

なお、上記説明した例では、支持基板１０に半導体チップ２、３を実装することで配線の分離や切り換えを行う場合を示したが、図１３に示すように、半導体チップ２、３を重ね合わせ、バンプＢを介して接続することでＭＣＭを構成する場合でも、同様な配線の分離や切り換えを行うことが可能である。つまり、この場合には半導体チップ２もしくは半導体チップ３を支持基板として上記と同様に構成すれば実現可能である。また、上記例ではバスラインの置き換えについて説明したが、バスライン以外の配線、例えば信号線やクロックラインのような他の配線であっても同様である。また、上記いずれの実施形態でも制御用電極パッド２ｅが接地されることで分離回路２１による分離動作を行ったが、制御用電極パッド２ｅに所定の信号が入力されることで分離動作を行うようにしてもよい。

本実施形態に係る半導体装置を説明する模式平面図である。 出力側の分離回路を説明する模式図である。 分離回路の具体例を示す模式図である。 半導体チップを支持基板に実装した状態を示す模式図である。 入力側の分離回路を説明する模式図である。 分離回路の具体例を示す模式図である。 半導体チップを支持基板に実装した状態を示す模式図である。 分離回路の他の例を示す模式図である。 他の回路への置き換えを説明する模式図である。 デコーダによる制御を説明する模式図である。 バスラインの置き換えの例を説明する模式図である。 チップ間接続およびバスラインの置き換えの具体例を示す模式図である。 半導体チップを重ね合わせて接続する例を説明する模式断面図である。

符号の説明

１…半導体装置、２…半導体チップ、３…半導体チップ、１０…支持基板、２ｂ…出力回路、２ｃ…電極パッド、２ｄ…微小電極パッド、２ｅ…制御用電極パッド、３ｂ…入力バッファ、３ｃ…電極パッド、３ｄ…微小電極パッド、３ｅ…制御用電極パッド、２１…分離回路、３１…分離回路、Ｓ１…選択回路、Ｓ２…選択回路

Claims (9)

1. 内部回路と導通し、その内部回路からの信号を出力回路を介して外部へ出力するための第１の電極パッドと、
   前記第１の電極パッドから出力する信号と同じ信号を外部へ出力するための第２の電極パッドと、
   第３の電極パッドと接続され、この第３の電極パッドが接地されること、もしくはこの第３の電極パッドに所定の信号が入力されることで前記内部回路と前記出力回路との間を電気的に分離する分離回路と
   を備えることを特徴とする半導体装置。
2. 前記第３の電極パッドとバンプを介して接続されることで前記第３の電極パッドを接地する支持基板を備える
   ことを特徴とする請求項１記載の半導体装置。
3. 前記支持基板には、前記第２の電極パッドから前記信号を得るための配線もしくは回路が設けられている
   ことを特徴とする請求項２記載の半導体装置。
4. 外部回路との接続によりその外部回路から得た信号を内部のバッファ回路から内部回路へ送るための第１の電極パッドと、
   前記第１の電極パッドで受ける信号と同じ信号を前記内部回路へ送るための第２の電極パッドと、
   第３の電極パッドと接続され、この第３の電極パッドが接地されること、もしくはこの第３の電極パッドに所定の信号が入力されることで前記バッファ回路と前記内部回路との間を電気的に分離する分離回路と
   を備えることを特徴とする半導体装置。
5. 前記第３の電極パッドとバンプを介して接続されることで前記第３の電極パッドを接地する支持基板を備える
   ことを特徴とする請求項４記載の半導体装置。
6. 前記支持基板には、前記第２の電極パッドへ前記信号を送るための配線もしくは回路が設けられている
   ことを特徴とする請求項５記載の半導体装置。
7. 内部回路に対する入力側配線および出力側配線の各々に設けられる選択回路と、
   前記選択回路による選択対象となる電極パッドと、
   前記選択回路と導通し、前記電極パッドにバンプを介して外部回路が接続されることで前記選択回路に制御信号を与えて前記外部回路のみを選択するための制御用電極パッドと
   を備えることを特徴とする半導体装置。
8. 前記内部回路は所定の配線である
   ことを特徴とする請求項７記載の半導体装置。
9. 前記内部回路は半導体素子を含む回路である
   ことを特徴とする請求項７記載の半導体装置。
   

Images