CN102683340A - 集成电路中具有高面积效益的接口装置布置 - Google Patents
集成电路中具有高面积效益的接口装置布置 Download PDFInfo
- Publication number
- CN102683340A CN102683340A CN2012100228875A CN201210022887A CN102683340A CN 102683340 A CN102683340 A CN 102683340A CN 2012100228875 A CN2012100228875 A CN 2012100228875A CN 201210022887 A CN201210022887 A CN 201210022887A CN 102683340 A CN102683340 A CN 102683340A
- Authority
- CN
- China
- Prior art keywords
- interface
- core
- signal
- integrated circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 13
- 208000004350 Strabismus Diseases 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 description 9
- 230000027455 binding Effects 0.000 description 6
- 238000009739 binding Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 235000001892 vitamin D2 Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明揭示一种集成电路中具有高面积效益的接口装置布置。集成电路包含:核心,核心包含逻辑电路系统:多个接口装置,用于传送信号至处理核心以及从处理核心传送出信号,多个接口装置包含两种接口装置类型:一种类型为功率接口装置,功率接口装置用于向核心递送功率;以及第二种类型为信号接口装置,信号接口装置用于在核心与集成电路外部的装置之间传送数据信号;其中,多个接口装置被布置成两列,两列包含外部列与内部列,外部列朝向核心的外部边缘,且内部列位于外部列内并靠近核心的中心,内部列包含两种接口装置类型中的一种,而外部列包含两种接口装置类型中的另一种。
Description
技术领域
本发明的领域涉及半导体芯片,并且具体涉及提供用于这些半导体芯片的输入/输出接口装置。
背景技术
在普通的半导体制备技术中,数据处理核心或芯片被制造为其中具有诸如处理逻辑或数据储存装置的数据处理逻辑电路系统。这些芯片大量地构建在单个半导体材料(通常为硅)晶圆上构建。为了向芯片提供功率以及提供对芯片的数据访问,各个芯片被图样化为具有小型连结或接合垫(bonding pad)。这些小型连结或接合垫为导电材料(诸如金属)垫,并且一般而言被布置于靠近芯片边缘处以使得对这些垫的外部访问较为容易。
芯片被从晶圆切割出且被架设于封装中,并且通常将线接合至接合垫以允许信号和功率被传送至芯片以及从芯片传送出。这些接合垫经由输入/输出装置连接至芯片,输入/输出装置对所接收的与所传送的功率和信号提供一些处理与控制。线通往封装外侧的接脚(pin),接脚附接至构成电子系统的其它电路系统。
随着芯片变得更为复杂,需要更多的输入/输出装置以处理传送至芯片和从芯片传送出的功率与数据信号。
为了提供精密且能容易构建的系统,这些输入/输出装置一般被设计为邻接于彼此且具有相同的长度。以此方式,这些输入/输出装置彼此对齐,从而使得功率轨可被构建为跨越一列输入/输出装置,并且每一输入/输出装置可依所需被连接至任一轨。输入/输出装置的长度为装置正交于装置所邻接的芯片外部边缘的尺寸。较佳地是这些输入/输出装置全部具有相同的宽度,如此将能较容易地在接合垫与封装上的外部接脚之间布置线,因为这些接脚通常被布置为设定的图样。
因此,输入/输出装置被设计为具有相同尺寸,并且此为所需的最大输入/输出装置的尺寸。因为芯片尺寸受限,而在逐渐复杂的系统中所需的输入/输出装置数量越来越多,且这些装置全部为相同尺寸且被布置为靠近芯片边缘,故产生用于架设输入/输出装置的空间被限制的问题。
在一些技术中,输入/输出装置被设计为较窄且相应地较长,使得芯片外部边缘上可适配更多并排的输入/输出装置。然而,此技术的缺点为:将线接合至输入/输出装置所需的接合区域随之宽于输入/输出装置自身,使得这些接合垫无法对齐彼此。此布置被称为交错安排(staggered)布置,并且此布置导致接合线长度不同,这可向系统引入偏斜(skew)。
期望提供具有较多数量的输入/输出装置的系统,同时不会过度地向系统引入偏斜。
发明内容
本发明的第一方面提供一种集成电路,包含:核心,核心包含逻辑电路系统:多个接口装置,用于传送信号至处理核心与从处理核心传送出信号,该多个接口装置包含两种接口装置类型:一种类型为功率接口装置,功率接口装置用于递送功率至核心;以及第二种类型为信号接口装置,信号接口装置用于在核心与该集成电路外部的装置之间传送数据信号;其中多个接口装置布置于两列(row),两列包含外部列与内部列,外部列朝向核心的外边缘,并且内部列位于外部列中并靠近核心的中心,内部列包含两种接口装置类型中的一种,而外部列包含两种接口装置类型中的另一种。
具有两列接口装置的双列技术看似可克服芯片外边缘上空间受限的问题。然而,提供两列接口装置意味着连接内部列上的接口装置与外部接脚的线长于连接外部列中的装置的线,这可在沿着不同线传送的数据信号之间产生偏斜。这对于一些数据信号(诸如对于在信号被良好地匹配的字节链接上的数据信号)是特别重要的,因此,这样的信号之间的偏斜应被避免或至少尽可能地减少。
本发明通过将所有信号接口装置提供在一列中并将所有功率接口装置提供在另一列中来解决此问题。使得信号接口装置处于相同列中意味着连接这些装置至外部接脚的线将具有类似的长度,因此,因为使用不同长度的线传送来自不同列中的信号接口装置的数据信号所发生的问题将不会发生。偏斜一般为发生于来自不同信号接口装置的不同数据信号之间的问题,而不发生于来自功率接口装置的信号与来自信号接口装置的信号之间。
此外,在具有相同类型的接口装置被布置于相同列中时,允许装置对齐的尺寸可仅针对相同类型装置来决定。因此,信号接口装置可被配置为相同尺寸,并且功率接口装置亦可被配置为相同尺寸,然而两种类型的尺寸不需彼此相同。这一般将会减少对于一种装置类型的尺寸需求。
因此,以此方式布置的双列将提供用于架设接口装置的额外面积,而不会增加因为沿着不同长度的线传送数据信号所产生的偏斜,并且因为减小了一种装置类型的尺寸,亦将节省面积。
虽然内部列与外部列在每一列仅包含一种类型的情况下,可包含任一种类型的接口装置,在一些实施例中内部列包含信号接口装置,并且外部列包含功率接口装置。
将功率接口装置布置于核心外侧提供一些对核心的电屏蔽,从而得到具有改善的静电放电(Electrical Static Discharge;ESD)性质与改善的闩锁效能的系统。
在一些实施例中,外部列包含围绕核心的一外周的列,并且内部列包含与外部列平行并位于外部列被的列。
如上文所述,较佳地是接口装置被布置为围绕核心的外边缘,因为这减少了所需的线长度。此外,若这些接口装置列彼此平行,则将可方便地布置轨。
在一些实施例中,接口装置为矩形并具有长度和宽度,长度为连结垫的一尺寸,该尺寸正交于连结垫位于其上的列,并且宽度为平行于连结垫位于其上的列的一尺寸,多个功率接口装置中的每一者具有实质上相同的长度,并且多个信号接口装置中的每一者具有实质上相同的长度,功率接口装置的长度不同于信号接口装置的长度。
本发明认知到,通常功率接口装置不具有与信号接口装置相同的尺寸要求,因此,若使用两接口装置列,每一列上仅具有一种接口装置类型,这样每一接口装置类型可仅对此类型来决定尺寸。这一般而言将产生减少功率接口装置尺寸的能力,并且将得到功率接口装置小于信号接口装置的系统。
在一些实施例中,功率接口装置具有的长度较信号接口装置的长度短。
功率接口装置与信号接口装置全部具有实质上相同的宽度是有利的,因为这允许垫被更方便地连接至外部接脚。因此,与另一垫相比而减少一个垫的尺寸,一般而言通过减少他们的长度来完成。
在一些实施例中,在外部列中的功率接口装置中的至少一些功率接口装置邻接于彼此,并且在内部列中的信号接口装置中的至少一些信号接口装置邻接于彼此。
接口装置一般而言被布置为邻接于彼此。在接口装置被布置为围绕芯片边缘时,在角落处接口装置可不邻接于彼此,但也许可邻接于角落装置。
在一些实施例中,彼此实质上相同的尺寸(诸如长度与宽度)包含彼此相差少于1微米的尺寸。
很清楚,制造容忍度使得被设计为相同尺寸的装置事实上可具有稍微不同的尺寸。一般而言,约1微米的容忍度对于此种设计为可接受的,使得尺寸相差少于1微米的装置被视为具有相同尺寸。
在一些实施例中,功率接口装置与信号接口装置在他们各自的外部列与内部列中彼此对齐。
一般而言,外部接脚被布置为均匀分布围绕核心的外边缘的设定图样,因此,垫也按照此均匀方式不是将会是有利的。这还帮助减少偏斜,并且改善功率接口装置的屏蔽等方面。
在其它实施例中,功率接口装置与信号接口装置在他们各自的外部列与内部列中彼此偏移一距离,该距离为宽度的一半。
另一可具有进一步优点的平均图样为:在每一列中的接口装置相对于彼此偏移接口装置的一半。此种布置特别有利,因为传送至不同列中的不同装置的线可在相同平面中邻接于彼此传送,此偏移提供足够的空间以供线从不同列平行于彼此运行。在装置对齐时,线可需要通过传送于不同平面中而彼此隔离。
在一些具体实施例中,这些接口装置包含用于将线接合至这些接口装置的接合垫,这些接合垫的宽度窄于这些接口装置的宽度。
接合垫窄于接口装置是有利的,因为在此情况中接合垫可沿着平行于核心的边缘的列而彼此对齐。此意味着来自这些接合垫至外部接脚的线将具有实质上相同的长度,从而减少了偏斜。若接合垫宽于接口装置,则接合垫将需要被布置为交错安排方式且不对齐。这导致不同长度的线,但具有允许较窄接口装置的优点。
本发明的第二方面提供一种向集成电路提供信号的方法,该集成电路包含核心,核心包含逻辑电路系统,该方法包含以下步骤:布置多个接口装置,多个接口装置用于传送信号至处理核心以及将信号从处理核心传送出,且多个接口装置围绕处理核心的边缘;其中多个接口装置包含两种接口装置类型,一种类型为功率接口装置,功率接口装置用于递送功率至核心,第二种类型为信号接口装置,信号接口装置用于在核心与集成电路外部的装置之间传送数据信号;将多个接口装置布置于两列,两列包含外部列与内部列,外部列朝向核心的外边缘,且内部列位于外部列内并靠近核心的中心,内部列包含两种接口装置类型中的一种,而外部列包含两种接口装置类型中的另一种。
本发明的第三方面提供一种集成电路,包含:核心,核心包含逻辑电路系统:多个接口构件,用于传送信号至处理核心以及从处理核心传送出信号,多个接口构件包含两种接口构件类型:一种类型为功率接口构件,功率接口构件用于递送功率至该核心;以及第二种类型为信号接口构件,信号接口构件用于在核心与集成电路外部的装置之间传送数据信号;其中多个接口构件系布置于两列,两列包含外部列与内部列,外部列朝向核心的外边缘,并且内部列位于外部列中并靠近核心的中心,内部列包含两种接口构件类型中的一种,而外部列包含两种接口构件类型中的另一种。
从将结合附图阅读的对说明性实施例的以下详细说明,本发明的上述及其它目的、特征及优点将显而易见。
附图说明
图1图示根据本发明一实施例的集成电路;
图2示意图示处理设备,该处理设备包含根据本发明一实施例的多个集成电路;
图3示意图示根据本发明一实施例的在内部环与外部环中的接口装置的布置;
图4图示根据本发明一实施例的彼此对齐的接口装置;
图5图示根据本发明一实施例的彼此偏移全接口宽度的一半的接口装置;以及
图6图示根据本发明一实施例的方法的步骤的流程图。
标号说明
10 集成电路 12 封装
14 核心 16 功率输入/输出装置
18 信号输入/输出装置 20 逻辑电路系统
22 角落单元 24 接合垫
26 线 28 接脚
30 轨 32 轨
50 处理设备 60 接口设备装置
具体实施方式
图1图示根据本发明一实施例的集成电路10。此集成电路被图示为平面图与侧视图。
集成电路10包含封装12,封装12被形成为围绕核心14且位于核心14之上。核心14以半导体材料形成,且包含具有接口或输入/输出装置的外部部分。这些输入/输出装置被形成为两列,在此实施例中为包含功率输入/输出装置16的外部列以及包含信号输入/输出装置18的内部列。功率输入/输出装置16提供不同电压域所需的电压电平。数据处理系统可操作于两个电压域中,这两个电压域包含在DVDD与DVSS之间的较高电压域与在VDD与VSS之间的较低电压域,较高电压域可为接口设备装置(诸如USB驱动器)所操作的域,较低电压域可为在硅芯片中的逻辑电路系统所操作的域。功率输入/输出装置对这些不同的功率域提供适当的电压电平。
如先前所述,逻辑电路系统20以在VDD与VSS之间的操作电压操作,同时逻辑电路系统20所通讯的外部装置可操作在较高的操作电压域。因此,功率单元(cell)16同时在较高操作电压域与较低操作电压域提供功率供应,且信号接口或输入/输出装置18接收不同的功率信号,并将传至逻辑电路系统20的信号转换至较低电压域,并将接收自逻辑电路系统的信号(目标为在集成电路10外部的电路系统)转换至较高电压域。
因此,存在数个围绕核心14边缘运行的功率轨,且这些功率轨装载用于两个电压域的电压电平。功率轨不仅提供用于各种输入/输出单元的功率源,且功率轨亦提供逻辑电路系统20的一些电屏蔽。
在核心14的角落是角落单元22,角落单元22用以使功率轨围绕角落。这些单元自身具有少量的逻辑。
接口或输入/输出装置16与18中的每一者具有接合垫24。为了较易图示说明,这些接合垫24仅图示于两个输入/输出单元。这些接合垫允许线26连接在输入/输出装置与外部接脚之间。这允许信号和功率传送至逻辑电路系统20或从逻辑电路系统20传送出。
用以接合线的接合垫24的尺寸,在输入/输出单元的尺寸中为决定性的因子,且在此具体实施例中接合垫与输入/输出单元的宽度约为相同。若接合垫比这些单元宽,则接合垫可无法被对齐,且在他们的位置交错安排可产生不同长度的线链接,不同长度的线链接在所传送的信号中可产生偏斜。
可见,在此实施例中,信号输入/输出装置18大于功率输入/输出装置,因为信号输入/输出装置18需要更多逻辑。然而,因为功率输入/输出装置与信号输入/输出装置被布置在不同列上,所以功率输入/输出装置较之于信号输入/输出装置可具有较小的宽度,同时维持功率输入/输出装置的对齐。此对齐是重要的,因为此对齐允许沿着装置运行的轨被连接至输入/输出装置的每一者。
虽然在此示意图中未清楚图示,但是亦可存在以围绕功率输入/输出装置的环运行并且还连接至运行于信号输入/输出装置之上的其它轨的用于较高电压域的功率轨和用于较低电压域的功率轨。运行于信号输入/输出装置之上的两个轨的一部分被图示为图1中的30和32。30和32提供从功率轨至信号输入/输出装置的连结。虽然为了简洁仅图示这些轨的一部分,事实上这些轨将以与围绕功率输入/输出装置运行的轨相同的方式,围绕整个环境运行。
图1中所示的集成电路10的剖面图图示核心14位于封装12中且位于封装12之下。来自封装的外部接脚28经由线26被连接至核心。核心经由接合垫24接合至线,接合垫24被图示为在功率输入/输出装置16上,但亦可存在于信号输入/输出装置上。
信号输入/输出装置从逻辑电路系统接收信号,并在输出前将信号转换至较高电压域。或者,信号输入/输出装置可接收在较高电压域中的外部信号,并在将它们传送至逻辑电路系统之前将它们转换至较低电压域。以此方式,以在不同电压域中的信号操作的装置可彼此通讯。
此被更详细图示于图2中。图2图示处理设备50,处理设备50包含数个集成电路10以及另一接口设备装置60。接口设备装置60在此实施例中为USB驱动器,且其操作于较高电压域中。这些装置全部架设在未图示的板上,并且来自这些装置的外部接脚连接到板内的连接并允许信号在装置之间被传送。归功于布置于功率集成电路10中的功率输入/输出装置和信号输入/输出装置,操作于不同电压域中的这些装置可彼此通讯。
图3非常示意性地图示根据本发明一实施例的输入/输出装置的外部与内部环的一部分。DQ0至DQ7代表字节通道(byte lane)的数据单元,同时DQSP/DQSM代表选通(strobe)信号。外部环包含功率单元,VDD与VSS单元为较高电压域的功率单元,同时VDD与VSS单元为较低电压域的单元。亦可存在电压参考单元与DECAP单元(为去耦合电容单元)。这些在外部环中的单元为130μ,短于为300μ的信号输入/输出单元(被图示为沿着内部环排列)。这些单元接收并处理不同的信号,确保接收于一个电压域的信号被适当地输出于另一电压域。
图4示意性图示布置于输入/输出回路的部份中的功率单元与信号输入/输出单元。在此示意图中,功率单元16的每一者被图示为具有线接合区域24,如输入/输出单元。此外,图示出在单元之间的传送信号的轨。应注意到,线接合为需要相对大接合垫(图示为24)的处理。在单元与轨之间的连结可被更容易的完成。因此,因为轨运行于单元的每一者之上,所以单元的每一者可连接至任何所需信号的轨。
在此实施例中,单元未被图示为邻接于彼此,以简洁图示说明,然而实际上在各个列中的单元将邻接于彼此。在此实施例中,功率单元与信号单元对齐彼此,且因此,接合至接合垫的线将到达相同处,且因此必须到达于不同平面。
图5图示替代性实施例,其中单元彼此交错安排。再次地,单元未被图示为邻接,但事实上单元将为邻接。在此布置中可见,线可与彼此并排行进至单元,且因此,不需将线发出于不同平面中,且因此,此布置可提供较先前布置更有效益的线连结。
在两种布置中,单元的布局为通常(regular)图样,且此图样与在集成电路外部封装上的接脚的通常图样对齐。
可见,此双列布置允许信号接口装置具有较功率接口装置长的长度,且仍彼此对齐,使得行进于一个信号接口装置之上的轨亦可行进于所有其它信号接口装置之上。再者,接合垫彼此对齐,使得装载数据信号的线具有类似的长度,且因此将在沿不同长度的线传送时产生在这些信号之间的偏斜将减少。
图6为图示说明根据本发明一实施例的方法的步骤的流程图。此方法提供向集成电路供应功率和信号的方法。布置功率接口装置于围绕集成电路边缘的外部环的步骤被执行,并且布置信号接口装置于外部环内的内部环的步骤被执行。应注意到,这些步骤可由任何次序或甚至同时执行。线连结被提供至每一接口装置,使得功率信号可被递送至功率接口装置,且数据信号可被递送至信号接口装置。
随后,功率轨被布置于围绕集成电路的环中,且连结被提供在这些轨与接口装置之间。连结亦可被提供在接口装置与核心的处理逻辑之间。以此方式,接口装置允许信号被传送至核心或从核心被传送出,并允许这些信号被从一个电压域转移电平至另一电压域,使得在系统中操作于不同电压域中的装置与电路可彼此通讯。
尽管本文已参阅附图详细描述了本发明的说明性实施例,但应了解,本发明并不限于这些精确的实施例,而且在不脱离由所附权利要求定义的本发明的范围及精神的情况下,本领域技术人员可对本发明进行各种改变及修改。例如,从属权利要求的特征可与独立权利要求的特征进行各种组合,而不脱离本发明的范围。
Claims (16)
1.一种集成电路,包含:
核心,所述核心包含逻辑电路系统:
多个接口装置,用于传送信号至处理核心以及将信号从处理核心传出,所述多个接口装置包含两种接口装置类型:
一种类型为功率接口装置,功率接口装置用于递送功率至所述核心;以及
第二种类型为信号接口装置,信号接口装置用于在所述核心与所述集成电路外部的装置之间传送数据信号;其中
所述多个接口装置被布置于两列,所述两列包含外部列与内部列,所述外部列朝向所述核心的外边缘,并且所述内部列位于所述外部列内并靠近所述核心的中心,所述内部列包含所述两种接口装置类型中的一种,而所述外部列包含所述两种接口装置类型中的另一种。
2.如权利要求1所述的集成电路,其中,所述内部列包含信号接口装置,并且所述外部列包含功率接口装置。
3.如权利要求1所述的集成电路,其中,所述外部列包含围绕所述核心的外周的列,且所述内部列包含与所述外部列平行并位于所述外部列中的列。
4.如权利要求1所述的集成电路,其中,所述接口装置为矩形并具有长度和宽度,所述长度为该接口装置的一尺寸,所述尺寸正交于该接口装置位于其上的列,且所述宽度为平行于该接口装置位于其上的列的一尺寸,所述多个功率接口装置的每一者具有实质上相同的长度,且所述多个信号接口装置的每一者具有实质上相同的长度,所述功率接口装置的长度不同于所述信号接口装置的长度。
5.如权利要求4所述的集成电路,其中,所述功率接口装置具有的长度比所述信号接口装置的长度短。
6.如权利要求4所述的集成电路,其中,所述功率接口装置与所述信号接口装置全部具有实质上相同的宽度。
7.如权利要求1所述的集成电路,其中,在所述外部列中的所述功率接口装置的至少一些功率接口装置邻接于彼此,并且在所述内部列中的所述信号接口装置的至少一些信号接口装置邻接于彼此。
8.如权利要求4所述的集成电路,其中,彼此实质上相同的尺寸包含彼此相差少于1微米的尺寸。
9.如权利要求4所述的集成电路,其中,功率接口装置与信号接口装置在他们各自的外部列与内部列中彼此对齐。
10.如权利要求4所述的集成电路,其中,功率接口装置与信号接口装置在他们各自的外部列与内部列中彼此偏移一距离,该距离为所述宽度的一半。
11.如权利要求4所述的集成电路,其中,这些接口装置包含用于将线接合至这些接口装置的接合垫,这些接合垫具有的宽度窄于这些接口装置的宽度。
12.如权利要求11所述的集成电路,其中,各列的接口装置的每一者的接合垫沿着平行于所述核心的边缘的列彼此对齐。
13.一种向集成电路提供信号的方法,所述集成电路包含核心,所述核心包含逻辑电路系统,所述方法包含以下步骤:
布置多个接口装置,所述多个接口装置用于传送信号至处理核心以及将信号从处理核心传送出,且所述多个接口装置围绕所处理核心的边缘;其中
所述多个接口装置包含两种接口装置类型,一种类型为功率接口装置,功率接口装置用于递送功率至所述核心,第二种类型为信号接口装置,信号接口装置用于在所述核心和所述集成电路外部的装置之间传送数据信号;
将所述多个接口装置布置于两列,所述两列包含外部列与内部列,所述外部列朝向所述核心的外边缘,且所述内部列位于所述外部列内并靠近所述核心的中心,所述内部列包含所述两种接口装置类型中的一种,而所述外部列包含所述两种接口装置类型中的另一种。
14.如权利要求13所述的方法,其中,将所述多个接口装置布置于两列的步骤包含:将信号接口装置布置于所述内部列中,并且将功率接口装置布置于所述外部列中。
15.如权利要求13所述的方法,其中,信号接口装置与功率接口装置具有相同的宽度,并且将所述多个接口装置布置于两列的步骤包含:将功率接口装置与信号接口装置布置为为在他们各自的外部列与内部列中彼此偏移一距离,该距离为所述宽度的一半。
16.一种集成电路,包含:
核心,所述核心包含逻辑电路系统:
多个接口构件,用于传送信号至处理核心以及将信号从处理核心传出,所述多个接口构件包含两种接口构件类型:
一种类型为功率接口构件,功率接口构件用于递送功率至所述核心;以及
第二种类型为信号接口构件,信号接口构件用于在所述核心与所述集成电路外部的装置之间传送数据信号;其中
所述多个接口构件布置于两列,所述两列包含外部列与内部列,所述外部列朝向所述核心的外边缘,并且所述内部列位于所述外部列中并靠近所述核心的中心,所述内部列包含所述两种接口构件类型中的一种,而所述外部列包含所述两种接口构件类型中的另一种。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/929,236 | 2011-01-10 | ||
US12/929,236 US8549257B2 (en) | 2011-01-10 | 2011-01-10 | Area efficient arrangement of interface devices within an integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102683340A true CN102683340A (zh) | 2012-09-19 |
Family
ID=45755676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100228875A Pending CN102683340A (zh) | 2011-01-10 | 2012-01-10 | 集成电路中具有高面积效益的接口装置布置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8549257B2 (zh) |
JP (1) | JP2012146979A (zh) |
CN (1) | CN102683340A (zh) |
GB (1) | GB2487278A (zh) |
TW (1) | TW201234551A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110392922A (zh) * | 2017-03-29 | 2019-10-29 | 株式会社索思未来 | 半导体集成电路装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933026A (en) * | 1997-04-11 | 1999-08-03 | Intel Corporation | Self-configuring interface architecture on flash memories |
CN1411064A (zh) * | 2001-09-21 | 2003-04-16 | 三菱电机株式会社 | 半导体集成电路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3472455B2 (ja) | 1997-09-12 | 2003-12-02 | 沖電気工業株式会社 | 半導体集積回路装置及びそのパッケージ構造 |
US6242814B1 (en) | 1998-07-31 | 2001-06-05 | Lsi Logic Corporation | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly |
JP4071914B2 (ja) | 2000-02-25 | 2008-04-02 | 沖電気工業株式会社 | 半導体素子及びこれを用いた半導体装置 |
US6717270B1 (en) | 2003-04-09 | 2004-04-06 | Motorola, Inc. | Integrated circuit die I/O cells |
JP2006229186A (ja) | 2005-01-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその製造方法 |
JP4975398B2 (ja) | 2006-08-30 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2009164195A (ja) | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体チップ |
JP2010010492A (ja) | 2008-06-27 | 2010-01-14 | Sony Corp | 半導体装置および半導体集積回路 |
-
2011
- 2011-01-10 US US12/929,236 patent/US8549257B2/en not_active Expired - Fee Related
- 2011-12-05 TW TW100144696A patent/TW201234551A/zh unknown
-
2012
- 2012-01-03 GB GB1200024.6A patent/GB2487278A/en not_active Withdrawn
- 2012-01-06 JP JP2012001130A patent/JP2012146979A/ja active Pending
- 2012-01-10 CN CN2012100228875A patent/CN102683340A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933026A (en) * | 1997-04-11 | 1999-08-03 | Intel Corporation | Self-configuring interface architecture on flash memories |
CN1411064A (zh) * | 2001-09-21 | 2003-04-16 | 三菱电机株式会社 | 半导体集成电路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110392922A (zh) * | 2017-03-29 | 2019-10-29 | 株式会社索思未来 | 半导体集成电路装置 |
CN110392922B (zh) * | 2017-03-29 | 2022-09-30 | 株式会社索思未来 | 半导体集成电路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2012146979A (ja) | 2012-08-02 |
US8549257B2 (en) | 2013-10-01 |
GB2487278A (en) | 2012-07-18 |
GB201200024D0 (en) | 2012-02-15 |
US20120179893A1 (en) | 2012-07-12 |
TW201234551A (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8283771B2 (en) | Multi-die integrated circuit device and method | |
EP2201599B1 (en) | Reconfigurable connections for stacked semiconductor devices | |
US20120007250A1 (en) | Semiconductor integrated circuit | |
CN103000625A (zh) | 2.5d/3d集成电路系统的esd保护 | |
CN105006451A (zh) | 半导体堆叠封装 | |
US11101292B2 (en) | Semiconductor integrated circuit device | |
CN105279124B (zh) | 具有接口电路系统的集成电路及接口电路系统的接口单元 | |
US20140346678A1 (en) | Parallel Signal Via Structure | |
US11152332B2 (en) | Modular voltage regulators | |
CN1954425B (zh) | 对半导体管芯进行编程以获得引脚映射兼容性 | |
CN107112280B (zh) | 半导体集成电路装置 | |
US7960823B2 (en) | Semiconductor device with different sized ESD protection elements | |
US10847462B2 (en) | Semiconductor integrated circuit device | |
CN102683340A (zh) | 集成电路中具有高面积效益的接口装置布置 | |
WO2020044438A1 (ja) | 半導体集積回路装置 | |
TW486792B (en) | Ball grid array package semiconductor device having improved power line routing | |
US5126822A (en) | Supply pin rearrangement for an I.C. | |
US20160093599A1 (en) | Semiconductor device | |
US10804900B2 (en) | Pad limited configurable logic device | |
JP5855458B2 (ja) | 集積回路においてi/oクラスタを形成するための方法及び装置 | |
JP5042469B2 (ja) | 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ | |
JP2000232120A (ja) | 半導体装置 | |
CN105322943B (zh) | 具有接口电路的集成电路、和用于接口电路的接口单元 | |
US8912656B2 (en) | Integrated circuit package and physical layer interface arrangement | |
CN101510535B (zh) | 用于实现芯片的输出入单元及实现一芯片的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120919 |