CN101510535B - 用于实现芯片的输出入单元及实现一芯片的制造方法 - Google Patents

用于实现芯片的输出入单元及实现一芯片的制造方法 Download PDF

Info

Publication number
CN101510535B
CN101510535B CN2009101329570A CN200910132957A CN101510535B CN 101510535 B CN101510535 B CN 101510535B CN 2009101329570 A CN2009101329570 A CN 2009101329570A CN 200910132957 A CN200910132957 A CN 200910132957A CN 101510535 B CN101510535 B CN 101510535B
Authority
CN
China
Prior art keywords
output
input unit
port
pad
predeterminable area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101329570A
Other languages
English (en)
Other versions
CN101510535A (zh
Inventor
吴政晃
张鸿仪
黄�俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Priority to CN2009101329570A priority Critical patent/CN101510535B/zh
Publication of CN101510535A publication Critical patent/CN101510535A/zh
Application granted granted Critical
Publication of CN101510535B publication Critical patent/CN101510535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种可节省布局面积的多输出入端口输出入单元及实现一芯片的制造方法。本发明输出入单元设有多个输出入端口，可传输同一输出入点(IO pin)的信号，每一输出入端口可分别提供一对应的预设区域以容纳一输出入垫，且至少有一预设区域与该输出入单元的有源电路布局区域呈部分重叠。在芯片中，若一给定输出入单元的输出入垫预设区域已经与相邻输出入单元的输出入垫位置重叠，则可将该预设区域空置，并于该给定输出入单元中选择另一输出入端口所对应的预设区域来实现输出入垫，使输出入单元可更紧密地排列，节省芯片的布局面积。

Description

用于实现芯片的输出入单元及实现一芯片的制造方法
技术领域
本发明提供一种可节省布局面积的多输出入端口输出入单元及其制造方，尤其涉及一种可于相邻输出入单元中选择使用不同输出入端口设置输出入垫以节省芯片布局面积的输出入单元与相关技术。
背景技术
集成电路(Integrated circuit)是现代信息社会最重要的硬件基础。为了使集成电路的运用更为普及，提高集成电路的集成度、缩减集成电路的尺寸也成为现代集成电路设计、制造与研发的重点。
请参考图1；图1为一公知集成电路10的示意图(及其部分的俯视图)。集成电路10中是以一芯片(chip/die)12封装于一封装基板14上以形成完整的集成电路。芯片12内设有核心电路16及多个输出入单元18。输出入单元18分别有其对应的输出入垫20。各输出入垫20会经由对应的接合线(bondingwire)22电连接至封装基板14上的对应导电结构24(如封装基板上的脚位或导电架等等)。要输入至集成电路10的信号会经由导电结构24及对应的接合线22而传输至芯片12上的对应输出入单元18，再由该输出入单元18将信号传输给核心电路16，使核心电路16能据此执行其功能(如逻辑运算、数据处理/传输/存储/交换、模拟/数字信号处理等等)。核心电路16要输出的信号则由对应的输出入单元18驱动，沿对应的输出入垫20、接合线22及导电结构24输出至芯片12之外。
就如图1的俯视图所示，在芯片12上，输出入单元18是以围绕排列的形式设置于核心电路16周围。在此公知技术中，输出入垫20必须设置于对应输出入单元18之外。虽然芯片12是以层叠的半导体结构形成的，但在将芯片12封装组合于封装基板14时，由于输出入垫20要承受接合线的机械应力，故输出入垫20不会重叠设置于输出入单元18的有源电路(active circuit)布局(例如掺杂区域/阱、多晶硅等半导体结构)之上，避免接合线时破坏相对脆弱的有源电路布局。不过，也因为输出入垫20无法与对应输出入单元18重叠设置，故输出入垫20会占用额外的布局面积，甚至成为芯片整体面积主导因素，使芯片的面积无法缩减。
发明内容
因此，为了克服公知技术的缺点，本发明提供了一种多输出入端口输出入单元与相关技术，以有效节省芯片面积。本发明在各输出入单元上设置多个输出入端口，各输出入端口可各自对应一输出入垫。如此，相邻输出入单元可选用不同的输出入端口来设置对应的输出入垫，使相邻输出入单元的输出入垫可相互重叠设置于邻近输出入单元之上，以有效节省布局面积。
更明确地说，本发明的一个目的在于提供一种用于实现一芯片的输出入单元(IO cell)，其包含有：一主区域及多个输出入端口(IO port)。主区域可容纳该输出入单元中各电路的布局，而多个输出入端口(IO port)则设置于该主区域内。该多个输出入端口可传输同一输出入点(IO pin)的信号，每一输出入端口可分别提供一对应的预设区域，各预设区域可容纳一输出入垫(IO pad)，该输出入垫是一接合线垫(bonding pad)，而各输出入垫设置有一接合线开口(bonding opening)。该多个输出入端口所对应的多个预设区域中至少有一预设区域与该主区域呈部分重叠(partially overlapped)；而该多个输出入端口即可使该输出入单元形成多种不同的配置，在各配置中至少有一输出入端口所对应的预设区域设置有一输出入垫，并至少有另一输出入端口所对应的预设区域空置而未设置输出入垫。
在前述输出入单元的一实施例中，该主区域与至少一预设区域呈部分重叠之处设置有有源电路(active circuit)布局。
在前述输出入单元的一实施例中，该多个预设区域皆与该主区域呈部分重叠，每一输出入端口设置的位置与其对应的预设区域部分重叠。
在前述输出入单元的一实施例中，各主区域包含有一核心装置区域与一输出入装置区域，而该多个预设区域与该主区域部分重叠的区域位于该输出入装置区域内。且该多个预设区域中至少有一预设区域与该核心装置区域部分重叠。
在前述输出入单元的一实施例中，各预设区域可容纳的输出入垫包含有一导电层，而该多个输出入端口是于该导电层上相互分开。
本发明的另一目的是提供一种实现(包括设计、生产)一芯片的方法，其包含有：提供一种多输出入端口输出入单元，使其包含有一主区域及多个输出入端口(IO port)，并使该主区域可容纳该输出入单元中各电路的布局，而该多个输出入端口(IO port)则设置于该主区域内，可传输同一输出入点(IOpin)的信号，且每一输出入端口可分别提供一对应的预设区域。其中，该预设区域可容纳一输出入垫(IO pad)，且该多个输出入端口所对应的多个预设区域中至少有一预设区域与该主区域呈部分重叠(partially overlapped)。本方法其他步骤包含有：于该芯片的区域中摆放至少一个多输出入端口输出入单元，并于每一个摆放后的多输出入端口输出入单元的多个输出入端口中选择一个输出入端口，以便于该选出的输出入端口所对应的预设区域中实现一输出入垫。其中，当为一多输出入端口输出入单元选择一输出入端口时，根据一组装厂接合线规则(bonding rule of assembly house)来进行选择。
在前述方法的一实施例中，其中，当为一给定多输出入端口输出入单元选择一输出入端口时，若选出的输出入端口所对应的预设区域与一相邻输出入单元的输出入垫位置呈部分重叠，则于该给定多输出入端口中改选另一输出入端口。
在前述方法的一实施例中，其另包含有：提供另一种单输出入端口输出入单元，其包含有单一输出入端口，对应于单一输出入垫。
在前述方法的一实施例中，其另包含有：于一多输出入端口输出入单元选出输出入端口与对应的预设区域后，实现一支持层(supporting layer)以于该预设区域中实现该输出入垫。
在前述方法的一实施例中，其另包含有：在提供该种多输入出端口输出入单元时，于该主区域中保持该支持层空置，且使该主区域与至少一预设区域呈部分重叠之处设置有有源电路(active circuit)布局。
本发明的又一目的是提供一种芯片，其包含有：一核心电路以及至少一多输出入端口输出入单元，用来传输该核心电路的信号。每一多输出入端口输出入单元包含有一主区域与多个输出入端口。主区域可容纳该输出入单元中各电路的布局，多个输出入端口(IO port)则设置于该主区域内；此多个输出入端口可传输同一输出入点(IO pin)的信号，每一输出入端口可分别提供一对应的预设区域。其中，各预设区域可容纳一输出入垫(IO pad)，该多个输出入端口所对应的多个预设区域中至少有一预设区域与该主区域呈部分重叠(partially overlapped)。而该多个输出入端口可使一输出入单元形成多种不同的配置，在各配置中至少有一输出入端口所对应的预设区域设置有一输出入垫，并至少有另一输出入端口所对应的预设区域是空置而未设置输出入垫。
在前述芯片的一实施例中，其中，至少有一个多输出入端口输出入单元其有一预设区域会和相邻输出入单元的输出入垫的位置呈部分重叠。
在前述芯片的一实施例中，其另包含有至少一单输出入端口输出入单元，其设置有单一输出入端口，对应于单一输出入垫。
本发明可使输出入单元可更紧密地排列，节省芯片的布局面积
为了能进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为一公知集成电路的示意图。
图2为本发明输出入单元一实施例的示意图。
图3为图2中输出入单元相邻排列的示意图。
图4示意的是图2中输出入单元的半导体结构。
图5比较单输出入端口输出入单元与图2中多输出入端口输出入单元的排列情形。
图6为图2中输出入单元应用于一芯片/集成电路的示意图。
图7示意的是图2中输出入单元的各种实施例。
图8示意的是将图2中输出入单元应用于一芯片的方法。
并且，上述附图中的附图标记说明如下：
10、50集成电路
12、52芯片
14、54封装基板
16、56核心电路
18、30、80输出入单元
20、PD、PD0输出入垫
22、62接合线
24、64导电结构
26主区域
28输出入点
70核心装置区域
72输出入装置区域
A1、A2预设区域
P1、P2、Ps输出入端口
d、d0距离
LMn、L2金属层
PO接合线开口
800-808步骤
Cs连线
具体实施方式
请参考图2；图2即为本发明输出入单元一实施例30的示意图。输出入单元30中各电路的布局可容纳于一主区域26中，并具有多个输出入端口(IOport)；在图2的实施例中，是以两个输出入端口P1、P2为例来说明本发明。输出入端口P1、P2设置于主区域26内，并对应于同一输出入点(IO pin)28，使这两个输出入端口P1、P2均可传输输出入点28的信号。而输出入端口P1与P2可分别对应于一预设区域A1与A2。其中，各预设区域A1、A2可分别容纳一输出入垫(IO pad)，且输出入端口P1、P2所对应的预设区域A1、A2中，至少有一预设区域会与主区域26呈部分重叠(partially overlapped)。在图2的实施例中，两预设区域A1、A2均与主区域26呈部分重叠，斜线区域标示的就是部分重叠的区域。换句话说，由预设区域A1或A2可知，本发明可将输出入垫重叠设置于主区域26之上，节省输出入垫占用的面积。
另一方面，由上述描述可知，本发明输出入单元30为一多输出入端口输出入单元。因此，依据输出入配置的需求，本发明就可由多输出入端口中弹性选择其中一个输出入端口来设置输出入垫。如图2中的配置A所示，一输出入垫PD可设置于输出入端口P1所对应的预设区域A1中，使输出入点28可经由输出入端口P1与该输出入垫PD而传输信号；而输出入端口P2(及其所对应的预设区域A2)上就不设置输出入垫。相对地，在配置B中，则是选用输出入端口P2所对应的预设区域A2来设置输出入垫PD，使输出入点28可经由输出入端口P2与该输出入垫PD而传输信号，输出入端口P1(及其所对应的预设区域A1)上就空置而不设置任何输出入垫。两种配置A、B同样都能经由输出入垫PD传输输出入点28的信号，也使输出入单元30在相邻排列时可借由不同配置来节省芯片面积。
请参考图3；图3说明的是本发明输出入单元30相邻排列以节省芯片面积的情形。如图3所示，本发明可在相邻输出入单元30上选用不同的输出入端口设置对应的输出入垫PD，使各输出入单元的输出入垫PD可部分重叠于邻近的其他输出入单元。譬如说，图3最左边的输出入单元30可选用图2中的配置B(也就是在输出入端口P2所对应的预设区域A2中设置对应的输出入垫PD)。而在其右方相邻的另一输出入单元30则可选用图2中的配置A(也就是在输出入端口P1所对应的预设区域A1中设置对应的输出入垫PD)。换句话说，借由多输出入端口的配置选择，本发明输出入单元30的对应输出入垫PD可和邻近输出入单元30部分重叠而不会影响邻近输出入单元的输出入垫配置。这样一来，输出入单元30间的距离d就可缩减，使输出入单元30可以更紧密地排列在一起，进而节省芯片的面积。
请参考图4；图4示意的是本发明输出入单元30设置输出入垫PD的情形。在现行的工艺技术下，输出入垫PD已经可以重叠设置于输出入单元30之上。换句话说，在输出入单元30上，主区域26与预设区域A1或A2呈部分重叠的区域之下(也就是斜线标示区域)可以设置有有源电路(activecircuit)布局，包括掺杂区域/阱、多晶硅、低层金属层等半导体结构。图4中就以位于右侧的配置A的剖面图为例来说明输出入垫PD重叠设置于输出入单元有源电路布局上的情形。如剖面图所示，输出入单元30较低层的半导体结构(像是掺杂区域/阱、金属层、多晶硅、氧化层等等)形成输出入单元30的有源电路布局；在此之上可设置一层(或多层，图4以一层为例)的导电金属层LMn作为支持层(supporting layer)，最上层另有一导电的金属层L2形成输出入垫PD，其周围的氧化层则可定义出一接合线开口PO。由于支持层的设置，输出入垫PD就可以作为接合线垫，承受接合线时的机械应力。
在图4(及图2)的实施例中，预设区域A1及A2分别与输出入端口P1及P2设置的位置部分重叠，代表输出入垫PD与设置于低层半导体结构的输出入端口P1或P2可以直接连接，故输出入端口P1或P2就不需要再借由金属层L2或LMn上的连线才能连接至对应输出入垫。这样的设计可以精简金属层L2及/或LMn上的连线，使输出入垫PD设置的位置不会与相邻输出入单元上的同层连线(也就是分布在金属层L2及/或LMn上的连线)互相干涉，让各输出入单元30能更紧密地排列，节省芯片面积。同理，输出入端口P1与P2在金属层L2及LMn上也是互相分开的；事实上，输出入端口P1及P2(与输出入单元30本身)在金属层L2及LMn上可以是空置的，不需设置任何布局。等要设置输出入垫PD时，才决定金属层L2及LMn上的布局。
上述情形可进一步以图5来加以说明。在图5左方示意的是单输出入端口输出入单元80相邻排列的情形；由于每个单输出入端口输出入单元80只有一个对应的输出入端口Ps，若要使各相邻输出入单元个别对应的输出入垫PD0交错排列，在某些输出入单元80中势必要使用连线Cs来连接输出入端口Ps与其对应的输出入垫PD0。而此连线Cs的宽度就会影响邻近输出入垫的位置，使相邻输出入单元80间的距离d0无法有效缩减。相较之下，由于本发明输出入单元30具有多个输出入端口，故可有效精简输出入端口与对应输出入垫间的连线，让各输出入单元30间的距离d可以尽可能地减少，就如图5右方所示。
请参考图6；图6为本发明输出入单元30应用于本发明一集成电路50的实施例示意图(及其部分的俯视图)。集成电路50中是以一芯片(chip/die)52封装于一封装基板54上以形成完整的集成电路；此封装基板54也可以是另一电路，如系统封装(SIP，System In Package)中的另一芯片。芯片52内设有核心电路56及多个输出入单元30。输出入单元30分别有其对应的输出入垫PD。输出入垫PD会经由接合线(bonding wire)62电连接至封装基板54的对应导电结构64(如封装基板上的脚位或导电架、另一芯片的输出入垫等等)。要输入至集成电路50的信号会经由导电结构64、对应的接合线62与输出入垫PD而传输至芯片52上的对应输出入单元30，再由该输出入单元30将信号传输给核心电路56，使核心电路56能据此执行其功能，譬如说是逻辑运算、数据处理/传输/存储/交换、模拟/数字信号处理等等。核心电路56要输出的信号则由对应的输出入单元30驱动，沿着对应输出入垫PD、接合线62及导电结构64传输至芯片52之外。
就如图6的俯视图所示，在本发明芯片52上，本发明输出入单元30可利用图3中揭示的排列形式围绕设置于核心电路56周围，节省芯片52的总体面积。在芯片中，本发明多输出入端口输出入单元30不仅可依据图3中的多输出入端口选择性交互排列方式相互搭配设置，也可搭配单一输出入端口输出入单元排列使用。单一输出入端口输出入单元设置有单一输出入端口，对应于单一输出入垫。在将本发明多输出入端口输出入单元30与单一输出入端口输出入单元相邻排列时，可在输出入单元30中依据单一输出入单元的输出入垫位置来选择一个不会与其重叠的预设区域设置对应的输出入垫，同样可使输出入单元间的排列更紧密，节省芯片的面积。
一般来说，输出入单元中会设置有核心装置(core device)与输出入装置(IO device)。核心装置中可包括有位准偏移电路(level shift)等电路，输出入装置则可包括缓冲器(buffer)及/或静电放电防护电路。在一芯片中，核心电路与周边的输出入单元可以运行于不同操作电压，而输出入单元中的核心装置就是核心电路与输出入单元间的信号接口，让摆幅不同的信号可经由此信号接口交流。根据核心装置的运行，输出入装置就可利用较高的操作电压驱动或接收输出入垫上的信号，并针对输出入垫上的静电放电事件进行防护。
请参考图7；图7示意的是本发明输出入单元30中核心装置、输出入装置与输出入垫预设区域间相互关系的各种实施例。在本发明输出入单元30中，主区域26也会涵盖一核心装置区域70与一输出入装置区域72，分别用来容纳核心装置与输出入装置的有源电路布局。在现行的工艺技术下，输出入垫要避免设置于核心装置之上，只能设置于输出入装置之上。故在图7的实施例1中，输出入单元30的各个预设区域A1、A2与主区域26部分重叠的区域位于输出入装置区域72内；换句话说，在此实施例中，可设置输出入垫的各个预设区域A1及A2都不会重叠于核心装置区域70，只与输出入装置区域72重叠。
不过，在优选的工艺技术下，本发明也可将输出入垫部分重叠于核心装置区域之上，也就是让至少一预设区域与核心装置区域部分重叠，就如图7中的实施例2所示。在此实施例中，输出入端口P1所对应的预设区域A1与核心装置区域70部分重叠，代表输出入垫可重叠设置于核心装置之上，进一步节省输出入单元30的面积。不论是实施例1或是实施例2，都能经由图3中的多输出入端口选择性交互排列而精简芯片的面积。事实上，在图7的实施例2中，由于输出入单元30的主区域26几乎都已被涵盖于输出入垫所设置的区域内，故输出入单元30可说是隐藏在输出入垫之下，可极度精简芯片的总体面积。
本发明的另可提供一种实现(包括设计及/或生产)一芯片的方法，尤其是指在一芯片中安排输出入单元的方法。其流程可示意于图8中，其步骤可说明如下：
步骤800：开始。
步骤802：选择具有多输出入端口输出入单元的输出入单元数据库(IOcell library)，以从输出入单元数据库中选择芯片实现时需要用到的输出入单元。选出的各种输出入单元中可包括有本发明提供的多输出端口输出入单元30(可参考图2、图4与图6)。就像在讨论图4时提到的，对输出入单元数据库中提供的多输出入端口输出入单元30来说，其在金属层L2及LMn等与输出入垫设置相关的金属层上可以是空置的，不需设置任何布局；也就是说，此阶段提供的多输入端口输出入单元不需包括任何输出入垫。
步骤804：在芯片上安排输出入单元的摆放位置。
步骤806：根据封装/组装厂(assembly house)提供的接合线规则在各输出入单元上选择输出入垫摆放区域，实现输出入垫。也就是说，可在摆放后的每一个多输出入端口输出入单元的多个输出入端口中选择一个输出入端口，以便于该输出入端口所对应的预设区域中实现一输出入垫，并连接于对应的输出入端口。就如图3中讨论过的，只要接合线规则允许，本发明就可利用多输出入端口选择性交互排列的方式来尽量缩减输出入垫间的间隔距离，有效节省芯片面积。譬如说，当为一给定的多输出入端口输出入单元选择一输出入端口时，若选出的输出入端口所对应的预设区域与一相邻输出入单元的输出入垫位置呈部分重叠，则于该给定多输出入端口中改选另一输出入端口来实现其对应的输出入垫；其中，相邻的输出入单元可以是另一多输出入端口输出入单元或单一输出入端口输出入单元。在此阶段中，也才会决定金属层L2及LMn等输出入垫相关金属层上的布局。
步骤808：结束。
总结来说，相较于公知的输出入单元及相关技术，本发明输出入单元可利用多输出入端口的设置来精简输出入垫相关金属层上的连线布局，使相邻输出入单元的输出入垫可交错设置，避免互相干涉，进而节省芯片的整体面积，提高芯片的集成度。除了应用于芯片/集成电路的设计/制造外，本发明提供的多输出入端口输出入单元也可应用于输出入单元数据库，作为电路/集成电路设计/制造的智能资源。
综上所述，虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视所述的权利要求所界定的范围为准。

Claims (10)

1.一种用于实现一芯片的输出入单元，其包含有：
一主区域，其可容纳所述输出入单元中各电路的布局；以及
多个输出入端口，设置于所述主区域内；所述多个输出入端口可传输同一输出入点的信号，每一输出入端口可分别提供一对应的预设区域，各预设区域可容纳一输出入垫，且所述输出入垫是一接合线垫，而每一输出入垫设有一接合线开口，所述多个输出入端口所对应的多个预设区域中至少有一预设区域与该主区域呈部分重叠；
其中，所述多个输出入端口可使所述输出入单元形成多种不同的配置，在各配置中至少有一输出入端口所对应的预设区域设置有一输出入垫，并至少有另一输出入端口所对应的预设区域空置而未设置输出入垫。
2.如权利要求1所述的输出入单元，其中，在该主区域与至少一预设区域呈部分重叠之处设置有有源电路布局。
3.如权利要求1所述的输出入单元，其中，所述多个预设区域皆与该主区域呈部分重叠，每一输出入端口设置的位置与其对应的预设区域部分重叠。
4.如权利要求1所述的输出入单元，其中，各主区域包含有一核心装置区域与一输出入装置区域，而所述多个预设区域与该主区域部分重叠的区域位于所述输出入装置区域内，且所述多个预设区域中至少有一预设区域与所述核心装置区域部分重叠。
5.如权利要求1所述的输出入单元，其中，各预设区域可容纳的输出入垫包含有一导电层，而所述多个输出入端口是于所述导电层上相互分开。
6.一种实现一芯片的方法，其包含有：
提供一种多输出入端口输出入单元，使其包含有：
一主区域，其可容纳所述输出入单元中各电路的布局；以及
多个输出入端口，设置于所述主区域内；所述多个输出入端口可传输同一输出入点的信号，每一输出入端口可分别提供一对应的预设区域，其中，所述预设区域可容纳一输出入垫，且所述多个输出入端口所对应的多个预设区域中至少有一预设区域与所述主区域呈部分重叠；
于所述芯片的区域中摆放至少一个多输出入端口输出入单元；以及
于每一个摆放后的多输出入端口输出入单元的多个输出入端口中选择一个输出入端口，以便于所述输出入端口所对应的预设区域中实现一输出入垫；
其中，当为一多输出入端口输出入单元选择一输出入端口时，根据一组装厂接合线规则来进行选择。
7.如权利要求6所述的方法，其中，当为一给定多输出入端口输出入单元选择一输出入端口时，若选出的输出入端口所对应的预设区域与一相邻输出入单元的输出入垫位置呈部分重叠，则于所述给定多输出入端口中改选另一输出入端口。
8.如权利要求6所述的方法，其另包含有：
提供另一种单输出入端口输出入单元，其包含有单一输出入端口，对应于单一输出入垫。
9.如权利要求6所述的方法，其另包含有：
于一多输出入端口输出入单元选出输出入端口与对应的预设区域后，实现一支持层以于所述预设区域中实现所述输出入垫。
10.如权利要求9所述的方法，其另包含有：
在提供所述多输出入端口输出入单元时，于该主区域中保持该支持层空置，且使该主区域与至少一预设区域呈部分重叠之处设置有有源电路布局。
CN2009101329570A 2009-04-03 2009-04-03 用于实现芯片的输出入单元及实现一芯片的制造方法 Active CN101510535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101329570A CN101510535B (zh) 2009-04-03 2009-04-03 用于实现芯片的输出入单元及实现一芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101329570A CN101510535B (zh) 2009-04-03 2009-04-03 用于实现芯片的输出入单元及实现一芯片的制造方法

Publications (2)

Publication Number Publication Date
CN101510535A CN101510535A (zh) 2009-08-19
CN101510535B true CN101510535B (zh) 2010-11-03

Family

ID=41002871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101329570A Active CN101510535B (zh) 2009-04-03 2009-04-03 用于实现芯片的输出入单元及实现一芯片的制造方法

Country Status (1)

Country Link
CN (1) CN101510535B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201635175A (zh) * 2015-03-26 2016-10-01 智原科技股份有限公司 積體電路及其實現方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355567A (zh) * 2000-10-13 2002-06-26 德克萨斯仪器股份有限公司 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
US7170179B1 (en) * 2002-04-29 2007-01-30 Cypress Semiconductor Corp. Chip select method through double bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355567A (zh) * 2000-10-13 2002-06-26 德克萨斯仪器股份有限公司 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
US7170179B1 (en) * 2002-04-29 2007-01-30 Cypress Semiconductor Corp. Chip select method through double bonding

Also Published As

Publication number Publication date
CN101510535A (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN101276811B (zh) 半导体器件
US8283944B2 (en) Electronic circuit device
JP2007012848A (ja) 半導体記憶装置及びその製造方法
CN104054172A (zh) 用于堆叠的半导体装置的中介层
US9166593B2 (en) Flexible, space-efficient I/O circuitry for integrated circuits
JPWO2008099711A1 (ja) 半導体装置
CN105006451A (zh) 半导体堆叠封装
US8169068B2 (en) IO cell with multiple IO ports and related techniques for layout area saving
CN103779332A (zh) 具有内置自维护块的集成电路芯片的堆叠芯片模块
CN101236940B (zh) 重配置线路层的线路结构
CN112204735A (zh) 用于选择性外合的电力岛分段
CN101510535B (zh) 用于实现芯片的输出入单元及实现一芯片的制造方法
CN101447475A (zh) 系统级封装
WO2011107612A1 (en) Customizable interconnections between electronic circuits
US7709861B2 (en) Systems and methods for supporting a subset of multiple interface types in a semiconductor device
KR100359591B1 (ko) 반도체 장치
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
US7271485B1 (en) Systems and methods for distributing I/O in a semiconductor device
CN103875072A (zh) 集成电路、多核处理器装置以及集成电路的制造方法
US8618540B2 (en) Semiconductor packages
US8549257B2 (en) Area efficient arrangement of interface devices within an integrated circuit
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same
JP4099502B2 (ja) 半導体チップのｉ／ｏアレイ構造
CN113990843B (zh) 芯片组及其制造方法
CN110008524A (zh) 以单一类型芯片扩展大容量芯片的方法及大容量芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant