CN103000625A - 2．5d/3d集成电路系统的esd保护 - Google Patents

2．5d/3d集成电路系统的esd保护 Download PDF

Info

Publication number
CN103000625A
CN103000625A CN201210019492XA CN201210019492A CN103000625A CN 103000625 A CN103000625 A CN 103000625A CN 201210019492X A CN201210019492X A CN 201210019492XA CN 201210019492 A CN201210019492 A CN 201210019492A CN 103000625 A CN103000625 A CN 103000625A
Authority
CN
China
Prior art keywords
integrated circuit
esd
components
intermediary layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210019492XA
Other languages
English (en)
Other versions
CN103000625B (zh
Inventor
陈佳惠
曾瑞村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103000625A publication Critical patent/CN103000625A/zh
Application granted granted Critical
Publication of CN103000625B publication Critical patent/CN103000625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路结构，包括设置在中介层上的第一集成电路器件和第二集成电路器件。每个集成电路器件中都具有与内部ESD总线连接的静电放电(ESD)保护电路。第一和第二集成电路器件通过中介层相互通信。为了向集成电路器件提供交叉器件的ESD保护，该中介层包括与第一和第二集成电路器件的ESD总线电连接的ESD总线。本发明还提供了一种2.5D/3D集成电路系统的ESD保护。

Description

2.5D/3D集成电路系统的ESD保护
技术领域
本发明涉及的是集成电路结构的ESD保护方案，并且更具体地涉及的是2.5D/3D集成电路结构的ESD保护方案。
背景技术
集成电路(“IC”)被集成到许多电子器件中。IC封装的发展使得可以将多个IC垂直地叠加在所谓的三维(“3D”)封装件中，从而节省了印刷电路板(“PCB”)上的水平面积。为将一个或多个管芯与PCB相连接，被称为2.5D封装件的可选的封装技术可以使用中介层，该中介层可以由半导体材料(诸如，硅)形成。中介层是一种经常被用来为互连布线或被用作为不同IC芯片的接地面/电源面的中间层。在中介层上装配了可以属于同类技术或不同类技术的多个IC芯片。在中介层中通过导电图案为多个IC之间的连接布线。在现今的2.5D/3D应用中的ESD保护仍局限于没有任何芯片对芯片ESD放电路径的内部芯片ESD保护。
发明内容
根据本发明的一个方面，提供了一种集成电路结构，包括：第一集成电路器件和第二集成电路器件，设置在中介层上，每个集成电路器件中都具有与内部ESD总线相连接的静电放电(ESD)保护电路，所述中介层包括与所述第一集成电路器件和所述第二集成电路器件的所述ESD总线电连接的ESD总线，用于向所述集成电路器件提供交叉器件ESD保护。
在该集成电路中，所述第一集成电路器件和所述第二集成电路器件通过所述中介层与位于所述中介层的底面的相应接地连接器相连接，并且所述中介层的ESD总线与位于所述中介层的底面的相应接地连接器电连接。
在该集成电路中，所述中介层包括金属互连层，并且所述中介层的所述ESD总线形成在所述金属互连层内的金属线级层内。
在该集成电路中，所述中介层的所述ESD总线以网状结构被布置在所述第一集成电路器件和所述第二集成电路器件下面。
在该集成电路中，所述第一集成电路器件和所述第二集成电路器件的ESD总线直接与所述中介层的ESD总线电连接，而在其间没有连接任何有源器件。
在该集成电路中，所述第一集成电路和所述第二集成电路至少包括：第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路分别电连接在所述第一集成电路器件的ESD总线和所述第二集成电路器件的ESD总线与所述中介层的ESD总线之间。
在该集成电路中，所述中介层的所述ESD总线包括：第一环形结构，设置在所述第一集成电路器件下面；以及第二环形结构，设置在所述第二集成电路器件下面，并且与所述中介层中的所述第一环形结构相连接。
在该集成电路中，所述第一集成电路器件的ESD总线和所述第二集成电路器件的ESD总线分别直接与所述第一环形结构和所述第二环形结构电连接，而在其间没有连接任何有源器件。
在该集成电路中，所述第一集成电路和所述第二集成电路至少包括第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路分别电连接在所述第一集成电路器件和所述第一环形结构之间以及所述第二集成电路器件和所述第二环形结构之间。
在该集成电路中，至少包括：第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路分别电连接在所述第一集成电路器件的低电源节点和所述第二集成电路器件的低电源节点与所述中介层的所述ESD总线之间。
在该集成电路中，所述第一ESD保护电路和所述第二ESD保护电路分别包括在所述第一集成电路器件和所述第二集成电路器件内，并且电连接在每个集成电路器件的所述低电源节点和ESD总线之间。
在该集成电路中，所述第一ESD保护电路和所述第二ESD保护电路形成在所述中介层中。
在该集成电路中，所述第一ESD保护电路和所述第二ESD保护电路均包括交叉相连的二极管对。
根据本发明的另一方面，提供了一种集成电路结构，包括：中介层，包括金属互连层和所述金属互连层之间的衬底层；以及第一集成电路芯片和第二集成电路芯片，设置在所述中介层上，每个集成电路器件具有芯片上静电放电(ESD)保护电路，每个集成电路芯片的所述芯片上ESD保护电路都包括用于电源到接地保护的ESD电源箝位电路以及输入/输出(I/O)信号ESD保护电路；以及第一噪声隔离ESD保护电路和第二噪声隔离ESD保护电路，分别用于隔离与所述第一集成电路芯片和所述第二集成电路芯片相关的不同的接地之间的噪声；以及其中，为了向所述集成电路芯片提供交叉器件ESD保护，所述中介层包括与所述第一噪声隔离ESD保护电路和所述第二噪声隔离ESD保护电路电连接的ESD总线。
在该集成电路中，所述第一集成电路芯片和所述第二集成电路芯片分别通过所述中介层在所述中介层的所述金属互连层之一处与第一接地连接器和第二接地连接器连接，并且所述中介层的所述ESD总线在所述金属互连层之一处与中介层接地连接器电连接。
在该集成电路中，所述第一接地连接器和所述第二接地连接器分别与所述第一集成电路芯片和所述第二集成电路芯片的所述ESD电源箝位电路以及I/O信号ESD保护电路相连接。
在该集成电路中，所述中介层的ESD总线包括：位于所述第一集成电路芯片和所述第二集成电路芯片下面的金属线网，所述第一集成电路芯片和所述第二集成电路芯片形成在另一个所述金属互连层内。
在该集成电路中，所述第一噪声隔离ESD保护电路和所述第二噪声隔离ESD保护电路形成在所述中介层中，并且分别电连接在所述第一接地连接器和所述第二接地连接器与所述中介层的ESD总线之间。
在该集成电路中，所述顶面金属互连层内的ESD总线包括：第一环形结构；位于所述第一集成电路芯片下面；以及第二环形结构；位于所述第二集成电路芯片下面并且与所述第一环形结构相连接。
在该集成电路中，所述第一噪声隔离ESD保护电路和所述第二噪声隔离ESD保护电路形成在所述中介层中并且分别电连接在所述第一接地连接器和所述第二接地连接器与所述中介层的ESD总线之间。
根据本发明的又一方面，提供了一种集成电路结构，包括：第一集成电路器件和第二集成电路器件，设置在有源中介层上，为了传送交叉芯片ESD电流，所述有源中介层包括与所述第一集成电路器件和所述第二集成电路器件电连接的ESD总线，所述有源中介层包括形成在每个集成电路器件中的所述每个集成电路器件的ESD保护电路，所述每个集成电路器件都与所述有源中介层的ESD总线电连接。
附图说明
所附的视图示出的是本发明的优选实施例以及根据本公开的其他信息，其中：
图1是2.5D/3D集成电路封装件的实施例的示意图；
图2示出的是2.5D/3D集成电路封装件的ESD保护方案的实施例；
图3示出的是在图2的2.5D/3D集成电路封装件的中介层内的ESD总线的一个实施例；
图4示出的是在图2的2.5D/3D集成电路封装件的中介层内的ESD总线的另一个实施例；
图5示出的是2.5D/3D集成电路封装件的ESD保护方案的实施例；
图6示出的是在图5的2.5D/3D集成电路封装件的中介层内的ESD总线的一个实施例；
图7示出的是在图5的2.5D/3D集成电路封装件的中介层内的ESD总线的另一个实施例；以及
图8A-图8C示出的是使用在图1的2.5D/3D集成电路封装件中的ESD保护电路的实施例。
具体实施方式
对于示例性实施例的描述旨在接合附图进行阅读，附图被认为是整个书面描述的一部分。应该理解，在该说明中的相对关系术语，诸如，“下面的”、“上面的”、、“水平的”、“垂直的”、“在...上面”、“在...下面”、“向上的”、“向下的”、“顶部”和“底部”以及其派生词(例如，“水平地”、“向下地”、“向上地”等)与随后所描述的或在论述过程中视图所示出的方向相关。这些相对关系术语旨在更容易地描述，并不要求部件按此特定的方向装配或操作。除非另有明确说明，否则这些涉及了连接，耦合等的术语(诸如“连接的”和“互连的”)涉及的是彼此直接固定或连接或通过中间结构间接地固定或附接的结构之间的关系，以及两者可移动或不可移动的连接或关系。另外，除非另有说明，否则关于电连接等的术语(诸如，“接合的”、“连接的”以及“互连的”)涉及的都是相互直接通信或通过中间结构间接通信的结构之间的关系。
在本文中公开的改进的2.5D/3D集成电路(IC)设计提供了用于提供交叉芯片(cross-chip)ESD保护的整体ESD总线。在该改进的技术中，在2.5D/3D IC的整个I/O范围内连续地设置ESD总线提供了可靠的ESD保护。在实施例中，为了获得可靠的“交叉芯片”ESD保护，整体的ESD总线被结合到与每个芯片的ESD总线相连接的中介层中。
图1是2.5D/3D集成电路封装件10的实例的高示意性视图。由于通常的ESD保护结构既应用于2.5D设计又应用于3D设计，所以该封装件在此被称为“2.5D/3D”设计。如图1所示，2.5D/3D IC封装件10包括设置在中介层20上的芯片30的三芯片堆叠。该芯片堆叠30的芯片被标记为“芯片#1-1”、“芯片#1-2”以及“芯片#1-3”。芯片堆叠30中的每个芯片都具有其自身的用于导通ESD电流的ESD总线32。第二、第三和第四芯片40、50和60也分别设置在中介层20上并且具有其自身的相应的ESD总线42、52和62。要特别注意的是，该中介层具有其自身的整体ESD总线22，如下面更详细地描述的该总线22与芯片30、40、50、60的ESD总线相连接。芯片30、40、50、60彼此互连并且通过小的导电凸块70与中介层20互连，该导电凸块70可以被称为“微凸块”或“μ凸块”。为了将IC封装件10与在其上设置了该IC封装件的印刷电路板(“PCB”)(未示出)相连接，将导电凸块或导电球62设置在中介层20的底面上。通常，PCB可以具有形成在其底面上的更大的导电“球”。将IC芯片与中介层20相连接的微凸块70可以具有与将中介层20与PCB相连接的凸块62所不同的尺寸和电性能。
应该理解，设置在中介层上的芯片可以属于同类设计或不同类设计并且可以(仅作为实例)是逻辑芯片、存储芯片、存储器堆叠件、现场可编程门阵列(FPGA)、集成的无源器件(IPD)或微处理器。
本领域的技术人员将熟知，中介层20包括了半导体衬底(例如，硅衬底)，该半导体衬底具有分别形成在其正面和背面的主要面上的正面互连层和背面互连层。在一些应用中，衬底是不接地的，并且由此是电浮动的。正面互连层和背面互连层中的每个都可以包括多个金属间介电(IMD)层，这些金属间介电层包括通孔级层(via level layer)(V1、V2等)以及金属线级层(metal line level layer)(例如，M1、M2等)。当然，该中介层也可以包括并且使用其他连接层，诸如，PO、OD或RDL层。正面互连层中的导体可以通过从半导体衬底的正面延伸到半导体衬底的背面的硅通孔(“TSV”)与背面互连层中的金属导体电连接。根据对中介层结构的这种大概了解，根据图2-图7对2.5D/3D IC系统的ESD保护方案的实施例进行说明。
图2示出的是2.5D/3D IC封装件100的实现方式，该封装件具有在无源中介层内的整体ESD总线，该无源中介层与每个芯片的ESD整体总线相连接，从而提供了完整的交叉芯片ESD保护网络。尽管所示的2.5D/3D IC封装件100仅具有两个芯片(被标记为芯片#1和芯片#2)，但应该理解，该设计同样适用于具有两个以上芯片的封装件，诸如，图1中所示的封装件。
就其ESD保护方面而言，每个芯片140都具有通常的内部ESD保护方案。每个芯片都具有连接在高电源轨146和低电源轨144之间并且与I/O输入端(在图2的底部被标记为“I/O”)相连接的I/O缓冲器150。每个芯片140还都包括：连接在供电轨道144、146之间的用于I/O ESD保护的ESD电源箝位电路148和第一ESD保护模块152(被标记为“ESD1”)以及连接在供电轨道144和芯片ESD总线142之间的用于噪声ESD保护的第二ESD模块154。应该理解，根据设计要求，每个芯片140都可以包括多个ESD模块148，152和模块154。每个芯片的低电源轨都与相应的接地凸块连接器113(VSS1或VSS2)相连接，该接地凸块连接器具有相应的接地分配器。中介层105(下面进行描述)的ESD总线119与接地连接器(VSS)相连接，该接地连接器具有与集成电路器件相连接的接地连接器VSS1、VSS2不同的接地分配器(ground assignment)。地电位VSS1、VSS2和VSS可以通过PCB的与相同的接地分配器相连接，但对于噪声隔离而言，接地VSS1、VSS2、VSS在IC芯片级上是断开的。当然，对于不考虑噪声隔离的IC系统而言，VSS1、VSS2和VSS可以与集成电路器件的相同的接地分配器连接，并且在此情况下可以省略ESD2保护。
图8A-图8C示出了ESD电源箝位电路148以及第一和第二ESD模块152、154的常规实施例。图8A具体地示出了包括RC电路(由电阻器R和电容器C形成)、反相器I以及晶体管T的电源箝位电路148。图8B示出的是ESD模块152，并且该模块包括一对堆叠的二极管D1和D2，这对二极管连接在电源线和地线146、144之间，在其间连接有I/O节点。该ESD模块152被配置成提供输入/输出(I/O)信号ESD保护电路。最后，图8C中示出了ESD模块154并且该ESD模块154包括一对交叉连接(背对背)的二极管D3和D4，这对二极管连接在低电源轨144和芯片的ESD总线142之间。该模块提供了噪声隔离ESD保护电路并且通过中介层的ESD总线完成了ESD保护网络。
回到图2，以参考标号105表示多层中介层。该多层中介层105包括(从底部到顶部)背面金属互连层107、衬底层109以及顶面或正面金属互连层111。背面金属互连层107及正面金属互连层111皆可能包含多层金属层及介电层供多层金属绕线使用。导电凸块113被设置在底面互连层107处并且被标记为VDD1和VDD2(分别用于芯片#1和芯片#2高电源)、VSS1和VSS2(分别用于芯片#1和芯片#2低电源(即，接地))、I/O(用于芯片I/O)以及VSS(共用于芯片#1、芯片#2以及中介层ESD接地)。为了与芯片140的相匹配的微凸块117相连接，中介层105具有微凸块115。每组微凸块115、117都通过穿过中介层105形成的导电通孔121(以及任选的一个或多个横向的金属互连件)与对应的导电凸块113相连接。在一个实施例中，ESD总线119形成在顶面金属互连层111内并且通过其各自的导电通孔121与VSS导电凸块相连接。当然，ESD总线119也可以整体地或部分地在中介层内的其他互连层(仅作为实例，背面金属层、RPL层、OD层或PO层)中形成。芯片140的I/O通过位于顶面金属互连件111中的一个或多个导线123连接在一起，从而允许芯片间相通信。中介层105的ESD总线119用于消除位于任意两个不同的芯片引脚之间的交叉芯片的ESD事件。例如，图2中所示的虚线路径165示出的是用于芯片#1的VDD1终端上的ESD事件160的放电路径。该放电路径165以如下方式进行：从VDD1终端/凸块经过中介层105的对应的导电通孔121；到达芯片#1的高电源轨146；经过芯片#1的ESD电源箝位电路148；经过芯片#1的低电源轨144；经过芯片#1的ESD2模块154；进入并且经过中介层105的ESD总线119；到达芯片#2的低电源轨144；并且向下通过中介层105内的对应的导电通孔到达芯片#2的VSS2终端。在不连接中介层105内的ESD总线119的情况下，释放交叉芯片ESD电流的唯一路径将会穿过位于两个芯片之间(例如，从轨道146到I/O150、ESD模块152并且经过界面导线123到达第二芯片)的界面信号，从而增大了界面电路处的ESD故障几率。
图3示出的是中介层200的实施例的示意性俯视图。图3具体地示出了中介层内部的ESD总线(例如，图1中的ESD总线22或图2中的ESD总线119)的布局实施例。在该实施例中，ESD总线210被布置在导电的网状布局(mesh layout)中，优选地是金属网状布局。如上面根据图1和图2所论述的那样，芯片(诸如，芯片220a、220b、220c和220d(通过虚线轮廓示出))被设置在中介层200和ESD总线210上方。芯片220到导电网210(例如，到网交叉点212或偶数的网脚214)的连接是通过从上面的芯片220穿过中介层111中的导电通孔121而构成的(见图2)。同样地，从网210到导电凸块113(尤其是VSS凸块113)的连接是由穿过互连层111、衬底109以及底部金属互连层107而形成的导电通孔121所构成的(再次见图2)。该网布局提供了两个有益之处。首先，该网状布局提供了多个合适的位置来连接上面的芯片以及下面的导电凸块113。因此该设计非常灵活，同时该设计还在网内留出了大量开口区域216，通过这些开口区域可以形成与芯片220(例如，VDD、VSS和I/O)的其他连接。其次，由于该网状总线简化了为ESD电流的通过提供短路径的选择性连接，所以该网状总线210允许了ESD放电的低电阻路径设计。这种能力改进了ESD性能。
图4示出的是中介层200A的可选的实施例的示意性俯视图。图4具体地示出了中介层内的ESD总线(例如，图1中的ESD总线22或图2中的ESD总线119)的布局的实施例。在该实施例中，ESD总线210A被布置在多个连接的环230a、230b、230c、230d中，每个连接的环都与相应的上面的芯片220a、220b、220c、220d相结合。这些环分别限定出了较大的(与图3中的设计相比较的时候)开口区域240a、240b、240c、240d，这些开口区域通过金属连接件250相连接。金属连接件250可以被配置成网，从而提供可以允许导电通孔穿过其延伸的开口区域252。当中介层200A中的资源是有限的或非常昂贵的时候可以使用该实施例，这是因为，ESD总线210在中介层中占用的金属区域更少(即，所占用的空间更小)并且留下了更多可以允许其他连接件(垂直的和水平的)穿过的开口区域。在该实施例中，优选地在环230的角上形成芯片到ESD总线的连接件，这些角中的一些被标记为角235。也可以将ESD总线到导电凸块113连接件形成至角235或环状连接区域250。
图5示出的是2.5D/3D IC封装件100A的另一个实例。除了中介层105是有源的而不是无源的以外，IC封装件100A与图2中所示的以及上面描述的IC封装件相同，并且类似的参考标号同样被用于表示类似的部件。图5中可以看出，IC封装件100A包括经过修改的中介层105A，该中介层被用于相关的经过修改的芯片140A。芯片140A不包括噪声保护ESD2模块154或ESD总线142(见图2)。然而，经过修改的中介层105A中构造有与ESD总线119A相连接的ESD2模块154A。芯片140A的低电源轨144被标记为芯片140A的ESD总线。
图2A中所示的虚线路径165A示出的是放电路径，该放电路径用于分配到芯片#1的VDD1终端上的ESD事件。该放电路径以如下方式进行：从VDD1终端经过中介层105A的相应的导电通孔121；到达芯片#1的高电源轨146；经过芯片#1的ESD电源箝位电路148；经过芯片#1的充当第一芯片ESD总线的低电源轨144；进入中介层105A内部的第一ESD2模块154A；经过中介层105A的ESD总线119A；经过与芯片#2连接的第二ESD2模块154A；并且向下通过中介层105内部的相应的导电通孔到达芯片#2的VSS2终端。在不连接中介层105内的ESD总线119A的情况下，两个芯片之间的界面电路将遭遇到交叉芯片的ESD事件并且处于该ESD事件所造成的危险下。
尽管图5示出的是噪声隔离ESD2电路形成在有源的中介层105A中，但是应该理解，系统的其他ESD保护部件也可以形成在该有源中介层中，该其他ESD保护部件包括，例如，用于增强IC系统性能的ESD电源箝位电路和/或I/O信号ESD保护电路。
图6示出的是中介层300的实施例的示例性俯视图。与图3类似，图6具体地示出了中介层内部的ESD总线(例如，图1的ESD总线22或图5中的ESD总线119A)的布局。在该实施例中，ESD总线210被布置在导电的网状布局中，优选地是金属网状布局。芯片320a、320b、320c和320d(通过虚线轮廓示出)被设置在中介层300上以及ESD总线119A上方。ESD2模块350形成在中介层105A(见图5)的衬底层109中并且在一个端部处通过中介层111内部的导电通孔和/或互连365与ESD总线310相连接，并且在另一个端部处通过导电互连和通孔360向上直到相应的芯片320的ESD总线。这些连接件的垂直方面可以出现在网开口316内。在该实施例中，芯片320不需要与ESD总线310直接连接，而是通过有源器件(即，通过ESD2模块350)进行连接。根据图3的实施例，从网310到导电凸块113(尤其是VSS凸块113)的连接件由穿过互连层111、衬底以及底部金属互连层107形成的导电通孔121构成(再次见图2)。
应该理解，中介层中的整体ESD总线不必须形成在单个的导电层中。而是可以使用不同的导电层形成ESD总线，从而形成网连接。在实施例中，即使是背面金属层也能够用于形成部分的整体ESD总线。
如上面根据图3所述的那样，网状的ESD总线布局提供了多个用于制造连接件的便利位置并且由此在设计上非常灵活，同时还能够在网内留下大量开口区域316，穿过这些开口区域可以形成与芯片320的其他连接件。中介层105A可以包括一个以上的用于每个芯片320的ESD2模块350。网状总线310为ESD放电提供了低电阻，这是因为，该网状总线减小了发生ESD事件的ESD路径的长度。这种能力改善了ESD性能。
图7示出的是中介层300A的可选实施例的示意性俯视图。与图4类似，图7具体地示出了中介层内部的ESD总线(例如，图1的ESD总线22或图5中的ESD总线119A)的布局。在该实施例中，ESD总线310被布置在多个连接的环330a、330b、330c、330d中，每个连接的环都与相应的上面的芯片320a、320b、320c、320d相结合。这些环分别限定出了大的开口区域340a、340b、340c、340d，这些开口区域通过金属连接件350相连接，该金属连接件350可以被配置成网，从而提供了开口区域352，导电通孔连接穿过该开口区域352延伸。当中介层中的资源有限的时候，可以使用该实施例，这是因为ESD总线310在中介层中占用的金属区域更少(即，所占用的空间更小)并且提供了更多用于其他连接件(垂直的以及水平的)的开口区域。根据图6的实施例，芯片到ESD模块的连接件通过垂直的和水平的互连件360构成，而ESD模块到ESD总线的连接件通过垂直的和水平的互连件365构成。从ESD总线310A至导电凸块113的连接件可以在环形连接区域350的角335或边337中形成。
尽管图2、图3、图6和图7所示出的ESD总线119、119A具有网状构造或环形构造，但应该理解，根据设计需要也可以使用其他形状和构造。通常，通过最小化ESD总线中的ESD路径的长度来增强ESD性能。以此原则作为指导，可以基于相应的芯片导电凸块70和中介层导线凸块62的位置以及中介层的互连层107、111内部的金属互连的布局来设计ESD总线布局。从上述公开中应该理解，中介层内部的ESD路径可以只包括无源部件(例如，导线和/或电容器)或可以包括有源部件(例如，二极管)。
应该意识到，即使在本文中根据2.5D封装件的设计或混合的2.5D/3D设计对各个实施例进行了描述，其中，单个芯片和芯片堆叠件都被设置在中介层上，但应该理解，在此所述的ESD保护结构仍适用于带有芯片堆叠件和中介层的纯3D设计，该芯片堆叠件设置在中介层上并且该中介层部分用于在堆叠件的芯片之间通信。而且，甚至可以将该ESD保护结构使用在芯片不共享I/O的设计中，这是因为，ESD事件可能发生在不同芯片的电源/接地引脚之间。该中介层为交叉芯片提供了ESD保护，从而提供了可靠并且全面的ESD保护。
在本文中公开的2.5D/3D集成电路结构的一个实施例中，该集成电路结构包括设置在中介层上的第一集成电路器件和第二集成电路器件。每个集成电路器件在其中都具有与内部ESD总线连接的静电放电(ESD)保护电路。为了向集成电路器件提供交叉器件ESD保护，该中介层包括与第一和第二集成电路器件的ESD总线电连接的ESD总线。
在2.5D/3D集成电路结构的其他实施例中，该结构包括中介层，该中介层具有金属互连层以及其间的衬底层，并且第一集成电路芯片和第二集成电路芯片被设置在该中介层上。每个集成电路器件都具有芯片上静电放电(ESD)保护电路。每个集成电路芯片的芯片上ESD保护电路都包括用于保护电源到接地的ESD电源箝位电路以及输入/输出(I/O)信号ESD保护电路。为了不同接地之间的噪声隔离，该2.5D/3D集成电路结构还包括分别与第一集成电路芯片和第二集成电路芯片相结合的第一噪声隔离ESD保护电路和第二噪声隔离ESD保护电路。为了向集成电路芯片提供交叉器件ESD保护，该中介层包括与第一噪声隔离ESD保护电路和第二噪声隔离ESD保护电路电连接的ESD总线。
在另一个实施例中，集成电路结构包括设置在有源中介层上的第一集成电路器件和第二集成电路器件，为了传送交叉芯片的ESD电流，该有源中介层包括与第一集成电路器件和第二集成电路器件电连接的ESD总线。该有源中介层包括形成在每个集成电路器件中的与有源中介层的ESD总线电连接的每个集成电路器件的ESD保护电路。
虽然已经通过示例性的实施例对本发明进行了描述，但本发明并不局限于此。相反地，所附的权利要求应该包括本发明的其他变型和实施例。本领域的技术人员可以在不背离本发明的范围和等效设置的范围的条件下实现这些变型和实施例。

Claims (21)

1.一种集成电路结构，包括：
第一集成电路器件和第二集成电路器件，设置在中介层上，每个集成电路器件中都具有与内部ESD总线相连接的静电放电(ESD)保护电路，所述中介层包括与所述第一集成电路器件和所述第二集成电路器件的所述ESD总线电连接的ESD总线，用于向所述集成电路器件提供交叉器件ESD保护。
2.根据权利要求1所述的集成电路，其中，所述第一集成电路器件和所述第二集成电路器件通过所述中介层与位于所述中介层的底面的相应接地连接器相连接，并且所述中介层的ESD总线与位于所述中介层的底面的相应接地连接器电连接。
3.根据权利要求1所述的集成电路，其中，所述中介层包括金属互连层，并且所述中介层的所述ESD总线形成在所述金属互连层内的金属线级层内。
4.根据权利要求3所述的集成电路结构，其中，所述中介层的所述ESD总线以网状结构被布置在所述第一集成电路器件和所述第二集成电路器件下面。
5.根据权利要求4所述的集成电路结构，并且其中，所述第一集成电路器件和所述第二集成电路器件的ESD总线直接与所述中介层的ESD总线电连接，而在其间没有连接任何有源器件。
6.根据权利要求4所述的结成电路结构，其中，所述第一集成电路和所述第二集成电路至少包括：第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路分别电连接在所述第一集成电路器件的ESD总线和所述第二集成电路器件的ESD总线与所述中介层的ESD总线之间。
7.根据权利要求3所述的集成电路结构，其中，所述中介层的所述ESD总线包括：
第一环形结构，设置在所述第一集成电路器件下面；以及
第二环形结构，设置在所述第二集成电路器件下面，并且与所述中介层中的所述第一环形结构相连接。
8.根据权利要求7所述的集成电路结构，其中，所述第一集成电路器件的ESD总线和所述第二集成电路器件的ESD总线分别直接与所述第一环形结构和所述第二环形结构电连接，而在其间没有连接任何有源器件。
9.根据权利要求7所述的集成电路，其中，所述第一集成电路和所述第二集成电路至少包括第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路分别电连接在所述第一集成电路器件和所述第一环形结构之间以及所述第二集成电路器件和所述第二环形结构之间。
10.根据权利要求1所述的集成电路结构，至少包括：第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路分别电连接在所述第一集成电路器件的低电源节点和所述第二集成电路器件的低电源节点与所述中介层的所述ESD总线之间。
11.根据权利要求10所述的集成电路结构，其中，所述第一ESD保护电路和所述第二ESD保护电路分别包括在所述第一集成电路器件和所述第二集成电路器件内，并且电连接在每个集成电路器件的所述低电源节点和ESD总线之间。
12.根据权利要求10所述的集成电路结构，其中，所述第一ESD保护电路和所述第二ESD保护电路形成在所述中介层中。
13.根据权利要求10所述的集成电路结构，其中，所述第一ESD保护电路和所述第二ESD保护电路均包括交叉相连的二极管对。
14.一种集成电路结构，包括：
中介层，包括金属互连层和所述金属互连层之间的衬底层；以及
第一集成电路芯片和第二集成电路芯片，设置在所述中介层上，每个集成电路器件具有芯片上静电放电(ESD)保护电路，每个集成电路芯片的所述芯片上ESD保护电路都包括用于电源到接地保护的ESD电源箝位电路以及输入/输出(I/O)信号ESD保护电路；以及
第一噪声隔离ESD保护电路和第二噪声隔离ESD保护电路，分别用于隔离与所述第一集成电路芯片和所述第二集成电路芯片相关的不同的接地之间的噪声；以及
其中，为了向所述集成电路芯片提供交叉器件ESD保护，所述中介层包括与所述第一噪声隔离ESD保护电路和所述第二噪声隔离ESD保护电路电连接的ESD总线。
15.根据权利要求14所述的集成电路，其中，所述第一集成电路芯片和所述第二集成电路芯片分别通过所述中介层在所述中介层的所述金属互连层之一处与第一接地连接器和第二接地连接器连接，并且所述中介层的所述ESD总线在所述金属互连层之一处与中介层接地连接器电连接。
16.根据权利要求15所述的集成电路结构，其中，所述第一接地连接器和所述第二接地连接器分别与所述第一集成电路芯片和所述第二集成电路芯片的所述ESD电源箝位电路以及I/O信号ESD保护电路相连接。
17.根据权利要求16所述的集成电路结构，其中，所述中介层的ESD总线包括：位于所述第一集成电路芯片和所述第二集成电路芯片下面的金属线网，所述第一集成电路芯片和所述第二集成电路芯片形成在另一个所述金属互连层内。
18.根据权利要求17所述的集成电路结构，其中，所述第一噪声隔离ESD保护电路和所述第二噪声隔离ESD保护电路形成在所述中介层中，并且分别电连接在所述第一接地连接器和所述第二接地连接器与所述中介层的ESD总线之间。
19.根据权利要求16所述的集成电路结构，其中，所述顶面金属互连层内的ESD总线包括：第一环形结构；位于所述第一集成电路芯片下面；以及第二环形结构；位于所述第二集成电路芯片下面并且与所述第一环形结构相连接。
20.根据权利要求19所述的集成电路结构，其中，所述第一噪声隔离ESD保护电路和所述第二噪声隔离ESD保护电路形成在所述中介层中并且分别电连接在所述第一接地连接器和所述第二接地连接器与所述中介层的ESD总线之间。
21.一种集成电路结构，包括：
第一集成电路器件和第二集成电路器件，设置在有源中介层上，为了传送交叉芯片ESD电流，所述有源中介层包括与所述第一集成电路器件和所述第二集成电路器件电连接的ESD总线，所述有源中介层包括形成在每个集成电路器件中的所述每个集成电路器件的ESD保护电路，所述每个集成电路器件都与所述有源中介层的ESD总线电连接。
CN201210019492.XA 2011-09-08 2012-03-09 2.5d/3d集成电路系统的esd保护 Active CN103000625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/227,502 US9245852B2 (en) 2011-09-08 2011-09-08 ESD protection for 2.5D/3D integrated circuit systems
US13/227,502 2011-09-08

Publications (2)

Publication Number Publication Date
CN103000625A true CN103000625A (zh) 2013-03-27
CN103000625B CN103000625B (zh) 2016-01-13

Family

ID=47829661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210019492.XA Active CN103000625B (zh) 2011-09-08 2012-03-09 2.5d/3d集成电路系统的esd保护

Country Status (2)

Country Link
US (2) US9245852B2 (zh)
CN (1) CN103000625B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104346250A (zh) * 2013-07-26 2015-02-11 阿尔特拉公司 差错恢复封装组件
CN104600687A (zh) * 2015-01-06 2015-05-06 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
CN107293538A (zh) * 2016-04-11 2017-10-24 力祥半导体股份有限公司 暂态电压抑制集成电路
CN107346230A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于封装内查找表的处理器
CN107924909A (zh) * 2015-08-27 2018-04-17 高通股份有限公司 包括静电放电（esd）保护的集成电路（ic）封装
CN109690769A (zh) * 2018-11-01 2019-04-26 长江存储科技有限责任公司 集成电路静电放电总线结构和相关方法
CN111244085A (zh) * 2020-01-17 2020-06-05 伟芯科技(绍兴)有限公司 一种多芯片封装结构和提高多芯片esd的封装方法
US10950588B2 (en) 2018-05-07 2021-03-16 Industrial Technology Research Institute Chip package structure and manufacturing method thereof
TWI804046B (zh) * 2020-11-25 2023-06-01 愛普科技股份有限公司 顯示控制器及其顯示系統

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051175A1 (ja) * 2011-10-06 2013-04-11 パナソニック株式会社 半導体集積回路装置
US9069924B2 (en) 2011-12-29 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit cell
US9076807B2 (en) * 2012-09-11 2015-07-07 Analog Devices, Inc. Overvoltage protection for multi-chip module and system-in-package
US9362252B2 (en) * 2013-03-13 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of ESD protection in stacked die semiconductor device
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US20150048497A1 (en) * 2013-08-16 2015-02-19 Qualcomm Incorporated Interposer with electrostatic discharge protection
US9960227B2 (en) * 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
US9502892B2 (en) 2013-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit and related method
US9510454B2 (en) 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
US9401353B2 (en) * 2014-08-08 2016-07-26 Qualcomm Incorporated Interposer integrated with 3D passive devices
GB201415636D0 (en) 2014-08-08 2014-10-22 Ge Healthcare Bio Sciences Sterile sensor insertion
DE102015104409B4 (de) * 2015-03-24 2019-12-12 Tdk-Micronas Gmbh Halbleiter-Anordnung mit ESD-Schutzschaltung
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
DE112015006904T5 (de) * 2015-09-14 2018-08-02 Intel IP Corporation Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
US10312220B2 (en) 2016-01-27 2019-06-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10497674B2 (en) 2016-01-27 2019-12-03 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
TWI652778B (zh) 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
KR102487532B1 (ko) * 2016-04-28 2023-01-12 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 적층 반도체 칩
CN105977938B (zh) * 2016-06-17 2018-09-25 中国电子科技集团公司第二十四研究所 芯片esd保护电路
US10366968B2 (en) * 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
CN108022911A (zh) * 2016-10-31 2018-05-11 深圳市中兴微电子技术有限公司 一种倒装芯片封装的片上系统
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
JP6991059B2 (ja) * 2017-12-21 2022-01-12 新光電気工業株式会社 保護回路モジュール、電子装置
US11282776B2 (en) * 2018-02-22 2022-03-22 Xilinx, Inc. High density routing for heterogeneous package integration
US10916497B2 (en) * 2018-09-27 2021-02-09 Micron Technology, Inc. Apparatuses and methods for protecting transistor in a memory circuit
US10461749B1 (en) * 2018-10-25 2019-10-29 Shenzhen GOODIX Technology Co., Ltd. Ground intermediation for inter-domain buffer stages
CN110249531B (zh) * 2018-10-25 2023-08-11 深圳市汇顶科技股份有限公司 用于域间缓冲级的接地中间器件
WO2020097859A1 (zh) * 2018-11-15 2020-05-22 华为技术有限公司 一种集成电路
US11676941B2 (en) 2018-12-07 2023-06-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
KR20200073643A (ko) * 2018-12-14 2020-06-24 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
TWI694581B (zh) 2018-12-26 2020-05-21 財團法人工業技術研究院 靜電放電防護裝置與具有電容的整合被動元件
US11133256B2 (en) * 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device
US20210098987A1 (en) * 2019-09-26 2021-04-01 Priya Walimbe Electrostatic discharge protection for stacked-die system
US11145627B2 (en) 2019-10-04 2021-10-12 Winbond Electronics Corp. Semiconductor package and manufacturing method thereof
US11398469B1 (en) 2020-03-31 2022-07-26 Xilinx, Inc. Electrostatic discharge (ESD) protection in stacked chips
US11418024B2 (en) * 2020-06-09 2022-08-16 Western Digital Technologies, Inc. Electrostatic discharge circuit using booster cell
EP3944317A1 (en) * 2020-07-21 2022-01-26 Nexperia B.V. An electrostatic discharge protection semiconductor structure and a method of manufacture
US11616019B2 (en) * 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly
WO2022236764A1 (zh) * 2021-05-13 2022-11-17 迪克创新科技有限公司 电子装置
US11689014B2 (en) * 2021-06-24 2023-06-27 Qualcomm Incorporated Electrostatic discharge circuit for multi-voltage rail thin-gate output driver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145143A (zh) * 1994-03-28 1997-03-12 英特尔公司 采用偏置和端接的pnp晶体管链的静电放电保护电路
CN101118327A (zh) * 2006-07-31 2008-02-06 三星电子株式会社 多层柔性膜封装和包括其的液晶显示装置
US20090079071A1 (en) * 2007-09-25 2009-03-26 Bucknell Chapman Webb Stress relief structures for silicon interposers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644167A (en) 1996-03-01 1997-07-01 National Semiconductor Corporation Integrated circuit package assemblies including an electrostatic discharge interposer
US6989572B2 (en) * 2003-07-09 2006-01-24 Semiconductor Components Industries, L.L.C. Symmetrical high frequency SCR structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145143A (zh) * 1994-03-28 1997-03-12 英特尔公司 采用偏置和端接的pnp晶体管链的静电放电保护电路
CN101118327A (zh) * 2006-07-31 2008-02-06 三星电子株式会社 多层柔性膜封装和包括其的液晶显示装置
US20090079071A1 (en) * 2007-09-25 2009-03-26 Bucknell Chapman Webb Stress relief structures for silicon interposers

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9294092B2 (en) 2013-07-26 2016-03-22 Altera Corporation Error resilient packaged components
CN104346250A (zh) * 2013-07-26 2015-02-11 阿尔特拉公司 差错恢复封装组件
CN104600687B (zh) * 2015-01-06 2018-03-30 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
CN104600687A (zh) * 2015-01-06 2015-05-06 武汉新芯集成电路制造有限公司 三维集成电路的静电保护电路
CN107924909A (zh) * 2015-08-27 2018-04-17 高通股份有限公司 包括静电放电（esd）保护的集成电路（ic）封装
CN107293538A (zh) * 2016-04-11 2017-10-24 力祥半导体股份有限公司 暂态电压抑制集成电路
CN107293538B (zh) * 2016-04-11 2019-10-25 力智电子股份有限公司 暂态电压抑制集成电路
CN107346230A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于封装内查找表的处理器
US10950588B2 (en) 2018-05-07 2021-03-16 Industrial Technology Research Institute Chip package structure and manufacturing method thereof
CN109690769A (zh) * 2018-11-01 2019-04-26 长江存储科技有限责任公司 集成电路静电放电总线结构和相关方法
US10879164B2 (en) 2018-11-01 2020-12-29 Yangtze Memory Technologies Co., Ltd. Integrated circuit electrostatic discharge bus structure and related method
CN111244085A (zh) * 2020-01-17 2020-06-05 伟芯科技(绍兴)有限公司 一种多芯片封装结构和提高多芯片esd的封装方法
TWI804046B (zh) * 2020-11-25 2023-06-01 愛普科技股份有限公司 顯示控制器及其顯示系統

Also Published As

Publication number Publication date
CN103000625B (zh) 2016-01-13
US20160093606A1 (en) 2016-03-31
US20130063843A1 (en) 2013-03-14
US10262989B2 (en) 2019-04-16
US9245852B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
CN103000625B (zh) 2.5d/3d集成电路系统的esd保护
CN104350595B (zh) 克服分划板区域限制的大型硅中介板
CN100565847C (zh) 半导体集成电路器件
US8552569B2 (en) Stacked semiconductor device including ESD protection circuits and method of fabricating the stacked semiconductor device
US10431566B2 (en) Apparatuses comprising semiconductor dies in face-to-face arrangements
US10886224B2 (en) Power distribution network using buried power rail
US6770963B1 (en) Multi-power ring chip scale package for system level integration
US20090321893A1 (en) Multi-die integrated circuit device and method
US8890607B2 (en) Stacked chip system
US10163823B2 (en) Method and apparatus of ESD protection in stacked die semiconductor device
US7902668B2 (en) Flip chip semiconductor device including an unconnected neutralizing electrode
CN112753098A (zh) 半导体装置
WO2020066797A1 (ja) 半導体集積回路装置および半導体パッケージ構造
US7986036B2 (en) Power/ground network of integrated circuits and arrangement thereof
CN108010897B (zh) 半导体器件和包括半导体器件的半导体封装
US20230378099A1 (en) Semiconductor packages and methods for forming the same
CN100521186C (zh) 半导体器件
US8828800B2 (en) Method of forming adaptive interconnect structure having programmable contacts
US20220293527A1 (en) Semiconductor packages and methods for forming the same
US9030025B2 (en) Integrated circuit layout
US9633969B2 (en) Semiconductor device, semiconductor chip, and method of manufacturing semiconductor device
JP2000332122A (ja) ヒューズ、ヒューズ・アレイ、ヒューズ構成
CN105322943B (zh) 具有接口电路的集成电路、和用于接口电路的接口单元
US20140264913A1 (en) Semiconductor Device
TW202407932A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant