CN107924909A - 包括静电放电（esd）保护的集成电路（ic）封装 - Google Patents

包括静电放电（esd）保护的集成电路（ic）封装 Download PDF

Info

Publication number
CN107924909A
CN107924909A CN201680049199.4A CN201680049199A CN107924909A CN 107924909 A CN107924909 A CN 107924909A CN 201680049199 A CN201680049199 A CN 201680049199A CN 107924909 A CN107924909 A CN 107924909A
Authority
CN
China
Prior art keywords
esd
static discharge
integrated circuit
encapsulation
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680049199.4A
Other languages
English (en)
Inventor
S·顾
E·R·沃莱
R·拉多伊契奇
U·雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107924909A publication Critical patent/CN107924909A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路(IC)封装，其包括管芯、耦合到管芯的封装基板以及耦合到封装基板的第一静电放电(ESD)保护组件，其中第一静电放电(ESD)保护组件被配置成提供封装级静电放电(ESD)保护。在一些实现中，第一静电放电(ESD)保护组件被嵌入在封装基板中。在一些实现中，管芯包括被配置成提供管芯级静电放电(ESD)保护的内部静电放电(ESD)保护组件。在一些实现中，内部静电放电(ESD)保护组件和第一静电放电(ESD)保护组件被配置成为管芯提供累积静电放电(ESD)保护。

Description

包括静电放电（ESD）保护的集成电路（IC）封装
相关申请的交叉引用
本申请要求于2015年8月27日向美国专利商标局提交的非临时申请No. 14/838,034的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
各种特征涉及集成电路(IC)封装，并且更具体而言涉及包括静电放电(ESD) 保护的集成电路(IC)封装。
背景
图1解说了包括管芯的集成电路封装的配置。具体而言，图1解说了集成电路封装100，其包括管芯102和封装基板106。封装基板106包括介电层和多个互连110。封装基板106是层压基板。多个互连110包括迹线、焊盘和/或通孔。管芯102通过多个焊球112耦合到封装基板106。封装基板106通过多个焊球 116耦合到印刷电路板(PCB)108。
集成电路封装100被设计成在特定封装操作下操作。例如，集成电路封装100 被设计成在一定的可靠性要求和电子应力边界内操作。电子应力边界的示例包括电压边界(例如，电压变化)、电流边界(例如，电流变化)和静电放电(ESD) 边界。类似地，管芯102被设计成在类似的电子应力边界内操作。在封装级对这些电子应力边界进行测试。也就是说，集成电路封装100由电子测试器(例如，ESD测试器)测试，以确定集成电路封装100整体上是否在指定的电子应力边界内。
不同的设备(例如，移动设备、车载设备)可指定不同的封装操作、不同的可靠性和不同的电子应力边界(例如，不同的ESD要求)。因而，由于每台设备的不同可靠性和不同电子应力边界规范，所以针对管芯和封装的不同电路设计对不同设备而言是合乎需要的。然而，重新设计管芯102的电路设计的过程可能相当昂贵。在许多情形中，该成本太高，以至于令人望而却步。
而且，对管芯102的电路设计的改变将导致集成电路封装100的整体电子可靠性和灵敏度的改变。例如，对管芯102的电路设计的改变可造成管芯102的不同电子应力边界和集成电路封装100的不同电子应力边界。因而，重新设计管芯102的电路设计可能要求对集成电路封装100进行实质性的重新设计。在最坏的情形场景中，芯片102的新电路设计可能根本无法与集成电路封装100的现有设计一起工作。
因此，存在对一种集成电路封装的需求，其可以与不同的设备、应用、可靠性要求和电子应力边界联用，而不必完全重新设计管芯，但同时满足其中实现了集该成电路封装的设备的需求和/或要求。
概述
各种特征涉及包括静电放电(ESD)保护的集成电路(IC)封装。
一个示例提供了一种集成电路(IC)封装，其包括管芯、耦合到管芯的封装基板以及耦合到封装基板的第一静电放电(ESD)保护组件，其中第一静电放电 (ESD)保护组件被配置成提供封装级静电放电(ESD)保护。
另一示例提供了一种电子设备，其包括集成电路(IC)封装，该IC封装包括管芯和耦合到该管芯的封装基板。该电子设备还包括耦合到集成电路(IC)封装的中介体，其中该中介体包括第一静电放电(ESD)保护组件。第一静电放电(ESD)保护组件被配置成提供静电放电(ESD)保护。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。
图1解说了集成电路(IC)封装。
图2解说了包括静电放电(ESD)保护组件的集成电路封装的示例的剖面图。
图3解说了静电放电(ESD)保护组件的示例的剖面图。
图4解说了静电放电(ESD)保护组件的示例的剖面图。
图5解说了另一静电放电(ESD)保护组件的示例的剖面图。
图6解说了静电放电(ESD)保护组件的示例的视图。
图7解说了包括静电放电(ESD)保护组件的集成电路封装中的电路的电路图的示例。
图8解说了包括被嵌入在封装基板中的静电放电(ESD)保护组件的集成电路封装的示例的剖面图。
图9解说了包括被耦合到中介体的静电放电(ESD)保护组件的集成电路封装的示例的剖面图。
图10解说了包括静电放电(ESD)保护组件的集成电路封装中的电路的电路图的示例。
图11(其包括图11A-11C)解说了用于提供/制造包括静电放电(ESD)保护组件的集成电路封装的示例性工序。
图12(其包括图12A-12B)解说了用于提供/制造包括被耦合到中介体的静电放电(ESD)保护组件的集成电路封装的示例性工序。
图13解说了用于提供/制造包括静电放电(ESD)保护组件的集成电路封装的方法的示例性流程图。
图14解说了可集成本文中所描述的集成电路封装、半导体器件、管芯、集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
本公开描述了一种包括管芯、耦合到管芯的封装基板以及耦合到封装基板的第一静电放电(ESD)保护组件的设备封装(例如，集成电路(IC)封装)。第一静电放电(ESD)保护组件被配置成提供封装级静电放电(ESD)保护。在一些实现中，第一静电放电(ESD)保护组件被嵌入在封装基板中。在一些实现中，管芯包括被配置成提供管芯级静电放电(ESD)保护的内部静电放电 (ESD)保护组件。在一些实现中，内部静电放电(ESD)保护组件和第一静电放电(ESD)保护组件被配置成为管芯的一些或所有输入/输出(I/O)端子提供累积静电放电(ESD)保护。
包括静电放电(ESD)保护组件的示例性集成电路(IC)封装
图2解说了包括被配置成提供封装级静电放电(ESD)保护的静电放电(ESD) 保护组件的设备封装的示例。具体而言，图2解说了集成电路(IC)封装200 的示例，其包括基板202、管芯204、静电放电(ESD)保护组件206以及包封层210。集成电路(IC)封装200被安装在印刷电路板(PCB)250上。管芯 204可以是包括若干晶体管和/或其他电子组件的集成电路(IC)。管芯204可以是逻辑管芯和/或存储器管芯。如下面将进一步描述的，管芯204可包括被配置成提供管芯级静电放电(ESP)保护的内部静电放电(ESP)保护组件240。在一些实现中，静电放电(ESD)保护组件206(例如，第一静电放电(ESD) 保护组件)和/或内部静电放电(ESD)保护组件240(例如，第二静电放电(ESD) 保护组件)可被配置成允许管芯204和集成电路(IC)封装200满足至少一个静电放电(ESD)测试模型。在一些实现中，在没有静电放电(ESD)保护组件206和/或内部静电放电(ESD)保组件240的情况下，管芯204和集成电路(IC)封装200可能不满足特定静电放电(ESD)测试模型。下面进一步描述各种静电放电(ESD)测试模型的示例。
基板202可以是封装基板和/或中介体。管芯204耦合(例如，安装)到基板 202。更具体而言，管芯204通过第一多个焊球242耦合到基板202。在一些实现中，管芯204可以按不同方式耦合到基板202。
基板202包括第一介电层220、第二介电层222、第三介电层223、第一阻焊层 224、第二阻焊层226以及若干互连227。第一介电层220可以是芯层。在一些实现中，第一介电层220可以是预浸层。第二介电层222和/或第三介电层223 可以是一个或多个介电层(例如，一个或多个预浸层)。互连227可包括形成在第一介电层220、第二介电层222和/或第三介电层223中的迹线、焊盘和/ 或通孔。第一阻焊层224形成在基板202的第一表面(例如，底面、面向PCB 250的表面)上。第二阻焊层226形成在基板202的第二表面(例如，顶面、面向管芯204的表面)上。
包封层210至少部分地封装管芯204。包封层210可包括模塑和/或环氧树脂填充。
如图2所示，静电放电(ESD)保护组件206被耦合到基板202。更具体而言，静电放电(ESD)保护组件206被耦合到基板202的表面(例如，底面、面向 PCB 250的表面)。需要注意，静电放电(ESD)保护组件206可以按不同方式耦合到基板202。例如，静电放电(ESD)保护组件206可被定位在基板202 的不同表面(例如，顶面、面向管芯204的表面)上。在一些实现中，静电放电(ESD)保护组件206可被定位在包封层210内。在一些实现中，静电放电 (ESD)保护组件206可被嵌入在基板202中。至少在图8中进一步详细描述了嵌入在基板中的静电放电(ESD)保护组件的示例。
静电放电(ESD)保护组件206向集成电路(IC)封装200提供若干技术优点。首先，静电放电(ESD)保护组件206提供比内部静电放电(ESD)保护组件 240更好的ESD保护。这是因为静电放电(ESD)保护组件206比内部静电放电(ESD)保护组件240大得多，且因此能够提供更稳健、可靠和/或强大的 ESD保护。内部静电放电(ESD)保护组件240(如果包括在管芯204中的话) 被管芯204的大小限制，且因此仅能够提供有限的ESD保护。
第二，静电放电(ESD)保护组件206更容易设计为分开的组件，而不是集成在管芯204中。管芯204具有许多晶体管器件，并且在管芯204中集成静电放电(ESD)保护组件要求比分开的静电放电(ESD)保护组件206的制造工艺更加复杂的制造工艺。
第三，由于静电放电(ESD)保护组件206是分开的电子组件，所以管芯204 不需要被重新设计。取而代之地，可以基于所预期的和/或所预计的应用(例如，移动应用、车载应用)来与管芯204分开地设计静电放电(ESD)保护组件206。因此，尽管管芯204和集成电路(IC)封装200被配置成在特定应用(例如，移动应用)下操作并且通过特定测试模型(例如，第一测试模型)，静电放电 (ESD)保护组件206仍然被配置成当集成电路(IC)封装200在另一应用(例如车载应用)下操作时允许管芯204和集成电路(IC)封装200操作并且通过与该特定测试模型不同的另一特定测试模型(例如，第二测试模型)。例如，管芯204可被配置成在移动设备中操作，但是通过使用静电放电(ESD)保护组件206，管芯204和集成电路(IC)封装200可以与机动车辆(其具有更高的电压和/或更高的电流规范/要求)中的电子设备一起实现，而不必完全重新设计管芯204。
在一些实现中，静电放电(ESD)保护组件206耦合(例如，直接耦合、间接耦合)到管芯204的至少一个输入/输出(I/O)端子。在一些实现中，管芯204 的所有输入/输出(I/O)端子耦合(例如，直接耦合、间接耦合)到静电放电 (ESD)保护组件206。因而，在一些实现中，管芯204的输入/输出(I/O)端子中的至少一些或所有端子被静电放电(ESD)保护组件206保护。
图2解说了被耦合到静电放电(ESD)保护组件206的第一多个互连270、第二多个互连272和第三多个互连274。静电放电(ESD)保护组件206被配置成提供封装级静电放电(ESD)保护。
第一多个互连270被定位在基板202中/基板202上。第一多个互连270可包括迹线、通孔、焊盘、凸块和/或焊料互连。第一多个互连270可被配置成为去往和来自管芯204的第一输入/输出(I/O)信号提供电路径。第二多个互连272 被定位在基板202中/基板202上。第二多个互连272可包括迹线、通孔、焊盘、凸块和/或焊料互连。第二多个互连272可被配置成为去往管芯204的功率信号 (例如，Vdd)提供电路径。第三多个互连274被定位在基板202中/基板202 上。第三多个互连274可包括迹线、通孔、焊盘、凸块和/或焊料互连。第三多个互连274可被配置成为来自管芯204的接地参考信号(例如，Vss)提供电路径。第一多个互连270、第二多个互连272和/或第三多个互连272可(例如，通过第一多个焊球242)耦合到管芯204。不同实现可具有耦合到静电放电 (ESD)保护组件206的不同数量的互连。
如上所述，图2进一步解说了集成电路(IC)封装200通过第二多个焊球252 耦合(例如，装载)在印刷电路板(PCB)250上。更具体而言，集成电路(IC) 封装200的基板202通过第二多个焊球252耦合到PCB 250。在一些实现中，集成电路(IC)封装200可以按不同方式耦合到PCB 250。
在一些实现中，若干静电放电(ESD)保护组件(例如，管芯的内部静电放电 (ESD)保护组件240和封装基板的静电放电(ESD)保护组件206)可为管芯204和集成电路(IC)封装200提供累积静电放电(ESD)保护。下面在图 7和图10中进一步详细描述累积静电放电(ESD)保护。静电放电(ESD)保护组件206可提供封装级静电放电(ESD)保护(例如，对集成电路(IC)封装200中的管芯204和其他组件的保护)。在一些实现中，在集成电路(IC) 封装200内部提供静电放电(ESD)保护组件206可在设备中提供占用空间节省，因为静电放电(ESD)保护组件206可被提供在集成电路(IC)封装200 的可用空间中。
在一些实现中，管芯204被配置成在提供给集成电路(IC)封装200的第一电压下操作，并且静电放电(ESD)保护组件(例如，静电放电(ESD)保护组件206、240、906)允许管芯204在集成电路(IC)封装200被耦合到向集成电路(IC)封装200提供第二放电电压的电源时操作。
图2解说了静电放电(ESD)保护组件206被置于且位于基板202的下方。然而，静电放电(ESD)保护组件206可以按不同方式被置于且位于集成电路(IC) 封装200中或者集成电路(IC)封装200上。例如，静电放电(ESD)保护组件206可被定位在基板202之上且与管芯204共面。在一些实现中，静电放电 (ESD)保护组件206可至少部分地被包封层210包封。在一些实现中，静电放电(ESD)保护组件206可被嵌入在基板202中，这在下面的图8中进一步描述。
示例性静电放电保护(ESD)组件
不同实现可使用静电放电(ESD)保护组件的不同设计。图3-6解说了静电放电(ESD)保护组件的各种示例。
图3解说了可以与设备封装(例如，集成电路(IC)封装)一起实现的静电放电(ESD)保护组件配置306的示例的剖面图。在一些实现中，静电放电(ESD) 保护组件配置306可被实现为图2中所描述的静电放电(ESD)保护组件206。静电放电(ESD)保护组件配置306可被配置为半导体器件。
如图3所示，静电放电(ESD)保护组件206包括静电放电(ESD)保护组件配置306。静电放电(ESD)保护组件配置306包括第一P-(轻P掺杂)层300、第一N-(轻N掺杂)层302、第二P-层304、第一P+(重P掺杂)层308、第一N+(重N掺杂)层310、第二P+层312、第二N-层320、第二N+层322、第一触点互连330、第二触点互连340、第三触点互连342和第四触点互连350。第一N-层302、第二P+层312和第二N-层320被定位在第一P-层300中。第二P-层304和第一N+层310被定位在第一N-层302中。第一P+层308被定位在第二P-层304中。第二N+层322被定位在第二N-层320中。
第二P-层304至少部分地包封第一P+层308。第一N-层302至少部分地包封第二P-层304和第一N+层310。第二N-层320至少部分地包封第二N+层322。第一P-层300至少部分地包封第一N-层302、第二P+层312和第二N-层320。第一触点互连330耦合到第一P+层308。第一触点互连330可被配置成为接地参考信号(Vss)提供电路径。第二触点互连340耦合到第一N+层310。第三触点互连342耦合到第二P+层312。第二触点互连340和第三触点互连342被配置成为输入/输出(I/O)信号提供电路径。第四触点互连350耦合到第二N+ 层322。第四触点互连350可被配置成为功率信号(Vdd)提供电路径。
第一触点互连330可(例如，通过微凸块和/或焊料互连)耦合到第一多个互连270。第二触点互连340和第三触点互连342可(例如，通过迹线、焊盘、微凸块和/或焊料互连)耦合到第二多个互连272。第四触点互连350可(例如，通过微凸块和/或焊料互连)耦合到第三多个互连274。
在一些实现中，第一N-层302和第二P-层304被配置成作为第一二极管360 操作，其中第一N-层302是第一二极管360的阴极侧，而第二P-层304是第一二极管360的阳极侧。
在一些实现中，第一P-层300和第二N-层320被配置成作为第二二极管370 操作，其中第一P-层300是第二二极管370的阳极侧，而第二N-层320是第二二极管370的阴极侧。
需要注意，不同实现可具有各种P-、P+、N-和N+层的不同配置，且因此，图 3所示的配置仅仅是示例性的。
图4解说了另一静电放电(ESD)保护组件的剖面图。如图4所示，静电放电 (ESD)保护组件206包括至少两个静电放电(ESD)保护组件配置306a-b。因而，图4解说了静电放电(ESD)保护组件206包括多个静电放电(ESD) 保护组件配置306a-b(例如，静电放电(ESD)保护组件配置306a-b的阵列)。如图4进一步所示，各种静电放电(ESD)保护组件配置306a-b共享第一P- (轻P掺杂)层300。在一些实现中，可存在用于管芯204的每个输入/输出(I/O) 端子的一个静电放电(ESD)保护组件配置306。
图5解说了可以与设备封装(例如，集成电路(IC)封装)一起实现的另一静电放电(ESD)保护组件配置506的示例的剖面图。在一些实现中，静电放电 (ESD)保护组件配置506可被实现为图2中所描述的静电放电(ESD)保护组件206。静电放电(ESD)保护组件配置506可被配置为半导体器件。
静电放电(ESD)保护组件配置506类似于图3的静电放电(ESD)保护组件配置306，区别之处在于静电放电(ESD)保护组件配置506还包括介电层500、第一互连530、第二互连540和第三互连550。
第一互连530耦合到第一触点互连330。第二互连540耦合到第二触点互连340 和第三触点互连342。第三互连550耦合到第四触点互连350。第一互连530 可被配置成为接地参考信号(Vss)提供电路径。第二互连540被配置成为输入/输出(I/O)信号提供电路径。第三互连550可被配置成为功率信号(Vdd) 提供电路径。第一互连530可(例如，通过微凸块和/或焊料互连)耦合到第一多个互连270。第二互连540可(例如，通过微凸块和/或焊料互连)耦合到第二多个互连272。第三互连550可(例如，通过微凸块和/或焊料互连)耦合到第三多个互连274。
类似于图4，图5的静电放电(ESD)保护组件206可包括一个或多个(例如，多个)静电放电(ESD)保护组件配置506。
图6解说了另一静电放电(ESD)保护组件的示例的视图。如图6所示，静电放电(ESD)保护组件206包括按阵列布置的多个静电放电(ESD)保护组件配置506(例如，506a-b)。需要注意，图6的静电放电(ESD)保护组件206 可表示多个静电放电(ESD)保护组件配置306(例如，306a-b或更多)。还需要注意，为了清楚起见，图6中未示出静电放电(ESD)保护组件206的所有组件。图6的静电放电(ESD)保护组件206可被配置为半导体器件。
图6解说了如何在静电放电(ESD)保护组件206中将各种静电放电(ESD) 保护组件配置506(例如，506a-h)电耦合在一起的示例。更具体而言，图6 解说了静电放电(ESD)保护组件配置506中的一些ESD保护组件配置如何可共享用于接地参考信号(例如，Vss)和功率信号(例如，Vdd)的一个或多个路径(例如，一个或多个电路径)。如图6所示，第一互连530a被耦合到各种静电放电(ESD)保护组件配置506的第一触点互连330。类似地，第三互连550a被耦合到各种静电放电(ESD)保护组件配置506的第四触点互连350。第一互连530a可耦合到被配置成为接地参考信号(例如，Vss)提供电路径的第一互连600。第一互连600可包括基板202的通孔和/或焊料互连。第二互连 540a可耦合到被配置成为输入/输出(I/O)信号提供电路径的第二互连610。第二互连610可包括基板202的通孔和/或焊料互连。第三互连550a可耦合到被配置成为功率信号(例如，Vdd)提供电路径的第三互连620。第三互连620可包括基板202的通孔和/或焊料互连。
图6进一步解说了第一互连530b被耦合到各种其他静电放电(ESD)保护组件配置506(例如，506e-h)的第一触点互连330。类似地，第三互连550b被耦合到各种其他静电放电(ESD)保护组件配置506(例如，506e-h)的第四触点互连350。
第一互连530b可耦合到被配置成为接地参考信号(例如，Vss)提供电路径的第一互连630。第一互连630可包括基板202的通孔和/或焊料互连。第二互连 540b可耦合到被配置成为输入/输出(I/O)信号提供电路径的第二互连640。第二互连640可包括基板202的通孔和/或焊料互连。第三互连550b可耦合被配置成为功率信号(例如，Vdd)提供电路径的第三互连650。第三互连650 可包括基板202的通孔和/或焊料互连。
下面至少在图7和10中进一步解说和描述可如何配置、布置和/或电耦合二极管以在集成电路(IC)封装200和管芯204中提供静电放电(ESD)保护的示例。
包括静电放电(ESD)保护组件的集成电路(IC)封装的示例性电路图。
图7解说了包括被配置成在集成电路(IC)封装(例如，设备封装)中提供静电放电(ESD)保护的若干二极管的示例性电路图700。电路图700包括管芯电路702、封装基板电路704和静电放电(ESD)保护电路706。静电放电(ESD) 保护电路706可以是封装基板电路704的一部分。管芯电路702可表示管芯204 的电路的至少一部分。封装基板电路704可表示基板202的电路的至少一部分。静电放电(ESD)保护电路706可表示静电放电(ESD)保护组件206的电路的至少一部分。
管芯电路702包括第一端子710(例如，内部管芯电路I/O)、第二端子712、第三端子714和第四端子716。第一端子710、第二端子712、第三端子714和第四端子716可以是管芯(例如，管芯204)的输入/输出(I/O)端子。电路图 700的不同实现可具有不同数量的端子。
管芯电路702还包括彼此串联和/或并联布置的多个二极管720。多个二极管720可被配置为管芯(例如，管芯204)的静电放电(ESD)保护组件(例如，内部静电放电(ESD)保护组件240)。
多个二极管720包括二极管722、二极管724、二极管726和二极管728。二极管722串联耦合到二极管724。第一端子710被连接在二极管722和二极管724 之间。二极管726串联耦合到二极管728。第二端子712被连接在二极管726 和二极管728之间。二极管722和二极管724与二极管726和二极管728并联。用于接地参考信号(Vss)的接地端子730被耦合到二极管722和二极管726 的阳极部分。用于功率信号(Vdd)的功率端子732被耦合到二极管724和二极管728的阴极部分。
静电放电(ESD)保护电路706包括多个二极管760。多个二极管760可被配置为静电放电(ESD)保护组件(例如，静电放电(ESD)保护组件206)，其被耦合到封装基板(例如，基板202)。
多个二极管760包括二极管762、二极管764、二极管766和二极管768。二极管762串联耦合到二极管764。二极管766串联耦合到二极管768。二极管762 和二极管764与二极管766和二极管768并联。用于接地参考信号(Vss)的接地端子730被耦合到二极管762和二极管766的阳极部分。用于功率信号 (Vdd)的功率端子732被耦合到二极管764和二极管768的阴极部分。二极管722和二极管724之间的端子被耦合到二极管762和二极管764之间的端子。二极管726和二极管728之间的端子被耦合到二极管766和二极管768之间的端子。
图7还解说了输入/输出端子(例如，第一端子710)、接地端子730和功率端子732耦合到印刷电路板(PCB)电路708。PCB电路708可表示PCB 250的电路的至少一部分。在一些实现中，电路图700解说了管芯的内部静电放电 (ESD)保护组件和封装基板的静电放电(ESD)保护组件可如何为集成电路 (IC)封装(例如，集成电路(IC)封装的管芯)提供累积静电放电(ESD) 保护。
图7解说了可如何使用累积静电放电(ESD)保护来为集成电路(IC)封装提供稳健的保护。在一些实现中，累积静电放电(ESD)保护是使用彼此结合使用以提供更有效和强大的静电放电(ESD)保护的两个或更多个静电放电(ESD) 保护组件(例如，并联和/或串联耦合的静电放电(ESD)保护组件)。例如，作为类比，彼此串联耦合的两个电阻器提供等效电阻器，其具有比彼此串联耦合的个体电阻器中的每一个电阻器更高的电阻。
类似地，彼此耦合的两个或更多个静电放电(ESD)保护组件提供累积静电放电(ESD)保护组件，其提供比个体静电放电(ESD)保护组件中的每一个ESD 保护组件更大的静电放电(ESD)保护。因此，通过将来自集成电路(IC)封装的不同部分的静电放电(ESD)保护组件编组，本公开提供了有效、高效且稳健的静电放电(ESD)保护。
另外，即使当静电放电(ESD)保护组件中的一个ESD保护组件失效或不按设计操作时，累积静电放电(ESD)保护也可提供静电放电(ESD)保护。因此，通过使用若干静电放电(ESD)保护组件，累积静电放电(ESD)保护可为集成电路(IC)封装提供容错静电放电(ESD)保护。例如，在管芯电路702中的静电放电(ESD)保护组件可能失效(或可能无法正常工作)的情形中，耦合到封装基板电路704的静电放电(ESD)保护电路706仍然可为集成电路(IC)封装(例如，IC封装的管芯)提供静电放电(ESD)保护。
包括静电放电(ESD)保护组件的示例性集成电路(IC)封装
在一些实现中，静电放电(ESD)保护组件可被嵌入在封装基板中。图8解说了包括被嵌入在封装基板中的静电放电(ESD)保护组件的设备封装的示例。具体而言，图8解说了集成电路(IC)封装800的示例，其包括基板802、管芯204、静电放电(ESD)保护组件806以及包封层210。集成电路(IC)封装 800被安装在印刷电路板(PCB)250上。管芯204可以是包括若干晶体管和/ 或其他电子组件的集成电路(IC)。管芯204可以是逻辑管芯和/或存储器管芯。管芯204可包括内部静电放电(ESD)保护组件240。
图8的集成电路(IC)封装800类似于图2的集成电路(IC)封装200，不同之处在于静电放电(ESD)保护组件806被嵌入在基板802中。在一些实现中，静电放电(ESD)保护组件806类似于如在图3-6中所描述的静电放电(ESD) 保护组件206。
图8解说了被耦合到静电放电(ESD)保护组件806的第一多个互连870、第二多个互连872和第三多个互连874。第一多个互连870被定位在基板802中/ 基板202上。第一多个互连870可包括迹线、通孔和/或焊盘。第一多个互连 870可被配置成为去往和来自管芯204的第一输入/输出(I/O)信号提供电路径。第二多个互连872被定位在基板802中/基板202上。第二多个互连872可包括迹线、通孔和/或焊盘。第二多个互连872可被配置成为去往管芯204的功率信号(例如，Vdd)提供电路径。第三多个互连874被定位在基板802中/基板202上。第三多个互连874可包括迹线、通孔和/或焊盘。第三多个互连874可被配置成为来自管芯204的接地参考信号(例如，Vss)提供电路径。第一多个互连870、第二多个互连872和/或第三多个互连872可(例如，通过第一多个焊球242)耦合到管芯204。不同实现可具有不同数量的耦合到静电放电(ESD) 保护组件806的互连。
在一些实现中，若干静电放电(ESD)保护组件(例如，管芯的内部静电放电 (ESD)保护组件240和封装基板的静电放电(ESD)保护组件806)可为管芯204和集成电路(IC)封装800提供累积静电放电(ESD)保护，如以上在图7中所描述。
包括耦合到中介体的静电放电(ESD)保护组件的示例性集成电路(IC)封装在一些实现中，静电放电(ESD)保护组件可被耦合到中介体。图9解说了包括被耦合到中介体的静电放电(ESD)保护组件的设备封装的示例。具体而言，图9解说了集成电路(IC)封装200的示例，其包括基板202、管芯204、静电放电(ESD)保护组件206以及包封层210。集成电路(IC)封装200通过多个焊球252耦合到中介体902。中介体902通过多个焊球952耦合到印刷电路板(PCB)250。
图9的集成电路(IC)封装200类似于图2的集成电路(IC)封装200，不同之处在于集成电路(IC)封装200被耦合到包括静电放电(ESD)保护组件906 的中介体902。在一些实现中，静电放电(ESD)保护组件906类似于如在图 3-6中所描述的静电放电(ESD)保护组件206。在一些实现中，中介体902可耦合到图8的集成电路(IC)封装800，而非集成电路(IC)封装200。
图9解说了被耦合到静电放电(ESD)保护组件906的第一多个互连970、第二多个互连972和第三多个互连974。第一多个互连970被定位在中介体902 中/中介体202上。第一多个互连970可包括迹线、通孔、焊盘、凸块和/或焊料互连。第一多个互连970可被配置成为去往和来自管芯204的第一输入/输出 (I/O)信号提供电路径。第二多个互连972被定位在中介体902中/中介体202 上。第二多个互连972可包括迹线、通孔、焊盘、凸块和/或焊料互连。第二多个互连972可被配置成为去往管芯204的功率信号(例如，Vdd)提供电路径。第三多个互连974被定位在中介体902中/中介体202上。第三多个互连974可包括迹线、通孔、焊盘、凸块和/或焊料互连。第三多个互连974可被配置成为来自管芯204的接地参考信号(例如，Vss)提供电路径。第一多个互连970、第二多个互连972和/或第三多个互连972可(例如，通过第一多个焊球242、焊球252)耦合到管芯204。不同实现可具有不同数量的耦合到静电放电(ESD) 保护组件906的互连。另外，在不同实现中，静电放电(ESD)保护组件906 的定位或位置可以不同。例如，静电放电(ESD)保护组件906可被定位在中介体902之上或者被嵌入在中介体902中。
在一些实现中，若干静电放电(ESD)保护组件(例如，管芯的内部静电放电 (ESD)保护部件240、封装基板的静电放电(ESD)保护组件206和/或中介体的静电放电(ESD)保护组件906)可为管芯204和集成电路(IC)封装200 提供累积静电放电(ESD)保护。下面在图10中进一步详细描述累积静电放电 (ESD)保护。
包括耦合到中介体的静电放电(ESD)保护组件的集成电路(IC)封装的示例性电路图
图10解说了包括被配置成在集成电路(IC)封装中提供静电放电(ESD)保护的若干二极管的另一示例性电路图1000。电路图1000类似于图7的电路图700，不同之处在于其包括用于附加静电放电(ESD)保护的附加电路。电路图1000 包括如上面在图7中所描述的管芯电路702、封装基板电路704和静电放电 (ESD)保护电路706。
电路图1000还包括中介体电路1004以及静电放电(ESD)保护电路1006。静电放电(ESD)保护电路1006可以是中介体电路1004的一部分。中介体电路 1004可表示中介体902的电路的至少一部分。静电放电(ESD)保护电路1006 可表示静电放电(ESD)保护组件906的电路的至少一部分。
静电放电(ESD)保护电路1006包括多个二极管1060。多个二极管1060可被配置为静电放电(ESD)保护组件(例如，静电放电(ESD)保护组件906)，其被耦合到中介体(例如，中介体902)。
多个二极管1060包括二极管1062、二极管1064、二极管1066和二极管1068。二极管1062串联耦合到二极管1064。二极管1066串联耦合到二极管1068。二极管1062和二极管1064与二极管1066和二极管1068并联。用于接地参考信号(Vss)的接地端子1030被耦合到二极管1062和二极管1066的阳极部分。用于功率信号(Vdd)的功率端子1032被耦合到二极管1064和二极管1068的阴极部分。二极管1062和二极管1064之间的端子被耦合到二极管762和二极管764之间的端子。二极管1066和二极管1066之间的端子被耦合到二极管766 和二极管768之间的端子。
在一些实现中，电路图1000解说了管芯的内部静电放电(ESD)保护部件240、封装基板的静电放电(ESD)保护组件206和/或中介体的静电放电(ESD)保护组件906如何可为管芯204和集成电路(IC)封装200提供累积静电放电 (ESD)保护。
图10解说了可如何使用累积静电放电(ESD)保护来为集成电路(IC)封装提供稳健的保护。在一些实现中，累积静电放电(ESD)保护是使用彼此结合使用以提供更有效和强大的静电放电(ESD)保护的两个或更多个静电放电(ESD) 保护组件(例如，并联和/或串联耦合的静电放电(ESD)保护组件)。例如，作为类比，彼此串联耦合的两个电阻器提供等效电阻器，其具有比彼此串联耦合的个体电阻器中的每一个电阻器更高的电阻。
类似地，彼此耦合的两个或更多个静电放电(ESD)保护组件提供累积静电放电(ESD)保护组件，其提供比个体静电放电(ESD)保护组件中的每一个ESD 保护组件更大的静电放电(ESD)保护。因此，通过将来自集成电路(IC)封装的不同部分的静电放电(ESD)保护组件分组，本公开提供了有效、高效且稳健的静电放电(ESD)保护。累积静电放电(ESD)保护可包括来自管芯电路702的静电放电(ESD)保护组件、封装基板电路704的静电放电(ESD)保护电路706和/或中介体电路1004的静电放电(ESD)保护电路1006的静电放电(ESD)保护。
另外，即使当静电放电(ESD)保护组件中的一个或多个ESD保护组件失效或不按设计操作时，累积静电放电(ESD)保护也可提供静电放电(ESD)保护。因此，通过使用若干静电放电(ESD)保护组件，累积静电放电(ESD)保护可为集成电路(IC)封装提供容错静电放电(ESD)保护。例如，在耦合到封装基板电路704的静电放电(ESD)保护电路706可能失效(或可能无法正常工作)的情形中，耦合到中介体1004的静电放电(ESD)保护电路1006仍然可为集成电路(IC)封装(例如，IC封装的管芯)提供静电放电(ESD)保护。
用于制造包括静电放电(ESD)保护组件的集成电路(IC)封装的示例性工序在一些实现中，提供/制造包括静电放电(ESD)保护组件的集成电路(IC)封装包括若干工艺。图11(其包括图11A-11C)解说了用于提供/制造包括静电放电(ESD)保护组件的设备封装(例如，集成电路(IC)封装)的示例性工序。在一些实现中，图11A–11C的工序可被用来提供/制造图8的集成电路(IC) 封装800和/或本公开中所描述的其他集成电路(IC)封装。
应当注意，图11A-11C的工序可以组合一个或多个阶段以简化和/或阐明用于提供/制造包括静电放电(ESD)保护组件的集成电路(IC)封装的工序。在一些实现中，可变化或修改这些工艺的顺序。
如图11A所示，阶段1解说了提供介电层1100之后的状态。介电层1100可以是芯层。在一些实现中，由供应商提供介电层1100。在一些实现中，制造(例如，形成)介电层1100。
阶段2解说了在介电层1100中形成第一腔1101和第二腔1103之后的状态。不同实现可以按不同方式形成第一腔1101和第二腔1103。在一些实现中，可使用激光工艺来形成这些腔。
阶段3解说了在介电层1100上形成第一金属层1102和第二金属层1104之后的状态。第一金属层1102和第二金属层1104的形成和图案化可形成并限定介电层1100上的互连(例如，迹线、焊盘、通孔)。不同实现可使用用于形成第一金属层1102和第二金属层1104的不同工艺。可使用光刻工艺(例如，光蚀刻工艺)来图案化这些金属层。图案化方法可包括经修改半加成或半加成图案化工艺(SAP)。
阶段4解说了在介电层1100中形成腔1107之后的状态。在一些实现中，使用激光来形成(例如，移除)介电层1100的诸部分。
阶段5解说了在包括互连的介电层1100被耦合到载体1110之后的状态。
阶段6解说了在静电放电(ESD)保护组件806被定位在介电层1100(例如，芯层)的腔1107中之后的状态。静电放电(ESD)保护组件806可以是本公开中所描述的任何静电放电(ESD)保护组件。静电放电(ESD)保护组件806 被定位在载体1110之上。
如图11B所示，阶段7解说了在介电层1100的第一表面、腔1107和静电放电 (ESD)保护组件806上形成第二介电层1114之后的状态。第二介电层1114 可以是预浸层。
阶段8解说了将载体1110与介电层1100解耦(例如，分离)之后的状态。
阶段9解说了在介电层1100的第二侧上形成第三介电层1116之后的状态。在一些实现中，第三介电层1116和第二介电层1114为相同介电层。阶段9解说了第二介电层1114和/或第三介电层至少部分地包封静电放电(ESD)保护组件806。
阶段10解说了在第二介电层1114中形成腔1117并且在第三介电层1116中形成腔1119之后的状态。可使用光蚀刻工艺来形成该腔。阶段10涉及第二和第三介电层的通孔腔形成和图案化。图案化方法可包括经修改半加成或半加成图案化工艺(SAP)。
阶段11解说了在第二介电层1114中/上形成互连1120(例如，通孔)和互连 1121(例如，迹线)并且在第三介电层1116中/上形成互连1122(例如，通孔) 和互连1123(例如，迹线)之后的状态。互连1120耦合到互连1121和静电放电(ESD)保护组件806。
阶段12解说了在第二介电层1114上形成第一阻焊层1124并且在第三介电层 1116上形成第二阻焊层1126之后的状态。阶段12解说了基板1130，其包括介电层1100、静电放电(ESD)保护组件806、第二介电层1114、第三介电层 1116、若干互连(例如，互连1120)、第一阻焊层1124以及第二阻焊层1126。基板1130可以是封装基板。基板1130可类似于基板202。
如图11C所示，阶段13解说了通过多个焊球1142将管芯204耦合(例如，安装)到基板1130之后的状态。管芯204可以按不同方式耦合到基板1130。在一些实现中，管芯204可包括如图2中所描述的内部静电放电(ESD)保护组件240。
阶段14解说了在基板1130和管芯204上形成包封层210之后的状态。在一些实现中，包封层210包括模塑和/或环氧树脂填充。
阶段15解说了将多个焊球1160耦合到基板1130之后的状态。在一些实现中，阶段15解说了集成电路(IC)封装1170，其包括基板1130、静电放电(ESD) 保护组件806、管芯204以及包封层210。在一些实现中，集成电路(IC)封装1170类似于如图8中所描述和解说的集成电路(IC)封装800。
用于制造包括静电放电(ESD)保护组件的集成电路(IC)封装的示例性工序在一些实现中，提供/制造包括静电放电(ESD)保护组件的设备封装包括若干工艺。图12(其包括图12A-12B)解说了用于提供/制造包括静电放电(ESD) 保护组件的设备封装(例如，集成电路(IC)封装)的示例性工序。在一些实现中，图12A–12B的工序可被用来提供/制造图9的集成电路(IC)封装900和/ 或本公开中所描述的其他集成电路(IC)封装。
应当注意，图12A-12B的工序可以组合一个或多个阶段以简化和/或阐明用于提供/制造包括静电放电(ESD)保护组件的集成电路(IC)封装的工序。在一些实现中，可改变或修改这些工艺的顺序。
如图12A中所示，阶段1解说了在提供基板202之后的状态。基板202可以是封装基板。基板202可包括至少一个介电层(例如，芯层、预浸层)、若干互连(例如，迹线、焊盘、通孔)，以及至少一个阻焊层(例如，第一阻焊层、第二阻焊层)，如图2和9中所描述。
阶段2解说了在将管芯204通过多个焊球242耦合(例如，安装)到基板202 之后的状态。管芯204可以按不同方式耦合到基板202。在一些实现中，管芯 204可包括如图2中所描述的内部静电放电(ESD)保护组件240。
阶段3解说了在基板202和管芯204上形成包封层210之后的状态。在一些实现中，包封层210包括模塑和/或环氧树脂填充。
阶段4解说了静电放电(ESD)保护组件206耦合到(例如，安装到)基板202 之后的状态。在一些实现中，焊料可被用来将静电放电(ESD)保护组件206 耦合到基板202。然而，不同实现可以按不同方式将静电放电(ESD)保护组件206耦合到基板202。
阶段5解说了将多个焊球252耦合到基板202之后的状态。在一些实现中，阶段5解说了集成电路(IC)封装200，其包括基板202、静电放电(ESD)保护组件206、管芯204以及包封层210。在一些实现中，阶段5处的集成电路(IC) 封装200类似于图2的集成电路(IC)封装200。
如图12B中所示，阶段6解说了在提供中介体902之后的状态。中介体902包括介电层920和若干互连1200。互连1200可包括迹线、通孔和/或焊盘。互连 1200可包括第一多个互连970、第二多个互连972和第三多个互连974，如图 9中所描述。
阶段7解说了静电放电(ESD)保护组件906耦合到(例如，装载到)中介体 902之后的状态。在一些实现中，焊料互连可被用来将静电放电(ESD)保护组件906耦合到中介体902。然而，不同实现可以按不同方式将静电放电(ESD) 保护组件906耦合到中介体902。
阶段8解说了将多个焊球952耦合到中介体902之后的状态。
阶段9解说了在集成电路(IC)封装200耦合到包括静电放电(ESD)保护组件906的中介体902之后的状态。
用于制造包括静电放电(ESD)保护组件的集成电路(IC)封装的方法的示例性流程图
图13解说了用于提供/制造包括静电放电(ESD)保护组件的设备封装(例如，集成电路(IC)封装)的方法1300的示例性流程图。在一些实现中，图13的方法可被用来提供/制造图9的集成电路(IC)封装200和/或本公开中所描述的其他集成电路(IC)封装。
应当注意，图13的流程图可以组合一个或多个工艺以简化和/或阐明该用于提供集成电路(IC)封装的方法。在一些实现中，可改变或修改这些工艺的顺序。该方法(在1305处)提供基板。在一些实现中，由供应商提供基板。在一些实现中，制造(例如，形成)基板。基板可以是封装基板。该基板(例如，基板202)可包括介电层(例如，芯层)和介电层上的金属层。
该方法在基板之中和之上形成(在1310处)若干互连。不同实现可使用用于形成互连的不同工艺。可使用光刻工艺(例如，光蚀刻工艺)来将金属层图案化进互连中。图案化方法可包括经修改半加成或半加成图案化工艺(SAP)。该方法将静电放电(ESD)保护组件(例如，静电放电(ESD)保护组件206) 耦合(在1315处)到基板(例如，基板202)。静电放电(ESD)保护组件可通过焊料互连(或通过凸块和焊料互连)耦合到基板。
该方法将管芯(例如，管芯204)耦合(在1320处)到基板(例如，基板202)。管芯可包括内部静电放电(ESD)保护组件(例如，静电放电(ESD)保护组件240)。多个焊球可被用来将管芯耦合到基板。
该方法在管芯和基板之上形成(在1325处)包封层(例如，包封层210)。该包封层可包括模塑和/或环氧树脂填充。在一些实现中，基板、静电放电(ESD) 保护组件、管芯和包封层可形成集成电路(IC)封装(例如，集成电路(IC) 封装200)。
该方法将集成电路(IC)封装(例如，集成电路(IC)封装200)耦合(在1330 处)到包括静电放电(ESD)保护组件(例如，静电放电(ESD)保护组件906) 的中介体(例如，中介体902)。在一些实现中，若干静电放电(ESD)保护组件(例如，管芯的内部静电放电(ESD)保护部件240、封装基板的静电放电(ESD)保护组件206和/或中介体的静电放电(ESD)保护组件906)可被配置成为管芯204和集成电路(IC)封装200提供累积静电放电(ESD)保护。
静电放电保护(ESD)模型
静电放电(ESD)是由于接触、电短路或介电击穿而引起的两个带电物体之间的突发电流。摩擦起电或静电感应可导致静电的累积。当使得带有不同电荷的物体靠近在一起时，或者当它们之间的电介质击穿时，ESD发生。
静电放电(ESD)可对敏感的电子设备(例如，管芯、集成电路(IC)封装、设备封装)造成损坏。这些设备在遭受高电压时可能受到永久性损坏。因此，这些设备被设计成承受一定程度的静电放电(ESD)。静电放电(ESD)保护程度将取决于装配环境。例如，移动设备可具有与车载设备的静电放电(ESD) 要求程度不同的静电放电(ESD)要求程度。
为了计及这些不同应用(例如，移动应用、车载应用)，已经建立了不同的测试模型来测试和确定设备或设备封装(例如，集成电路(IC)封装)是否适于特定应用(例如，设备封装是否可被用于车做设备和/或车载应用)。
静电放电(ESD)测试模型的示例包括人体模型(HBM)测试模型和充电器件模型(CDM)测试模型。
HBM测试模型被用来表征电子组件或电子设备对ESD损害的敏感性。该测试模拟了人类在电子组件上的放电，这可在人类已积蓄了电荷的情况下发生。
在一些实现中，HBM测试模型通过施加与充电电阻器(例如，1-MΩ电阻器或更高)和电容器(例如，100-pF电容器)串联的高压电源来设立。在电容器被完全充电之后，使用开关将其从高压电源和串联电阻器移除，并将其与放电电阻器(例如，1.5-kΩ电阻器)和待测设备(DUT)(例如，设备封装、集成电路(IC)封装)串联地应用。电压因此通过放电电阻器和DUT完全耗散。不同的HBM测试模型可取决于设备的应用来使用高压电源范围的不同值。在一些实现中，测试期间所使用的电压可以在约0.5kV与4kV之间。不同实现可使用约0.4A与3A之间的不同峰值电流。在一些实现中，HBM测试模型可使用约300纳秒(nS)或更少的放电时间。
CDM测试模型被用来对在自动化制造环境中经常发生的事物进行建模，在自动化制造环境中，机器经常无限期地保持开机，从而致使电子集成电路(IC) 随时间流逝而带电。当IC的一部分接触到接地导体时，该部件的电容上所积聚的电荷放电。
在一些实现中，CDM测试模型可使用约250V与1000V之间的电压。CDM测试模型的示例包括250V CDM模型、500V CDM模型、750V CDM模型和1000V CDM模型。不同实现可使用约4A与12A之间的不同峰值电流。在一些实现中， CDM测试模型可使用约1纳秒(nS)或更少的放电时间。
如以上所提到的，所使用的ESD测试模型将取决于旨在将设备用于或实现在其中的应用。例如，移动设备可能要求与车载设备的ESD测试模型不同的特定 ESD测试模型。
在一些实现中，例如，被设计用于移动设备或用作移动应用的设备封装(例如，集成电路(IC)封装)可通过针对移动设备的测试模型，但是可能不能够在不对设备电路或封装作出改变的情况下通过针对车载设备或车载应用的测试模型。在一些实现中，在设备封装中提供一个或多个静电放电保护(ESD)组件以确保设备封装通过不同的测试模型。在一些实现中，使用该办法避免了必须重新设计设备封装中的管芯，同时提供了与管芯和设备封装最初被设计成用于的电子设备不同的电子设备中所使用和实现的设备封装，从而节省了大量的设计和制造成本。
示例性电子设备
图14解说了可集成有前述集成电路设备、半导体器件、集成电路、管芯、中介体、封装或层叠封装(PoP)中的任意者的各种电子设备。例如，移动电话设备1402、膝上型计算机设备1404以及固定位置终端设备1406可包括如本文中所描述的集成电路设备1400。集成电路设备1400可以是例如本文中所描述的集成电路、管芯、集成电路设备、集成电路设备封装、集成电路器件、层叠封装器件中的任何一种。图14中所解说的设备1402、1404、1406仅是示例性的。其他电子设备也能以集成电路设备1400为其特征，此类集成电路设备包括但不限于包括以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动车辆(例如，自主车辆)中的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
在图2、3、4、5、6、7、8、9、10、11A-11C、12A-B、13和/或14中所解说的一个或多个组件、特征和/或功能可被重新安排和/或组合成单个组件、特征或功能，或可实施在若干组件或功能中。也可添加附加的元件、组件、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、5、6、7、8、9、 10、11A-11C、12A-B、13和/或14及其对应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7、8、9、10、11A-11C、12A-12B、13和/或14 及其对应描述可被用来制造、创建、提供和/或生产集成电路设备。在一些实现中，设备可包括管芯、管芯封装、集成电路(IC)、集成电路设备、集成电路 (IC)封装、设备封装、晶片、半导体器件、层叠封装结构和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，诸实现可能是作为被描绘为流程图、流图、结构图或框图的过程来描述的。尽管流程图可能会将各操作描述为顺序过程，但是这些操作中的许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (20)

1.一种集成电路(IC)封装，包括：
管芯；
耦合到所述管芯的封装基板；以及
耦合到所述封装基板的第一静电放电(ESD)保护组件，其中所述第一静电放电(ESD)保护组件被配置成提供封装级静电放电(ESD)保护。
2.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件被嵌入在所述封装基板中。
3.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯包括被配置成提供管芯级静电放电(ESD)保护的内部静电放电(ESD)保护组件。
4.根据权利要求3所述的集成电路(IC)封装，其特征在于，所述内部静电放电(ESD)保护组件和所述第一静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供累积静电放电(ESD)保护。
5.根据权利要求3所述的集成电路(IC)封装，其特征在于，所述内部静电放电(ESD)保护组件和所述第一静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供容错静电放电(ESD)保护。
6.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯被配置成在提供给所述集成电路(IC)封装的第一电压下操作，并且所述第一静电放电(ESD)保护组件允许所述管芯在所述集成电路(IC)封装被耦合到向所述集成电路(IC)封装提供第二放电电压的电源时操作。
7.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯被配置成在提供给所述集成电路(IC)封装的第一电流处操作，并且其中所述第一静电放电(ESD)保护组件允许所述管芯在所述集成电路(IC)封装被耦合到向所述集成电路(IC)封装提供第二放电电流的电源的情况下操作。
8.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括多个二极管。
9.根据权利要求8所述的集成电路(IC)封装，其特征在于，来自所述多个二极管的至少一些二极管被配置成共享功率信号。
10.根据权利要求8所述的集成电路(IC)封装，其特征在于，来自所述多个二极管的的至少一些二极管被配置成共享接地参考信号。
11.根据权利要求8所述的集成电路(IC)封装，其特征在于，所述管芯包括多个输入/输出(I/O)端子，其中每个输入/输出(I/O)端子被耦合到来自所述多个二极管的至少一个二级管。
12.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括：
第一P+层；
耦合到所述第一P+层的第一互连；
第一N+层；
第二P+层；
耦合到所述第一N+层和所述第二P+层的第二互连；
第二N+层；以及
耦合到所述第二N+层的第三互连。
13.根据权利要求12所述的集成电路(IC)封装，其特征在于，所述第一互连被配置成为接地参考信号(Vss)提供第一电路径，所述第二互连被配置成为输入/输出(I/O)信号提供第二电路径，并且所述第三互连被配置成为功率信号(Vdd)提供第三电路径。
14.根据权利要求12所述的集成电路(IC)封装，其特征在于，进一步包括介电层。
15.根据权利要求12所述的集成电路(IC)封装，其特征在于，进一步包括：
至少部分地包封所述第一P+层的第二P-层；
至少部分地包封所述第二P-层和所述第一N+层的第一N-层；
至少部分地包封所述第二N+层的第二N-层；以及
至少部分地包封所述第一N-层、所述第二P+层和所述第二N-层的第一P-层。
16.根据权利要求15所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括：
包括所述第二P-层和所述第一N-层的第一二极管；以及
包括所述第二N-层和所述第一P-层的第二二极管。
17.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述集成电路(IC)封装耦合到包括第二静电放电(ESD)保护组件的中介体，并且所述集成电路(IC)封装进一步包括所述中介体和所述第二静电放电(ESD)保护组件。
18.根据权利要求17所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件和所述第二静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供累积静电放电(ESD)保护。
19.根据权利要求17所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件和所述第二静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供容错静电放电(ESD)保护。
20.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述集成电路(IC)封装被纳入选自包括以下各项的组的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备，并且进一步包括所述设备。
CN201680049199.4A 2015-08-27 2016-08-26 包括静电放电（esd）保护的集成电路（ic）封装 Pending CN107924909A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/838,034 US9853446B2 (en) 2015-08-27 2015-08-27 Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
US14/838,034 2015-08-27
PCT/US2016/049123 WO2017035510A1 (en) 2015-08-27 2016-08-26 Integrated circuit (ic) package comprising electrostatic discharge (esd) protection

Publications (1)

Publication Number Publication Date
CN107924909A true CN107924909A (zh) 2018-04-17

Family

ID=56853910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680049199.4A Pending CN107924909A (zh) 2015-08-27 2016-08-26 包括静电放电（esd）保护的集成电路（ic）封装

Country Status (7)

Country Link
US (1) US9853446B2 (zh)
EP (1) EP3341966A1 (zh)
JP (1) JP2018525843A (zh)
KR (1) KR20180044987A (zh)
CN (1) CN107924909A (zh)
BR (1) BR112018003624A2 (zh)
WO (1) WO2017035510A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020097859A1 (zh) * 2018-11-15 2020-05-22 华为技术有限公司 一种集成电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682518B (zh) * 2016-10-24 2020-01-11 聯華電子股份有限公司 靜電放電防護元件
KR102434085B1 (ko) 2018-12-27 2022-08-22 주식회사 래온 Mems를 이용하여 제작된 첨단 팁을 이용한 플라즈마를 활용한 웨어러블 정전기 자동 방전 장치
US11264373B2 (en) * 2019-12-21 2022-03-01 Intel Corporation Die backend diodes for electrostatic discharge (ESD) protection
US11107807B1 (en) 2020-02-13 2021-08-31 Nanya Technology Corporation IC package having a metal die for ESP protection
US11929340B2 (en) * 2021-01-21 2024-03-12 Taiwan Semiconductor Manufacturing Co., Ltd. Arrangement of power-grounds in package structures
KR20220140283A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000625A (zh) * 2011-09-08 2013-03-27 台湾积体电路制造股份有限公司 2．5d/3d集成电路系统的esd保护
US8587071B2 (en) * 2012-04-23 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (ESD) guard ring protective structure
CN103681630A (zh) * 2012-09-11 2014-03-26 美国亚德诺半导体公司 用于多芯片模块和系统级封装的过压保护
US20140167101A1 (en) * 2012-12-19 2014-06-19 Madhur Bobde Tvs with low capacitance & forward voltage drop with depleted scr as steering diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007009118A2 (en) 2005-07-13 2007-01-18 Acoustx Corporation Systems and methods for performing acoustic hemostasis of deep bleeding trauma in limbs
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
CN102598260B (zh) * 2009-11-02 2015-05-06 株式会社村田制作所 电子元器件设备与封装基板
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
EP2677540A1 (en) 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
US9633872B2 (en) 2013-01-29 2017-04-25 Altera Corporation Integrated circuit package with active interposer
TWI552234B (zh) 2013-08-29 2016-10-01 財團法人工業技術研究院 基板、其製造方法及其應用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000625A (zh) * 2011-09-08 2013-03-27 台湾积体电路制造股份有限公司 2．5d/3d集成电路系统的esd保护
US8587071B2 (en) * 2012-04-23 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (ESD) guard ring protective structure
CN103681630A (zh) * 2012-09-11 2014-03-26 美国亚德诺半导体公司 用于多芯片模块和系统级封装的过压保护
US20140167101A1 (en) * 2012-12-19 2014-06-19 Madhur Bobde Tvs with low capacitance & forward voltage drop with depleted scr as steering diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020097859A1 (zh) * 2018-11-15 2020-05-22 华为技术有限公司 一种集成电路
CN112020773A (zh) * 2018-11-15 2020-12-01 华为技术有限公司 一种集成电路
CN112020773B (zh) * 2018-11-15 2023-09-08 华为技术有限公司 一种集成电路
US11798934B2 (en) 2018-11-15 2023-10-24 Huawei Technologies Co., Ltd. Integrated circuit including ESD protection modules

Also Published As

Publication number Publication date
US9853446B2 (en) 2017-12-26
US20170063079A1 (en) 2017-03-02
EP3341966A1 (en) 2018-07-04
WO2017035510A1 (en) 2017-03-02
KR20180044987A (ko) 2018-05-03
JP2018525843A (ja) 2018-09-06
BR112018003624A2 (pt) 2018-09-25

Similar Documents

Publication Publication Date Title
CN107924909A (zh) 包括静电放电（esd）保护的集成电路（ic）封装
TWI678777B (zh) 系統封裝及其製造方法與包括該系統封裝的行動裝置
CN104737288B (zh) 用于堆叠式多芯片集成电路的静电保护
US9450428B2 (en) Package module of battery protection circuit
CN102150258B (zh) 堆叠式装置中的信号传递
US8338890B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8247841B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8633575B1 (en) IC package with integrated electrostatic discharge protection
CN101930973B (zh) 静电放电结构及其制造方法
US20090080135A1 (en) Apparatus and Method for ESD Protection of an Integrated Circuit
CN107919348A (zh) 具有电感的组件及其封装结构
CN101689543B (zh) 集成电路、电子器件及其esd保护
US10488452B2 (en) Test board for semiconductor device and test system including the same
CN103839926A (zh) 三维集成电路封装
TW201411803A (zh) 積體電路
CN107567656A (zh) 包括管芯到线缆连接器的管芯封装以及被配置成耦合至管芯封装的线缆到管芯连接器
CN108604585A (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件
CN104617000B (zh) 半导体封装体及其制造方法
US11107807B1 (en) IC package having a metal die for ESP protection
CN103681650A (zh) 集成电路
US10903144B1 (en) Semiconductor package and manufacturing method thereof
WO2008015213A1 (en) Distributed esd protection
CN105336713A (zh) 电池管理集成电路的封装结构
Duvvury Electrostatic Protection for Semiconductor Electronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180417

RJ01 Rejection of invention patent application after publication