TWI678777B - 系統封裝及其製造方法與包括該系統封裝的行動裝置 - Google Patents

系統封裝及其製造方法與包括該系統封裝的行動裝置 Download PDF

Info

Publication number
TWI678777B
TWI678777B TW104128739A TW104128739A TWI678777B TW I678777 B TWI678777 B TW I678777B TW 104128739 A TW104128739 A TW 104128739A TW 104128739 A TW104128739 A TW 104128739A TW I678777 B TWI678777 B TW I678777B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
integrated circuit
package
conductive path
Prior art date
Application number
TW104128739A
Other languages
English (en)
Other versions
TW201628148A (zh
Inventor
權興奎
Heung Kyu Kwon
林慶默
Kyoung Mook Lim
Original Assignee
南韓商三星電子股份有限公司
Samsung Electronics Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司, Samsung Electronics Co., Ltd. filed Critical 南韓商三星電子股份有限公司
Publication of TW201628148A publication Critical patent/TW201628148A/zh
Application granted granted Critical
Publication of TWI678777B publication Critical patent/TWI678777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一種系統封裝SoP模組包括：印刷電路板(PCB)，具有第一側及相對的第二側；第一積體電路，附著至所述第一側；第二積體電路，附著至所述第二側。所述印刷電路板亦提供用於連接所述第一積體電路及所述第二積體電路的電性路徑。用於將所述第二積體電路附著至所述印刷電路板的導體亦容許在所述系統封裝處於系統級狀態時對第一積體電路進行電性測試。

Description

系統封裝及其製造方法與包括該系統封裝的行動裝置 【相關申請案交叉參考】
本申請案主張於2014年10月21日提出申請的韓國專利申請案第10-2014-0142509號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念是有關於系統封裝(system on package，SoP)、包含系統封裝的行動計算裝置以及製作及測試所述系統封裝的方法。
在晶片上形成積體電路的技術正不斷發展以滿足對當今消費者電子產品(例如行動裝置)的需要。此一種技術是系統 晶片(system-on-chip，SoC)。系統晶片是一種其中電腦或類似電子系統的所有子系統在單一晶粒上作為積體電路而被提供(即，其中單一晶片包含電腦或類似電子系統的所有子系統)的技術。 然而，存在某些對可由系統晶片達成的功能性及效能的限制。
因此，已開發出多晶片模組(multi-chip module，MCM)。在多晶片模組中，各種類型的晶片安裝於系統電路板(system board)上並藉由所述板連接至彼此。系統級封裝(system-in-package，SiP)代表其中多個晶片中的一或多者被堆疊成具有三維(three dimensional，3D)結構並封閉或包封於系統電路板上的多晶片模組的發展或等級。然而，在半導體材料上(例如，在矽晶圓上)製作電路的某些電子組件以及電路的其他組件可能很難或成問題。因此，目前正考慮及開發系統封裝(SoP)。 在系統封裝技術中，可能難以製作或難以與晶粒上積體電路的其他部件整合的電子組件與晶片(裸晶粒及/或封裝晶粒)間隔地製作或安裝於系統電路板上，並如在系統級封裝中般藉由所述板電性連接至所述晶片。
在任何情形中，晶片尤其是系統晶片應在投入使用之前進行測試。利用電性連接至系統晶片的電子子系統的系統晶片的焊墊來測試系統晶片。若系統晶片通過測試，則所述系統晶片可附著至系統封裝的系統電路板。然而，在系統晶片已附著至傳統系統封裝的系統電路板之後無法對系統晶片進行測試或再測試。
根據本發明概念，系統封裝(SoP)模組的代表性實施例包括：印刷電路板(printed circuit board，PCB)，具有第一側及相對的第二側；第一積體電路(integrated circuit，IC)，附著至所述第一側；以及第二積體電路，附著至相對的所述第二側，且其中所述印刷電路板包括電性路徑，所述第一積體電路及所述第二積體電路沿所述電性路徑電性連接。
根據本發明概念，系統封裝(SoP)的代表性實施例包括：印刷電路板(PCB)；以及分立的主動式電子組件及被動式電子組件，彼此間隔地安裝於所述印刷電路板上，且其中所述主動式組件中相應主動式組件設置於所述印刷電路板的相對側上。所述組件中的每一者藉由所述印刷電路板電性連接至所述組件中的至少另一者。所述印刷電路板具有第一側及相對的第二側，且包括基板及導電路徑，所述導電路徑自所述第一側穿過所述基板延伸至所述第二側。所述主動式電子組件包括第一晶片及第二晶片，所述第一晶片設置於所述印刷電路板的所述第一側上並附著至所述印刷電路板，所述第二晶片設置於所述印刷電路板的所述第二側上並附著至所述印刷電路板。所述第一晶片電性連接至所述印刷電路板的所述導電路徑。所述系統封裝具有包括導體的內連線，所述導體在所述印刷電路板的所述第二側處設置於所述印刷電路板的所述基板上且電性連接至所述導電路徑。所述第二晶片藉由所述導體而附著至所述印刷電路板，且藉由所述導體中的 至少一些而電性連接至所述導電路徑，以經由所述導電路徑而電性連接至所述第一晶片。因此，所述導體能夠用以在所述第二晶片附著至所述印刷電路板之前測試所述第一晶片。
根據本發明概念，一種系統封裝(SoP)的製造方法的代表性實施例包括提供系統封裝(SoP)的子系統總成，所述子系統總成包括：印刷電路板的基板，所述印刷電路板具有第一側及第二側以及在所述第一側與所述第二側之間延伸的導電路徑；第一晶片，安裝於所述印刷電路板的所述第一側上且電性連接至所述導電路徑；以及電性導體，設置於所述印刷電路板的所述第二側處。
根據本發明概念的代表性實施例是有關於一種行動計算裝置，所述行動計算裝置包括：印刷電路板(PCB)，具有第一側及相對的第二側；第一積體電路，附著至所述第一側，以及功率管理積體電路(power management IC，PMIC)晶粒，附著至所述第二側及所述第一積體電路的相對一側，且其中所述印刷電路板包括連接所述第一積體電路及所述功率管理積體電路的電性路徑。所述行動計算裝置更包括位於所述第二側上且電性連接至所述電性路徑的焊墊。所述焊墊陣列成使所述焊墊不僅能夠用作傳送用於測試所述第一積體電路的測試訊號的測試焊墊、且亦能夠用作用於將所述功率管理積體電路附著至所述印刷電路板的連接焊墊。這些元件構成所述行動計算裝置的系統封裝(SoP)。所述行動計算裝置亦可具有顯示器及用於將所述顯示器可操作地連接 至所述系統封裝的介面。
100‧‧‧系統封裝模組
100A、100B、100C、100D、100E、100E’、100F、100G、100G’‧‧‧系統封裝模組
110a、110b、110c、110d‧‧‧印刷電路板
112‧‧‧第一側
114‧‧‧第二側
120a‧‧‧第一積體電路
121‧‧‧黏著層
122a‧‧‧凸塊
122b‧‧‧凸塊
122c‧‧‧凸塊
122d‧‧‧凸塊
123a、123b、123c、123d‧‧‧接合線
124a、124b、124c、124d‧‧‧電性路徑
126a‧‧‧僅測試焊墊
126b‧‧‧凸塊
126c‧‧‧凸塊
126d‧‧‧僅測試焊墊
126e‧‧‧凸塊
130‧‧‧記憶體封裝
132‧‧‧第三內連線
141‧‧‧封裝基板
143‧‧‧積體電路
150‧‧‧功率管理積體電路
151‧‧‧至少一個元件或電路
161‧‧‧積體電路/組件
163‧‧‧積體電路/組件
171‧‧‧被動式元件/組件
171-1‧‧‧被動式元件/組件
172-1‧‧‧被動式元件/組件
172-2‧‧‧被動式元件/組件
173‧‧‧被動式元件/組件
173-1‧‧‧被動式元件/組件
181、182、183‧‧‧被動式元件/組件
185、186、187‧‧‧被動式元件/組件
188‧‧‧積體電路/組件
191‧‧‧第一底部填充材料
192‧‧‧第二底部填充材料
200‧‧‧行動計算裝置
200A‧‧‧第一環氧封裝化合物模具
200B‧‧‧第二環氧封裝化合物模具
210‧‧‧顯示器
210A‧‧‧第一金屬屏蔽材料
210B‧‧‧第二金屬屏蔽材料
220‧‧‧輸入介面
C‧‧‧電容器
EP5、EP6、EP7、EP8、EP9‧‧‧電性路徑
GND‧‧‧接地線
L‧‧‧電感器
LE‧‧‧第一邊緣
PD1‧‧‧第一內連線
PD2‧‧‧第二內連線
PD3‧‧‧第四內連線
PD4‧‧‧第五內連線
PD5‧‧‧第六內連線
PW1、PW2、PW3、PW4、PW5、PW6‧‧‧輸出的功率/功率輸 出
RE‧‧‧第二邊緣
W‧‧‧寬度
結合附圖閱讀以下對實施例的詳細說明，本一般發明概念的該些及/或其他態樣及優點將變得更易於顯而易見且易於理解，附圖中：圖1是根據本發明概念的系統封裝(SoP)模組的第一代表性實施例的立面圖。
圖2示意性地顯示根據本發明概念的系統封裝模組的第一實施例的實例的印刷電路板(PCB)的底側或第二側。
圖3是根據本發明概念的系統封裝模組的另一代表性實施例的立面圖。
圖4A、圖4B及圖4C是根據本發明概念的系統封裝模組的再一示例性實施例的實例的立面圖。
圖5是根據本發明概念的系統封裝模組的又一代表性實施例的立面圖。
圖6A、圖6B及圖6C是根據本發明概念的系統封裝模組的又一示例性實施例的實例的立面圖。
圖7A、圖7B及圖7C是根據本發明概念的系統封裝模組的又一示例性實施例的實例的立面圖。
圖8是根據本發明概念，說明一種形成系統封裝模組的方法的流程圖。
圖9顯示根據本發明概念的包括系統封裝模組的行動計算裝置的示意性方塊圖。
現在將參照其中顯示本發明實施例的附圖在下文中更充分地闡述本發明概念。然而，本發明可實施為諸多不同形式而不應被視為僅限於本文所述實施例。相反，提供該些實施例是為了使本揭露內容將透徹及完整，且將向熟習此項技術者充分傳達本發明的範圍。在圖式中，為清楚起見，可誇大層及區的尺寸及相對尺寸。圖式亦為示意性的。通篇圖式中，相似編號標示相似元件。
應理解，當闡述元件「連接」或「耦合」至另一元件時，所述元件可直接連接或耦合至所述另一元件，抑或可存在中間元件。相比之下，當闡述元件「直接連接」或「直接耦合」至另一元件時，則不存在中間元件。本文所用用語「及/或」包括相關列出項中一或多個項的任意及所有組合，且可簡寫為「/」。
應理解，儘管可在本文中使用用語第一、第二等來闡述各種元件，但該些元件不應受限於該些用語。該些用語僅用於區分各個元件。舉例而言，在不背離本發明的教示內容的條件下，第一訊號可被稱為第二訊號，且類似地，第二訊號亦可被稱為第一訊號。
本文所用術語僅用於闡述特定實施例而並非旨在限制 本發明。除非上下文中清楚地另外指明，否則本文所用單數形式「一」及「所述」旨在亦包括複數形式。更應理解，當在本說明書中使用用語「包括」或「包含」時，是指明所述特徵、區、整數、步驟、操作、元件及/或組件的存在，但並不排除一或多個其他特徵、區、整數、步驟、操作、元件、組件及/或其群組的存在或添加。
除非另外定義，否則本文所用全部用語(包括技術及科學用語)皆具有與本發明所屬技術中具有通常知識者通常所理解的含義相同的含義。更應理解，用語(例如在常用字典中定義的用語)應被解釋為具有與其在相關技術及/或本申請案的上下文中的含義一致的含義，且除非在本文中明確定義為如此，否則不應將其解釋為具有理想化或過於正式的意義。在該些方面，舉例而言，用語「積體電路」將被理解為指代任何在基板(晶粒)上包括電路系統的組件(即，晶片)而不管電路系統及基板(晶粒)是否進行封裝，且有時可在上下文清楚說明時指代僅作為積體電路的組件。一般而言，用語「主動式電子組件」將被理解為指代任何具有需要電力來運作的組件或組件陣列的裝置，例如記憶體裝置、資料處理裝置或微電子機械(micro-electronic machine，MEM)。因此，用語「主動式電子組件」包括積體電路，而不管所述積體電路是否包括額外元件(例如封裝)及微機械元件(例如在影像感測器的情形中，彩色濾光片、微透鏡)。另一方面，用語「被動式電子組件」將指代不需要能源來執行其功能的被動式元 件(例如電容器、電阻器及電感器)，並僅在幾處被稱為被動式元件。
圖1及圖2示意性地說明根據本發明概念的系統封裝(system on package；SoP)模組的代表性實施例。
參照圖1，系統封裝(SoP)模組100A包括印刷電路板(PCB)110a及設置於所述印刷電路板(PCB)110a上的多個電子組件。系統封裝模組100A可為系統級總成(system-level assembly)或板級總成(board-level assembly)。
印刷電路板110a可為主板。印刷電路板110a具有第一側112及相對的第二側114。在晶片尺度上的各種電子組件設置於印刷電路板110a的第一側112及第二側114上。所述組件可為主動式電子組件(例如，包括積體電路的主動式電子組件)及被動式電子組件(例如，電阻器、電容器及/或電感器)。積體電路可呈裸積體電路或經封裝積體電路的形式。積體電路封裝可為任何習知類型的封裝，例如表面安裝技術(即，積體電路封裝可具有晶片載體)、區域陣列封裝技術等。被動式電子組件亦可呈經封裝晶片形式。
在圖1所示實施例中，第一積體電路120a及記憶體封裝130安裝於印刷電路板110a的第一側112上並附著至印刷電路板110a的第一側112，且第二積體電路150安裝於印刷電路板110a的第二側114上並附著至印刷電路板110a的第二側114。
在此實施例的一個實例中，在進一步構成系統封裝的主 動式電子組件及被動式電子組件的其餘者中，僅主動式電子組件(例如，包括積體電路的主動式電子組件)進一步安裝至印刷電路板110a的第二側114(附著有第二積體電路150的印刷電路板110a的第二側114)，且僅被動式電子組件附著至第一側112(附著有第一積體電路120a及記憶體封裝130的第一側112)。在此實施例的另一實例中，在進一步構成系統封裝的主動式電子組件及被動式電子組件的其餘者中，主動式電子組件(例如，包括積體電路的主動式電子組件)及被動式電子組件(包括例如有助於第二積體電路150的運作的被動式電子組件)附著至印刷電路板110a的第二側114(附著有第二積體電路150的印刷電路板110a的第二側114)，且被動式電子組件附著至印刷電路板110a的第一側112(附著有第一積體電路120a及記憶體封裝130的印刷電路板110a的第一側112)。根據此實施例的再一實例，在進一步構成系統封裝的主動式電子組件及被動式電子組件的其餘者中，主動式電子組件(例如，包括積體電路的主動式電子組件)及被動式電子組件(包括例如有助於第二積體電路150的運作的被動式電子組件)附著至印刷電路板110a的第二側114(附著有第二積體電路150的印刷電路板110a的第二側114)，且主動式電子組件及被動式電子組件亦附著至印刷電路板110a的第一側112(附著有第一積體電路120a及記憶體封裝130的印刷電路板110a的第一側112)。
印刷電路板110a亦包括導電路徑，安裝於印刷電路板 110a的第一側112上並附著至印刷電路板110a的第一側112的至少一個電子組件及安裝於印刷電路板110a的第二側114上並附著至印刷電路板110a的第二側114的至少一個電子組件沿著所述導電路徑電性連接。舉例而言，操作電壓(功率及/或接地電壓)及訊號沿著所述導電路徑傳送。為此，印刷電路板110a可包括一或多個介電材料(絕緣)層、藉由所述一或多個介電材料(絕緣)層而彼此分開的多個金屬(佈線)層及穿過一或多個介電材料層延伸並將所述金屬(佈線)層彼此電性連接的導電介層窗(conductive vias)。每一電性路徑可由介層窗(即，貫通孔)組成，抑或可由多個介層窗及印刷電路板110a的至少一個內部金屬佈線層組成。
需注意，在以下說明某些實施例的圖中，為清楚起見，可省略導電路徑。
此外，第一積體電路120a可藉由第一內連線PD1而附著至印刷電路板110a的第一側112。第一內連線PD1可包括導電材料。舉例而言，多個第一內連線PD1中的每一者可包括導電材料(例如，銅)形成的導電焊墊或連接盤(land)、銷及焊料凸塊(焊料球或類似者)中的至少一者。在圖1所示實例中，多個內連線PD1中的每一者包括焊料凸塊及分別連接至所述焊料凸塊的上部及下部的導電焊墊。然而，內連線PD1並不僅限於由此種元件形成。在其他實例中，第一積體電路120a具有倒裝晶片結構或另外以倒裝晶片的方式安裝至第一側112，且第一內連線PD1為 倒裝晶片凸塊。亦即，第一積體電路120a可藉由第一積體電路120a的主動表面處的倒裝晶片凸塊而在印刷電路板110a的第一側112處直接連接至印刷電路板110a。
第一積體電路120a可包括微處理器(單核心或多核心)、圖形處理器、訊號處理器、網路處理器、晶片組、音訊編解碼器、應用程式處理器或系統晶片(system on chip；SoC)，但並非僅限於此種主動式電子組件中的任一者。
第二積體電路150可經由第二內連線PD2附著至印刷電路板110a的第二側114。第二內連線PD2可包含導電材料。舉例而言，多個第二內連線PD2中的每一者可包括由導電材料(例如銅)形成的導電焊墊或連接盤、銷及焊料凸塊(焊料球或類似者)中的至少一者。在圖1所示實例中，多個內連線PD2中的每一者包括焊料凸塊及分別連接至焊料凸塊的上部及下部的導電焊墊。
印刷電路板110a的將第一積體電路120a及第二積體電路150電性連接的導電路徑可包括第一電性路徑124b及124c(不同類型的訊號/電壓分別沿第一電性路徑124b及124c傳送)。具體而言，第一積體電路120a及第二積體電路150可經由第一電性路徑124b及124c以及第一內連線PD1及第二內連線PD2的相應導體(例如，(焊料)凸塊122b、122c、126b及126c)而電性連接。以下，這些導體將被稱為凸塊，但作為另一選擇其可為第一內連線PD1及第二內連線PD2的導電焊墊。
凸塊122b及126b電性連接至第一電性路徑124b，且凸 塊122c及126c電性連接至第一電性路徑124c。此外，第二內連線PD2的凸塊126b、126c可用作傳送用於在功率管理積體電路150附著至第二內連線PD2之前測試第一積體電路120a的測試訊號的測試凸塊以及用於將功率管理積體電路150附著至印刷電路板110a的附著凸塊。
第二內連線PD2亦可包括第二導體，例如，(焊料)凸塊126e或焊墊，所述第二導體未連接至用於電性連接第一積體電路120a及第二積體電路150的印刷電路板110a的電性路徑中的任一者。在此種情形中，第二凸塊126e(或焊墊)可用作用於將功率管理積體電路150附著至印刷電路板110a的附著凸塊(或焊墊)。
第二積體電路150可為功率管理積體電路(PMIC)150；然而，其並非僅限於此。此外，功率管理積體電路150可在記憶體封裝130的寬度W(或覆蓋區)的投影內設置於印刷電路板110a的第二側114上。舉例而言，根據設計規範，功率管理積體電路150可如在平面圖中所示附著至記憶體封裝130的第一邊緣LE與第二邊緣RE之間的印刷電路板110a的第二側114。因此，在此種情形中，功率管理積體電路150被記憶體封裝130完全覆蓋。
系統封裝模組100A亦可包括至少一個「僅測試」焊墊126a及126d，所述至少一個「僅測試」焊墊126a及126d在功率管理積體電路150的指定安裝區域外附著至印刷電路板110a的第二側114(或形成第二側114的一部分)。僅測試焊墊126a及126d 分別經由電性路徑124a及124d以及第一內連線PD1的(焊料)凸塊122a及122d電性連接至第一積體電路120a。當功率管理積體電路150經由第二內連線PD2附著至印刷電路板110a的第二側114時，無法利用第二內連線PD2的凸塊(即，凸塊(或焊墊)126b及126c)來測試第一積體電路120a。因此，可利用至少一個「僅測試」焊墊126a及126d來測試第一積體電路120a。
圖2顯示在模組亦包括至少一個「僅測試」焊墊126a及126d的情形中，第二內連線PD2的佈局的實例(包括例如焊料凸塊126b、126c的測試及電性連接/附著導體、以及包括例如焊料凸塊126e的僅附著導體)。
記憶體封裝130可經由第三內連線132附著至印刷電路板110a的第一側112。記憶體封裝130可位於第一積體電路120a上方。記憶體封裝130可包括基板(例如，封裝基板141)及一或多個積體電路143，所述基板包括上側及下側，所述一或多個積體電路143設置於基板141的上側處。積體電路143可包括堆疊的記憶體積體電路。在此種情形中，堆疊的記憶體積體電路可由相同類型的記憶體積體電路組成，抑或可包括不同類型的記憶體積體電路。
記憶體封裝130可包括揮發性記憶體及/或非揮發性記憶體。揮發性記憶體的實例包括動態隨機存取記憶體(dynamic random access memory，DRAM)、靜態隨機存取記憶體(static random access memory，SRAM)、閘流體隨機存取記憶體(thyristor RAM，T-RAM)、零電容器隨機存取記憶體(zero capacitor RAM，Z-RAM)及雙電晶體隨機存取記憶體(Twin Transistor RAM，TTRAM)。非揮發性記憶體的實例包括電可抹除可程式化唯讀記憶體(electrically erasable programmable read-only memory，EEPROM)、快閃記憶體、磁性隨機存取記憶體(magnetic RAM，MRAM)、自旋轉移力矩磁性隨機存取記憶體(spin-transfer torque MRAM，STT-MRAM)、鐵電隨機存取記憶體(ferroelectric RAM，FRAM)、相變隨機存取記憶體(phase change RAM，PRAM)、電阻式隨機存取記憶體(resistive RAM，RRAM)、奈米管電阻式隨機存取記憶體、聚合物隨機存取記憶體(polymer RAM，PoRAM)、奈米浮閘記憶體(nano floating gate memory，NFGM)、全像記憶體、分子電子記憶體裝置及絕緣體電阻變化記憶體。
在此實施例的實例中，記憶體封裝130包括多個不同類型的記憶體積體電路(例如，動態隨機存取記憶體、包括控制器的反及(NAND)快閃記憶體、反或(NOR)快閃記憶體、鐵電隨機存取記憶體(FRAM)、相變隨機存取記憶體(PRAM)或磁性隨機存取記憶體(MRAM))中的任一者及被動式電子元件。
圖3示意性地顯示根據本發明概念的系統封裝模組的另一代表性實施例。
在此實施例中，第一積體電路120a經由黏著層121附著至印刷電路板110a的第一側112。電性連接至第一積體電路120a的接合線123a至123d連接至電性路徑124a至124d。
第一積體電路120a、接合線123a至123d及第三內連線132可藉由底部填充材料及/或包封材料來保護。
圖4A至圖4C示意性地顯示根據本發明概念的系統封裝模組的其他示例性實施例。在圖4A至圖4C所示示例性實施例中，第一積體電路120a以倒裝晶片方式附著至印刷電路板110b。然而，作為另一選擇，積體電路120a可經由接合線連接至印刷電路板110b。
參照圖4A，除第一積體電路120a及記憶體封裝130之外，系統封裝模組100C的所有積體電路161及163皆附著至印刷電路板110b的第二側114。因此，被動式元件(例如，電阻器、電容器及/或電感器)不附著至第二側114。
積體電路161可經由第四內連線PD3連接至印刷電路板110b，且積體電路163可經由第五內連線PD4連接至印刷電路板110b。被動式元件171及173中的每一者可經由焊墊連接至印刷電路板110b。
更具體而言，系統封裝模組100C可包括：第一積體電路120a，經由第一內連線PD1附著至印刷電路板110b的第一側112；記憶體封裝130，經由第三內連線132附著至第一側112；以及多個被動式元件171及173，經由焊墊附著至第一側112。被動式元件171可實施為電阻器、電容器及電感器(例如，電感器L)中的一者，且被動式元件173可為電阻器、電容器及電感器(例如，電容器C)中的另一者。
電感器L可連接至低壓降(low drop out，LDO)穩壓器，且電容器C可連接至DC-DC轉換器或降壓轉換器(buck converter)。舉例而言，連接至電阻器的訊號線可為用於端接的訊號線。
為方便說明，在圖4A中，顯示附著至第一側112的兩個被動式元件171及173，且顯示附著至第二側114的兩個額外積體電路161及163。然而，根據本發明概念的此種實施例並不受限於附著至(或設置於)印刷電路板110b的第一側112的被動式元件的數目及/或附著至(或設置於)印刷電路板110b的第二側114的積體電路的數目。
仍參照圖4A，自功率管理積體電路150輸出的功率PW1、PW2、PW3、PW4、PW5及PW6可分別供應至組件：120a、143、161、163、171及173。此外，每一功率輸出PW1、PW2、PW3、PW4、PW5及PW6可包括對應的操作電壓及接地電壓。儘管在圖4A中僅說明功率輸出PW1、PW2、PW3、PW4、PW5及PW6，但印刷電路板110b可包括將第一積體電路120a及第二積體電路150電性連接的導電路徑(所述導電路徑相同於或類似於路徑124a、124b、124c及124d)。印刷電路板110b亦可包括將組件120a、150、161、163、171及173中的每一者電性連接的導電路徑。舉例而言，組件120a、150、161、163、171及173中的每一者可經由印刷電路板110b的對應導電路徑彼此傳送或接收訊號。在本發明概念的不同實施例中，導電路徑的佈局或佈線可以 各種方式進行修改。
參照圖4B，第一積體電路120a及積體電路161可經由電性路徑EP5連接至彼此，第一積體電路120a及積體電路163可經由電性路徑EP6連接至彼此，第一積體電路120a及被動式元件171可經由電性路徑EP7連接至彼此，第一積體電路120a及被動式元件173可經由電性路徑EP8連接至彼此，且第一積體電路120a及記憶體封裝130可經由電性路徑EP9連接至彼此。可經由電性路徑EP5至EP9中的每一者傳輸訊號(或資料)。此外，電性路徑EP5至EP9中的每一者可包括一或多個訊號線。儘管在圖4B中說明電性路徑EP5至EP9以及電性路徑124a、124b、124c及124d，但印刷電路板110b可包括將組件120a、150、161、163、171及173中的每一者電性連接的導電路徑，且印刷電路板110b可包括分別為組件120a、161、163、171及173中的每一者供電的電力線。舉例而言，組件120a、150、161、163、171及173中的每一者可經由印刷電路板110b的對應導電路徑彼此通訊。在本發明概念的不同實施例中，導電路徑的佈局或佈線可以各種方式進行修改。
參照圖4C，功率管理積體電路150可包括至少一個元件或電路151。所述至少一個元件151可包括音訊編解碼器、有線充電器、無線充電器、電池燃料閘(battery fuel gate)、類比-數位轉換器(或全球用途類比-數位轉換器(global purpose analog-to-digital converter，GP ADC))、快閃發光二極體 (light-emitting diode，LED)驅動器、背光發光二極體驅動器、 RGB發光二極體驅動器、溫度補償晶體振盪器(temperature compensated crystal oscillator，TCXO)緩衝器、即時時鐘(real time clock，RTC)振盪器、備用電池充電器及/或用戶識別模組(subscriber identification module，SIM)/智慧卡層級轉譯器。所述至少一個元件151可經由印刷電路板110b的電性路徑連接至組件120a、130、161、163、171及173中的每一者。儘管印刷電路板110b的電性路徑電性連接所述至少一個元件151及組件120a、130、161、163、171及173中的每一者，但印刷電路板110b可包括將組件120a、150、161、163、171及173中的每一者電性連接的導電路徑。舉例而言，組件120a、150、161、163、171及173中的每一者可經由印刷電路板110b的對應導電路徑彼此通訊。在本發明概念的不同實施例中，導電路徑的佈局或佈線可以各種方式進行修改。
圖5示意性地顯示根據本發明概念的系統封裝模組的再一代表性實施例。
在此實施例的所示實例中，積體電路150、161及163以及被動式元件172-1及172-2附著至印刷電路板110c的第二側114，且第一積體電路120a、記憶體封裝130及被動式元件171、171-1、173及173-1附著至印刷電路板110c的第一側112。被動式元件172-1及172-2可為功率管理積體電路150的運作、第一晶粒(積體電路120a)的運作或記憶體封裝130的運作所必需者。 儘管在圖5中僅說明印刷電路板110c的電性路徑124a、124b、124c及124d，但印刷電路板110c可包括將組件120a、150、161、163、171、171-1、172-1、172-2、173及173-1中的每一者電性連接的導電路徑，且印刷電路板110c可包括分別為組件120a、161、163、171、171-1、172-1、172-2、173及173-1中的每一者供電的電力線。舉例而言，組件120a、150、161、163、171、171-1、172-1、172-2、173及173-1中的每一者可經由印刷電路板110c的對應導電路徑彼此通訊。在本發明概念的不同實施例中，導電路徑的佈局或佈線可以各種方式進行修改。
圖6A示意性地顯示根據本發明概念的系統封裝模組的又一代表性實施例。
在此實施例的所示實例中，積體電路150及188以及被動式元件185、186及187附著至印刷電路板110d的第二側114。 第一積體電路120a、記憶體封裝130、至少一個積體電路以及被動式元件181、182及183附著至印刷電路板110d的第一側112。
積體電路188可經由第六內連線PD5附著至印刷電路板110d，且第六內連線PD5的結構類似於第一內連線PD1的結構。
組件181設置於記憶體封裝130與最靠近記憶體封裝130設置的被動式元件182之間，所述組件181設置於第一側112上並可操作地電性連接至第一積體電路120a及/或功率管理積體電路150。組件181可包括第一晶粒(積體電路120a)及/或功率管理積體電路150中的至少一者的運作所需的被動式元件(例如， 電阻器、電容器或電感器)。
組件183設置於記憶體封裝130與最靠近記憶體封裝的積體電路之間，所述組件183設置於第一側112上並可操作地電性連接至第一積體電路120a及/或功率管理積體電路150。組件183可包括第一晶粒(積體電路120a)及/或功率管理積體電路150中的至少一者的運作所需的被動式元件(例如，電阻器、電容器及電感器)。組件185可設置於功率管理積體電路150與最靠近功率管理積體電路150的被動式元件186之間，所述組件185設置於第二側114上並可操作地電性連接至第一晶粒(積體電路120a)及/或功率管理積體電路150。
組件187設置於功率管理積體電路150與最靠近功率管理積體電路150的積體電路188之間，所述組件187設置於第二側114上並可操作地連接至第一積體電路120a及/或功率管理積體電路150。組件185及187中的每一者可包括第一晶粒(積體電路120a)及/或功率管理積體電路150中的至少一者的運作所需的被動式元件(例如，電阻器、電容器或電感器)。
圖6B示意性地顯示根據本發明概念的系統封裝模組的再一代表性實施例。參照圖6B，系統封裝模組100E包括第一環氧封裝化合物(epoxy molding compound，EMC)模具200A。第一環氧封裝化合物模具200A可不僅保護附著至第一側112的第一積體電路120a及記憶體封裝130，且亦保護其他組件132、181、182、183及積體電路。
此外，由於第一環氧封裝化合物模具200A設置於系統封裝模組100E中，因此表面安裝元件(surface-mount device，SMD)上的標記可保持穩定。此種標記可為關於系統封裝模組100E的製造商的資訊、系統封裝模組100E的產品資訊及/或圖案辨識系統(pattern recognition system，PRS)的對準標記物。
為進行電磁屏蔽及/或電磁干擾(electromagnetic interference，EMI)屏蔽，第一環氧封裝化合物模具200A可經屏蔽材料塗佈或包含屏蔽材料。舉例而言，第一環氧封裝化合物模具200A可以鐵磁體材料進行塗佈。可利用物理氣相沈積(physical vapor deposition，PVD)、濺鍍或熱噴塗來形成此種塗層。作為另一選擇，模具200A可包含鐵磁體過濾器材料。
圖6C示意性地顯示根據本發明概念的系統封裝模組的又一代表性實施例。
參照圖6C，系統封裝模組100E’亦包括第二環氧封裝化合物模具200B。第二環氧封裝化合物模具200B可不僅保護附著至第二側114的第二積體電路150且亦保護其他組件185至188。
第一環氧封裝化合物模具200A的結構及功能可類似於第二環氧封裝化合物模具200B的結構及功能。除第二環氧封裝化合物模具200B之外，圖6C所示系統封裝模組100E’類似於圖6B所示系統封裝模組100E。儘管在圖6A、圖6B或圖6C中僅說明印刷電路板110d的電性路徑124a、124b、124c及124d，但印刷電路板110d可包括將組件120a、150、181、182、183、185、186、 187、188中的每一者及至少一個積體電路電性連接的導電路徑，且印刷電路板110d可包括分別為組件120a、181、182、183、185、186、187、188中的每一者及至少一個積體電路供電的電力線。舉例而言，組件120a、150、181、182、183、185、186、187、188中的每一者及至少一個積體電路可經由印刷電路板110d的對應導電路徑彼此通訊。在本發明概念的不同實施例中，導電路徑的佈局或佈線可以各種方式進行修改。
圖7A示意性地顯示根據本發明概念的系統封裝模組的又一代表性實施例。
參照圖1及圖7A，系統封裝模組100F可包括第一底部填充材料191，第一底部填充材料191填充第一積體電路120a與記憶體封裝130之間的空間。底部填充材料191可為環氧封裝化合物模具但並非僅限於此。
如圖7A所示，第一底部填充材料191可延伸至記憶體封裝130的側向外表面上。因此，當自記憶體封裝130頂上觀察時，第一底部填充材料191是可見的。如圖7A所示，印刷電路板110a的第一側112與第一積體電路120a之間的空間可以第二底部填充材料192來填充。第一底部填充材料191與第二底部填充材料192可為相同材料或不同材料。在此實施例的另一實例中，僅第二底部填充材料192設置於系統封裝模組100F中。亦即，第一底部填充材料191為可選的。
圖7B示意性地顯示根據本發明概念的系統封裝模組的 又一代表性實施例。
參照圖7B，系統封裝模組100G包括第一金屬屏蔽材料210A。第一金屬屏蔽材料210A可不僅保護附著至第一側112的第一積體電路120a及記憶體封裝130且亦保護其他組件132、181、182、183及積體電路。亦即，第一金屬屏蔽材料210A可不僅圍繞附著至第一側112的第一積體電路120a及記憶體封裝130且亦圍繞其他組件132、181、182、183及積體電路。
第一金屬屏蔽材料210A可連接至印刷電路板110a的接地線GND。舉例而言，第一金屬屏蔽材料210A及接地線GND可經由焊料、非導電膏(nonconductive paste，NCP)或例如非導電膜(nonconductive film，NCF)等材料連接至彼此，但其並非僅限於由這些材料中的任一者形成。
第一金屬屏蔽材料210A可在系統封裝模組100G中執行電磁屏蔽功能及/或電磁干擾屏蔽功能。因此，可不僅改良附著至第一側112的第一積體電路120a及記憶體封裝130且亦改良其他組件132、181、182、183及積體電路的電磁屏蔽功能及/或電磁干擾屏蔽。此外，第一金屬屏蔽材料210A可確保表面安裝元件(SMD)上的標記的穩定性。印刷電路板110a的第一側112與第一金屬屏蔽材料210A之間的空間可保持為空的(即，可為空氣空間)，但實施例並非如此限制。
圖7C示意性地顯示根據本發明概念的系統封裝模組的又一代表性實施例。
參照圖7C，系統封裝模組100G’除第一金屬屏蔽材料210A之外亦可包括第二金屬屏蔽材料210B。第二金屬屏蔽材料210B可不僅保護附著至第二側114的第二積體電路150且亦保護其他組件185至188。
第一金屬屏蔽材料210A的結構及功能類似於第二金屬屏蔽材料210B的結構及功能。第二金屬屏蔽材料210B可連接至印刷電路板110a的接地線GND。舉例而言，第二金屬屏蔽材料210B及接地線GND可經由焊料、非導電膏(NCP)或例如非導電膜(NCF)等材料連接至彼此。印刷電路板110a的第二側114與第二金屬屏蔽材料210B之間的空間可保持為空的(即，可為空氣空間)。在此實施例的所示實例中，第一金屬屏蔽材料210A及第二金屬屏蔽材料210B共同連接至接地線GND。
除第二金屬屏蔽材料210B之外，圖7C所示系統封裝模組100G’類似於圖7B所示系統封裝模組100G。
圖8是根據本發明概念，說明一種形成系統封裝模組的方法的流程圖。
參照圖1至圖8，將第一積體電路120a附著至印刷電路板110a、110b、110c或110d的第一側112(S110)。可經由第一內連線PD1(例如，倒裝晶片凸塊)而將第一積體電路120a附著至第一側112(S110)。作為另一選擇，可經由黏著層121而將第一積體電路120a附著至第一側112，且在此種情形中，第一積體電路120a可經由接合線123a至123d連接至印刷電路板110a的電 性路徑124a至124d。
接著利用測試裝置對第一積體電路120a進行測試。此時將測試裝置電性連接至系統級總成，以利用位於印刷電路板110a的第二側114處的第二內連線PD2的導體(測試凸塊或測試焊墊)來測試第一積體電路120a(S120)。
測試裝置可為任何類型的可產生用於測試第一積體電路120a的測試訊號的測試裝置。舉例而言，所述測試裝置可為自動測試設備(automated test equipment，ATE)。
當完成對第一積體電路120a的測試時，經由第二內連線PD2的導體(凸塊或焊墊)而將功率管理積體電路150附著至印刷電路板110a、110b、110c或110d(S130)。如上所述，第二側114處的導體中的一些可同時用於測試第一積體電路120a及使功率管理積體電路150附著。
圖9顯示根據本發明概念的行動計算裝置200。行動計算裝置200可實施為行動電話、智慧型電話、平板個人電腦、行動網際網路裝置(mobile internet device，MID)、可穿戴電腦、膝上型電腦、物聯網(internet of things，IoT)裝置或萬聯網(internet of everything，IoE)裝置。
參照圖1至圖9，行動計算裝置200包括根據本發明概念的系統封裝模組「100」(例如，100A、100B、100C、100D、100E、100E’、100F、100G或100G’)、顯示器210及輸入介面220。
顯示器210可為與輸入介面220分立的裝置200的部 件，抑或顯示器210及輸入介面220可設置為呈本質上單一部件的形式。舉例而言，當輸入介面220為觸控感測器、觸控面板或觸控螢幕時，顯示器210及輸入介面220本質上為裝置200的一個且同一部件。
如上所述，可利用印刷電路板的相對側處的導體來測試安裝於根據本發明概念的系統封裝(SoP)模組的印刷電路板的一側上的第一積體電路。接著，可利用導體將第二積體電路附著至印刷電路板。亦即，可在系統級總成狀態下測試系統封裝模組的第一積體電路。
在根據本發明概念的系統封裝模組的某些代表性實施例中，第一積體電路或第二積體電路的運作所需的被動式元件位於積體電路與最靠近積體電路的其餘電子組件之間。被動式元件與積體電路之間的系統封裝電性路徑因此在系統封裝中為最小的。因此，包括系統封裝模組的系統的效能得到提高。
此外，在根據本發明概念的系統封裝模組的某些代表性實施例中，第一積體電路與第二積體電路設置成跨印刷電路板而彼此相對，以使系統封裝模組的高度可為最小的。此外，當第二積體電路為功率管理積體電路時，自第二積體電路輸出的操作電壓可經由印刷電路板而被立刻供應至第一積體電路，因而系統封裝模組增強了功率特性。
最後，以上已詳細闡述了本發明概念的實施例及其實例。然而，本發明概念可實施為諸多不同形式而不應被視為僅限 於以上所述實施例。舉例而言，實例或實施例中任一者的特徵可以另一實例或實施例中的對應但不同的特徵來代替。同樣地，所揭露實例或實施例中任一者的一或多個特徵可添加至不存在此種特徵的實施例中的另一者。因此，闡述實施例是為了使本揭露內容透徹及完整，並向熟習此項技術者充分傳達本發明概念。因此，本發明概念的真實精神及範圍並不受限於以上所述實施例及實例而是僅由以下申請專利範圍來限制。

Claims (23)

  1. 一種系統封裝(SoP)模組，包括：印刷電路板(PCB)，具有第一側及相對的第二側；第一積體電路(IC)，附著至所述第一側；以及第二積體電路，附著至相對的所述第二側，其中所述印刷電路板包括第一電性路徑與第二電性路徑，所述第一積體電路及所述第二積體電路沿著所述第一電性路徑電性連接；其中在所述印刷電路板的所述第二側上具有焊墊，所述焊墊連接至所述第一電性路徑，且藉由所述第一電性路徑連接至所述第一積體電路，其中所述焊墊不僅是用於傳送用於測試所述第一積體電路的測試訊號的測試焊墊且亦是用於使所述第二積體電路附著至所述印刷電路板的連接焊墊，其中在所述印刷電路板的所述第二側上更具有僅測試焊墊，所述僅測試焊墊位於所述第二積體電路的指定安裝區域之外，且藉由所述第二電性路徑連接至所述第一積體電路，用於在系統級總成狀態下測試所述第一積體電路。
  2. 如申請專利範圍第1項所述的系統封裝模組，其中所述第二積體電路是功率管理積體電路(PMIC)。
  3. 如申請專利範圍第2項所述的系統封裝模組，更包括記憶體封裝，其附著至所述第一側並覆蓋所述第一積體電路。
  4. 如申請專利範圍第3項所述的系統封裝模組，更包括第一底部填充材料，用於填充所述第一積體電路與所述記憶體封裝之間的空間。
  5. 如申請專利範圍第4項所述的系統封裝模組，更包括第二底部填充材料，用於填充所述第一側與所述第一積體電路之間的空間。
  6. 如申請專利範圍第3項所述的系統封裝模組，其中所述第一積體電路是微處理器、圖形處理器、訊號處理器、網路處理器、晶片組、音訊編解碼器、應用程式處理器以及系統晶片(SoC)中的一者，且所述記憶體封裝包括：動態隨機存取記憶體(DRAM)、包括控制器的反及(NAND)快閃記憶體、反或(NOR)快閃記憶體、鐵電隨機存取記憶體(FRAM)、相變隨機存取記憶體(PRAM)以及磁性隨機存取記憶體(MRAM)中的一者、以及至少一個被動式元件。
  7. 如申請專利範圍第3項所述的系統封裝模組，更包括底部填充材料，用於填充所述第一側與所述第一積體電路之間的空間。
  8. 如申請專利範圍第3項所述的系統封裝模組，其中所述記憶體封裝包括堆疊式記憶體積體電路。
  9. 如申請專利範圍第3項所述的系統封裝模組，其中所述功率管理積體電路設置於所述記憶體封裝的垂直投影內。
  10. 如申請專利範圍第3項所述的系統封裝模組，更包括環氧封裝化合物(EMC)模具，用於保護所述第一積體電路及所述記憶體封裝，其中所述環氧封裝化合物模具被塗佈以用於電磁干擾屏蔽的屏蔽材料或者包括所述屏蔽材料。
  11. 如申請專利範圍第3項所述的系統封裝模組，其中所述印刷電路板具有接地線，且所述系統封裝模組更包括金屬屏蔽材料，所述金屬屏蔽材料連接至所述印刷電路板的所述接地線且環繞所述記憶體封裝，且其中所述第一側與所述金屬屏蔽材料之間的空間是空氣空間。
  12. 如申請專利範圍第1項所述的系統封裝模組，其中所述第一積體電路藉由倒裝晶片凸塊或接合線而連接至所述第一電性路徑。
  13. 如申請專利範圍第2項所述的系統封裝模組，其中所述功率管理積體電路包括音訊編解碼器、有線充電器、無線充電器、電池燃料閘、類比-數位轉換器、快閃發光二極體驅動器、背光發光二極體驅動器、RGB發光二極體驅動器、溫度補償晶體振盪器(TCXO)緩衝器、即時時鐘(RTC)振盪器、備用電池充電器以及用戶識別模組(SIM)/智慧卡層級轉譯器中的至少一者。
  14. 一種系統封裝(SoP)，包括：印刷電路板(PCB)；以及分立的主動式電子組件及被動式電子組件，彼此間隔地安裝於所述印刷電路板上，所述主動式電子組件及所述被動式電子組件中的每一者藉由所述印刷電路板電性連接至所述主動式電子組件及所述被動式電子組件中的至少另一者，其中所述印刷電路板具有第一側及相對的第二側且包括基板及第一導電路徑與第二導電路徑，所述第一導電路徑與所述第二導電路徑自所述第一側穿過所述基板延伸至所述第二側，所述主動式電子組件包括第一晶片及第二晶片，所述第一晶片設置於所述第一側上並附著至所述印刷電路板，所述第二晶片設置於所述印刷電路板的所述第二側上並附著至所述印刷電路板，所述第一晶片電性連接至所述印刷電路板的所述第一導電路徑與所述第二導電路徑，所述系統封裝具有包括導體的內連線，所述導體在所述印刷電路板的所述第二側處設置於所述印刷電路板的所述基板上且電性連接至所述第一導電路徑，所述第二晶片藉由所述導體而附著至所述印刷電路板，且藉由所述導體中的至少一些而電性連接至所述第一導電路徑，以經由所述第一導電路徑而電性連接至所述第一晶片，藉此使所述導體能夠用以在所述第二晶片附著至所述印刷電路板之前測試所述第一晶片，其中在所述印刷電路板的所述第二側上及所述第二晶片的指定安裝區域之外具有僅測試焊墊，所述僅測試焊墊藉由所述第二導電路徑連接至所述第一晶片，以用於在系統級總成狀態下測試所述第一晶片。
  15. 如申請專利範圍第14項所述的系統封裝，其中所述內連線的所述導體中的至少一些導體與安裝至所述印刷電路板的所有所述主動式電子組件及所述被動式電子組件電性隔離，且因此僅用於將所述第二晶片附著至所述印刷電路板。
  16. 如申請專利範圍第14項所述的系統封裝，其中所述僅測試焊墊為導電焊墊，所述僅測試焊墊於所述印刷電路板的所述第二側處暴露出來並電性連接至所述第二導電路徑以電性連接至所述第一晶片。
  17. 如申請專利範圍第14項所述的系統封裝，其中所述第一晶片是系統晶片(SoC)。
  18. 如申請專利範圍第17項所述的系統封裝，其中所述第二晶片包括功率管理積體電路(PMIC)。
  19. 如申請專利範圍第14項所述的系統封裝，其中所述第二晶片包括功率管理積體電路(PMIC)。
  20. 如申請專利範圍第14項所述的系統封裝，其中所述被動式電子組件中的每一者包括選自由電阻器、電容器及電感器組成的群組中的被動式元件。
  21. 如申請專利範圍第14項所述的系統封裝，其中所述主動式電子組件包括記憶體封裝，所述記憶體封裝設置於所述印刷電路板的所述第一側上並安裝至所述印刷電路板，所述記憶體封裝在所述第一晶片上方延伸。
  22. 一種行動裝置，包括如申請專利範圍第19項所述的系統封裝、顯示器以及用於將所述系統封裝電性連接至所述顯示器的介面。
  23. 一種系統封裝的製造方法，包括：提供系統封裝(SoP)的子系統總成，所述子系統總成包括：印刷電路板的基板，所述印刷電路板具有第一側及第二側以及在所述第一側與所述第二側之間延伸的第一導電路徑與第二導電路徑；第一晶片，安裝於所述印刷電路板的所述第一側上且電性連接至所述第一導電路徑與所述第二導電路徑；電性導體，設置於所述印刷電路板的所述第二側處且所述電性導體中的至少一些電性導體電性連接至所述第一導電路徑；以及僅測試焊墊，位於所述印刷電路板的所述第二側上，藉由所述第二導電路徑連接至所述第一晶片；藉由將電性測試設備連接至所述電性導體中的所述至少一些電性導體來測試所述第一晶片；接著利用所有所述電性導體將第二晶片附著至所述印刷電路板，其中所述僅測試焊墊位於所述第二晶片的指定安裝區域之外；以及在將所述第二晶片附著至所述印刷電路板之後，藉由所述僅測試焊墊在系統級總成狀態下來測試所述第一晶片。
TW104128739A 2014-10-21 2015-09-01 系統封裝及其製造方法與包括該系統封裝的行動裝置 TWI678777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140142509A KR102287396B1 (ko) 2014-10-21 2014-10-21 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
KR10-2014-0142509 2014-10-21

Publications (2)

Publication Number Publication Date
TW201628148A TW201628148A (zh) 2016-08-01
TWI678777B true TWI678777B (zh) 2019-12-01

Family

ID=55750218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128739A TWI678777B (zh) 2014-10-21 2015-09-01 系統封裝及其製造方法與包括該系統封裝的行動裝置

Country Status (4)

Country Link
US (1) US9839127B2 (zh)
KR (1) KR102287396B1 (zh)
CN (1) CN105529324B (zh)
TW (1) TWI678777B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778707B (zh) * 2020-07-27 2022-09-21 大陸商北京芯海視界三維科技有限公司 發光模組及顯示器件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6435420B2 (ja) * 2015-09-30 2018-12-05 日立オートモティブシステムズ株式会社 樹脂成形体およびセンサ装置
US10665579B2 (en) 2016-02-16 2020-05-26 Xilinx, Inc. Chip package assembly with power management integrated circuit and integrated circuit die
KR101994752B1 (ko) * 2016-07-26 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
US11393788B2 (en) 2016-09-22 2022-07-19 Intel Corporation Integrated circuit package with glass spacer
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
KR20180077727A (ko) 2016-12-29 2018-07-09 삼성전자주식회사 반도체 집적 회로 카드 및 이를 포함하는 통신 시스템
US11037042B2 (en) 2016-12-29 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor integrated circuit cards and communication systems including the same
US10607977B2 (en) 2017-01-20 2020-03-31 Google Llc Integrated DRAM with low-voltage swing I/O
US10453821B2 (en) 2017-08-04 2019-10-22 Samsung Electronics Co., Ltd. Connection system of semiconductor packages
US10535643B2 (en) * 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
KR101942736B1 (ko) * 2017-08-04 2019-04-17 삼성전기 주식회사 반도체 패키지 연결 시스템
US10510603B2 (en) * 2017-08-31 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
US10290678B2 (en) * 2017-09-26 2019-05-14 Globalfoundries Singapore Pte. Ltd. Magnetic shielding package structure for MRAM device and method for producing the same
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR102563424B1 (ko) * 2017-11-02 2023-08-07 주식회사 아모센스 반도체 패키지 및 모바일용 전자기기
WO2020046276A1 (en) * 2018-08-28 2020-03-05 Ferric Inc. Processor module with integrated packaged power converter
US10367415B1 (en) 2018-08-28 2019-07-30 Ferric Inc. Processor module with integrated packaged power converter
US10658331B2 (en) 2018-08-28 2020-05-19 Ferric Inc. Processor module with integrated packaged power converter
US11062923B2 (en) * 2018-09-28 2021-07-13 Rohinni, LLC Apparatus to control transfer parameters during transfer of semiconductor devices
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
KR20210105212A (ko) * 2020-02-18 2021-08-26 주식회사 아이티엠반도체 배터리 제어 시스템 인 패키지 및 그 제조 방법
US11372506B1 (en) * 2020-11-24 2022-06-28 Amazon Technologies, Inc. System and method for a system-in-package using EMI shielding for capacitive touch sensing
US11537154B2 (en) 2020-12-09 2022-12-27 Samsung Electronics Co., Ltd. Mobile devices and methods controlling power in mobile devices
US20220293326A1 (en) * 2021-03-12 2022-09-15 Virginia Tech Intellectual Properties, Inc. Multi-phase integrated coupled inductor structure
US20220320016A1 (en) * 2021-04-06 2022-10-06 Qualcomm Incorporated Inkjet printing dedicated test pins
CN113301717A (zh) * 2021-05-21 2021-08-24 维沃移动通信有限公司 电路板结构以及电子设备
US11929673B2 (en) 2021-10-29 2024-03-12 Ferric Inc. Two-stage voltage converters for microprocessors
WO2024020852A1 (en) * 2022-07-27 2024-02-01 Nvidia Corporation Stacked power design in card-based computing device
KR102614429B1 (ko) 2023-06-21 2023-12-14 김호중 재설정 가능한 시스템 프레임워크 및 서버시각 동기부를 포함하는 에지 디바이스용 시스템 온 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278601A1 (en) * 2006-06-05 2007-12-06 Akustica, Inc. MEMS device and method of fabricating the same
US7453704B2 (en) * 2005-04-18 2008-11-18 Kabushiki Kaisha Toshiba Printed wiring board and information processing apparatus
US20130069063A1 (en) * 2011-09-21 2013-03-21 Bao Xusheng Integrated circuit system with test pads and method of manufacture thereof
US20140134803A1 (en) * 2012-11-15 2014-05-15 Michael G. Kelly Method And System For A Semiconductor Device Package With A Die-To-Die First Bond

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447059B (en) 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
US6351391B1 (en) * 2000-05-15 2002-02-26 International Business Machines Corporation Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
KR100640335B1 (ko) 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
JP4827556B2 (ja) 2005-03-18 2011-11-30 キヤノン株式会社 積層型半導体パッケージ
KR100718324B1 (ko) 2005-10-20 2007-05-17 (주) 에프원미디어 블루투스 모듈 인쇄회로기판
JP2007183164A (ja) * 2006-01-06 2007-07-19 Fujitsu Ltd 半導体集積回路装置及びその試験方法
US8063482B2 (en) * 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
CN101170096A (zh) * 2006-10-27 2008-04-30 胜华科技股份有限公司 电子组件及其基板
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
JP5137179B2 (ja) 2007-03-30 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
US20090051019A1 (en) 2007-08-20 2009-02-26 Chih-Feng Huang Multi-chip module package
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
US20090184416A1 (en) 2008-01-22 2009-07-23 Yinon Degani MCM packages
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
US8391018B2 (en) 2009-09-28 2013-03-05 Qualcomm Incorporated Semiconductor die-based packaging interconnect
US8294043B2 (en) * 2010-12-07 2012-10-23 Honeywell International Inc. Integrated connector shield ring for shielded enclosures
US8737080B2 (en) 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
EP2618421A1 (en) * 2012-01-19 2013-07-24 Huawei Technologies Co., Ltd. Surface Mount Microwave System
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
US8946566B2 (en) * 2012-10-05 2015-02-03 Apple Inc. Heterogeneous encapsulation
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
KR20150091886A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 방열부재를 구비하는 반도체 패키지
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9369272B2 (en) * 2014-03-27 2016-06-14 Qualcomm Incorporated Serial time-division-multiplexed bus with bidirectional synchronization/control word line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453704B2 (en) * 2005-04-18 2008-11-18 Kabushiki Kaisha Toshiba Printed wiring board and information processing apparatus
US20070278601A1 (en) * 2006-06-05 2007-12-06 Akustica, Inc. MEMS device and method of fabricating the same
US20130069063A1 (en) * 2011-09-21 2013-03-21 Bao Xusheng Integrated circuit system with test pads and method of manufacture thereof
US20140134803A1 (en) * 2012-11-15 2014-05-15 Michael G. Kelly Method And System For A Semiconductor Device Package With A Die-To-Die First Bond

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778707B (zh) * 2020-07-27 2022-09-21 大陸商北京芯海視界三維科技有限公司 發光模組及顯示器件

Also Published As

Publication number Publication date
CN105529324A (zh) 2016-04-27
US20160113115A1 (en) 2016-04-21
TW201628148A (zh) 2016-08-01
KR20160046521A (ko) 2016-04-29
KR102287396B1 (ko) 2021-08-06
CN105529324B (zh) 2019-11-22
US9839127B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
TWI678777B (zh) 系統封裝及其製造方法與包括該系統封裝的行動裝置
TWI714622B (zh) 系統模組以及包含該模組的行動計算裝置
TWI685932B (zh) 用於干擾屏蔽的引線接合線
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US9583430B2 (en) Package-on-package device
KR102258101B1 (ko) 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
US11373957B2 (en) Semiconductor package with layer structures, antenna layer and electronic component
US20100052111A1 (en) Stacked-chip device
US20110317381A1 (en) Embedded chip-on-chip package and package-on-package comprising same
KR20130007371A (ko) 반도체 패키지
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
CN106548999A (zh) 半导体封装结构
KR20170027391A (ko) 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
KR20140128536A (ko) 반도체 패키지
US20110127653A1 (en) Package system with a shielded inverted internal stacking module and method of manufacture thereof
EP3486943A1 (en) Semiconductor package
KR101978975B1 (ko) 임베디드 캐패시터를 갖는 반도체 장치
CN103420322A (zh) 晶片封装体及其形成方法
KR20170092866A (ko) 반도체 패키지 및 반도체 장치
KR102559874B1 (ko) 박형 시스템 인 패키지
KR20190129665A (ko) 반도체 패키지 시스템
CN116259586A (zh) 扇出半导体封装
US20230048277A1 (en) Semiconductor package and electronic device including the same