KR101721781B1 - 패키지 기판에 다이를 포함하는 적층된 다이 패키지 - Google Patents

패키지 기판에 다이를 포함하는 적층된 다이 패키지 Download PDF

Info

Publication number
KR101721781B1
KR101721781B1 KR1020157005116A KR20157005116A KR101721781B1 KR 101721781 B1 KR101721781 B1 KR 101721781B1 KR 1020157005116 A KR1020157005116 A KR 1020157005116A KR 20157005116 A KR20157005116 A KR 20157005116A KR 101721781 B1 KR101721781 B1 KR 101721781B1
Authority
KR
South Korea
Prior art keywords
die
substrate
base
electrical contact
opening
Prior art date
Application number
KR1020157005116A
Other languages
English (en)
Other versions
KR20150038448A (ko
Inventor
치아-핀 치우
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150038448A publication Critical patent/KR20150038448A/ko
Application granted granted Critical
Publication of KR101721781B1 publication Critical patent/KR101721781B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame

Abstract

여기 설명된 일부 실시예는 장치와 그러한 장치를 형성하는 방법을 포함한다. 그러한 일 실시예에서, 장치는 기판, 제 1 다이 및 상기 제 1 다이와 기판에 연결된 제 2 다이를 포함할 수 있다. 기판은 개구를 포함할 수 있다. 다이의 적어도 일부분은 기판의 개구의 적어도 일부분을 차지할 수 있다. 추가적인 장치와 방법을 포함하는 다른 실시예가 설명된다.

Description

패키지 기판에 다이를 포함하는 적층된 다이 패키지{STACKED-DIE PACKAGE INCLUDING DIE IN PACKAGE SUBSTRATE}
본 출원은 출원일이 2012년 9월 27일인 미국 특허 출원번호 13/629,368에 기초하여 우선권을 주장하며 상기 미국 특허 출원의 모든 내용을 본 출원에 원용한다.
실시예는 반도체 장치 패키징에 관한 것이다. 일부 실시예는 적층된 다이 패키지에 관한 것이다.
휴대 전화, 태블릿 및 컴퓨터와 같은 많은 전자 장비는 대개 집적 회로(IC) 패키지에 탑재된 반도체 다이를 갖는다. 다이는 종종 정보를 저장하는 메모리 장치 또는 정보를 처리하는 프로세서와 같은 장치를 형성할 수 있는 회로를 갖는다. 다이 상의 장치는 동작 시에 열을 생성할 수 있다. 따라서, 히트싱크(heat sink)와 같은 열방출 솔루션(thermal solution)이 다이를 식히기 위해 IC 패키지 내에 일반적으로 포함된다.
종래의 IC 패키지의 일부는 메모리 저장 용량, 처리 능력 또는 양자 모두를 향상시키기 위해 다수의 다이를 포함할 수 있다. 일부 IC 패키지 내의 면적을 줄이기 위해, 다수의 다이는 각각의 상부에 적층될 수 있다. 그러나, 적층된 다이는 IC 패키지의 전체 두께를 증가시켜 일부 전자 장비에 사용되는데 적합하지 않게 될 수 있다. 또한, 적층된 다이를 식히기 위해 일부 IC 패키지에 적절한 열방출 솔루션을 제공하는 것이 용이하지 않을 수 있다.
도 1은 여기서 설명되는 일부 실시예에 따른 베이스에 연결된 패키지를 포함하는 전자 장비 형태의 장치의 단면도를 도시한다.
도 2는 여기서 설명되는 일부 실시예에 따른 도 1의 패키지에서 해체된 후의 다이를 도시한다.
도 3은 여기서 설명되는 일부 실시예에 따른 도 1의 패키지에서 해체된 후의 기판을 도시한다.
도 4는 여기서 설명되는 일부 실시예에 따른 도 1의 패키지에서 해체된 후의 베이스를 도시한다.
도 5는 여기서 설명되는 일부 실시예에 따른 방열장치를 포함하는 전자 장비 형태의 장치의 단면도를 도시한다.
도 6은 여기서 설명되는 일부 실시예에 따른 도 1의 전자 장비의 변형인 전자 장비 형태의 장치의 단면도를 도시한다.
도 7은 여기서 설명되는 일부 실시예에 따른 방열장치를 포함하는 도 6의 전자 장비 형태의 장치의 단면도를 도시한다.
도 8은 여기서 설명되는 일부 실시예에 따른 도 6의 전자 장비의 변형인 전자 장비 형태의 장치의 단면도를 도시한다.
도 9는 여기서 설명되는 일부 실시예에 따른 방열장치를 포함하는 도 8의 전자 장비 형태의 장치의 단면도를 도시한다.
도 10은 여기서 설명되는 일부 실시예에 따른 개구를 갖지 않는 베이스에 연결된 패키지를 포함하는 전자 장비 형태의 장치의 단면도를 도시한다.
도 11은 여기서 설명되는 일부 실시예에 따른 도 10의 패키지에서 해체된 후의 베이스를 도시한다.
도 12는 여기서 설명되는 일부 실시예에 따른 다이에 연결된 구조물을 갖는 패키지를 포함하는 전자 장비 형태의 장치의 단면도를 도시한다.
도 13 내지 도 19는 여기서 설명되는 일부 실시예에 따른 전자 장비를 형성하는 방법을 도시한다.
도 1은 여기서 설명되는 일부 실시예에 따른 베이스(190)에 연결된 패키지(101)를 포함하는 전자 장비(100) 형태의 장치의 단면도를 도시한다. 전자 장비(100)는 휴대 전화, 스마트폰, 태블릿, e-리더(예를 들어, 전자책 리더기), 랩탑, 데스크탑, 개인용 컴퓨터, 서버, PDAs(personal digital assistants), 웹 기기, 셋톱박스(STBs), 네트워크 라우터, 네트워크 스위치, 네트워크 브릿지 및 다른 유형의 장치 또는 장비를 포함하거나 포함될 수 있다.
도 1의 패키지(101)는 BGA(ball grid array) 유형의 패키지 또는 다른 유형의 패키지를 포함할 수 있다. 베이스(190)는 PCB(printed circuit board)와 같은 회로 기판을 포함할 수 있다. 패키지(101)는 다이(110), 다이(120), 기판(130), 방열장치(140) 및 열 전도 물질(thermal interface material: TIM)(145)을 포함할 수 있다. 다이(110)는 적층된 다이를 형성하기 위해 다이(120) 위에 적층될 수 있다. 다이(110, 120)는 전기 접속부(151)에 의해 서로 연결될 수 있다. 다이(120)는 전기 접속부(152)에 의해 기판(130)과 연결될 수 있다. 기판(130)은 전기 접속부(153)에 의해 베이스(190)에 연결될 수 있다. 패키지(101)는 다이(110)와 다이(120) 사이에 물질(161)을 다이(120)와 기판(130) 사이에 물질(162)을 포함할 수 있다.
전기 접속부(151, 152 및 153)는 솔더(solder)와 같은 전기 전도성 재료나 다른 전기 전도성 재료를 포함할 수 있다. 예를 들어, 전기 접속부(151 및 152)는 Sn-Cu 솔더 페이스트, Sn-Ag 솔더 페이스트, Sn-Ag-Cu 솔더 페이스트(예를 들어, SAC 305)를 포함할 수 있다. 전기 접속부(153)는 Sn-Ag-Cu 솔더 페이스트(예를 들어, SAC 405, SAC 305)를 포함할 수 있다. 물질(161 및 162)은 에폭시와 같은 비-전기 전도성 물질(예를 들어, 언더필(underfill) 물질) 또는 다른 비-전기 전도성 물질을 포함할 수 있다. 방열장치(140)는 금속(예를 들어, 구리)이나 다른 물질을 포함할 수 있다. TIM(145)은 열 전도 물질을 포함할 수 있다. TIM(145)에 대한 예시적 물질은 폴리머 TIM, 은이 채워진 에폭시(silver-filled epoxy), 상 변화 물질(phase change material), 열적 그리스(thermal grease), 인듐(indium) 솔더, 및 다른 물질을 포함한다.
기판(130)은 유기 기판, 세라믹 기판 또는 다른 유형의 기판을 포함할 수 있다. 기판(130)은 패키지 기판(예를 들어, BGA 패키지의 기판)을 포함할 수 있다. 기판(130)은 (베이스(190)와 연결된)소자(198 및 199), 다이(110)와 다이(120) 같은 요소 간에 전기적 통신을 허용하기 위해 도전 경로(156 및 157)와 같은 내부 도전 경로를 포함할 수 있다.
기판(130)은 사이드(예를 들어, 표면(surface))(131)와 사이드(131)에 대향하는 사이드(예를 들어, 표면)(132)를 포함한다. 기판(130)은 개구(예를 들어, 홀(hole))(133)를 포함할 수 있다. 도전 경로(156 및 157)는 기판(130)에 부분적으로 형성될 수 있는 전도성 물질(예를 들어, 금속)로 채워진 비아(vias)를 포함할 수 있다. 도 1에 도시된 바와 같이, 기판(130)은 기판(130)의 사이드(131)에서 사이드(132)로 연장된 전도성 경로(예를 들어, 전기적 비아)를 포함하지 않을 수 있다. 기판(130)은 능동 소자(active components)(예를 들어, 트랜지스터)를 포함하지 않을 수 있다.
다이(110 및 120)의 각각은 반도체(예를 들어, 실리콘) 다이를 포함할 수 있다. 다이(110)와 다이(120)의 각각은 정보 저장, 정보 처리 또는 다른 기능과 같은 하나 이상의 기능을 수행하기 위해 장치(또는 장치들)의 부분을 형성하는 회로(도 1에 미도시)를 포함할 수 있다. 예를 들어, 다이(110)는 정보를 저장하는 (예를 들어, 트랜지스터, 메모리 셀 및 다른 소자를 포함하는)메모리 장치를 포함할 수 있다. 메모리 장치는 플래시 메모리 장치, DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치, 또는 다른 유형의 메모리 장치를 포함할 수 있다. 다른 예시에서, 다이(120)는 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU) 또는 양자를 포함할 수 있는 (예를 들어, 트랜지스터, 산술 논리 유닛 및 다른 소자를 포함하는)프로세서를 포함할 수 있다. 프로세서는 또한 ASIC(application specific integrated circuits)을 포함할 수 있다.
다이(110)와 다이(120)는 다른 장치의 조합을 포함할 수 있다. 예를 들어, 다이(110)는 프로세서를 포함하고, 다이(120)는 메모리 장치를 포함할 수 있다. 다른 예시에서, 두 개의 다이(110 및 120)는 모두 프로세서를 또는 모두 메모리 장치를 포함할 수 있다.
도 1에 도시된 바와 같이, 다이(110)는 사이드(예를 들어, 표면)(111)와 사이드(111)에 대향하는 사이드(예를 들어, 표면)(112)를 포함한다. 사이드(111)는 전기 접속부(예를 들어, 전기 접속부(151)가 위치하는 다이(110)의 액티브 사이드일 수 있다. 사이드(112)는 전기 접속부가가 배치되지 않는 다이(110)의 후면(backside)일 수 있다. 다이(120)는 사이드(예를 들어, 표면)(121)와 사이드(121)에 대향하는 사이드(예를 들어, 표면)(122)를 포함한다. 사이드(121)는 전기 접속부(예를 들어, 전기 접속부(151))가 위치하는 다이(120)의 액티브 사이드일 수 있다. 사이드(122)는 전기 접속부가 배치되지 않는 다이(120)의 후면일 수 있다.
다이(110 및 120)는 다이(110)의 사이드(111)(예를 들어, 액티브 사이드)와 다이(120)의 사이드(121)(예를 들어, 액티브 사이드)가 서로 직접 맞닿는 것과 같이 서로 페이스 투 페이스(face-to-face) 방식으로 직접 연결(예를 들어, 직접 접합(bonded))될 수 있다. 전기 접속부(151)는 전기 접속부(151)가 다이(110)의 사이드(111)와 다이(120)의 사이드(121) 사이에 직접 배치되고 사이드(111 및 121)에 직접 접하는 방식으로 다이(110)와 직접 연결되고 다이(120)와 직접 연결될 수 있다. 전기 접속부(152)는 전기 접속부(152)가 다이(120)의 사이드(121)와 기판(130)의 사이드(131) 사이에 직접 배치되고 사이드(121 및 131)에 직접 접하는 방식으로 다이(120)와 직접 연결되고 기판(130)과 직접 연결될 수 있다. (다이(120)와 다이(110)를 연결하는)전기 접속부(151)와 (다이(120)와 기판(130)을 연결하는)전기 접속부(152)는 다이(120)의 동일한 사이드(예를 들어, 사이드(121)) 상에 있을 수 있다. (기판(130)과 다이(120)를 연결하는)전기 접속부(152)와 (기판(130)과 베이스(190)를 연결하는)전기 접속부(153)는 기판(130)의 동일한 사이드(예를 들어, 사이드(131)) 상에 있을 수 있다.
도 1에 도시된 바와 같이, 다이(110)의 적어도 일부분은 다이(110)의 적어도 일부분이 개구(133)의 적어도 일부분을 차지하도록 개구(133)의 내부(예를 들어, 부분적으로 또는 완전히 내장되도록)에 배치될 수 있다. 다이(예를 들어, 다이(110))의 적어도 일부분은 다이의 일부분만을(예를 들어, 다이(110)의 일부분만을) 가리키거나 또는 다이 전체(예를 들어, 다이(110) 전체)를 가리킬 수 있다.
다이(120)는 개구(133) 내에 위치하는 부분을 포함하지 않을 수 있다(예를 들어, 전체 다이(120)가 개구(133)의 외부에 있음). 따라서, 다이(120)의 어떤 부분도 개구(133)의 어느 부분을 차지하지 않는다.
방열장치(140)는 다이(110)로부터의 열을 방출하거나 다이(110) 및 다이(120) 모두로부터의 열을 방출하는 방식으로 패키지(101)의 열을 방출할 수 있다. 방열장치(140)는 방열판(heat speader)(예를 들어, 통합된 방열판)이나 다른 유형의 열방출 솔루션을 포함할 수 있다. 방열장치(140)는 TIM(145)을 통해 다이(110)의 사이드(112)(예를 들어, 후면)에 직접 연결될 수 있다. TIM(145)은 다이(110)로부터의 열방출을 더욱 향상(예를 들어, 증가)시키기 위해 (예를 들어, 다이(110)로부터 방열장치(140)로의)열전도를 강화할 수 있다.
방열장치(140)는 또한 패키지(101)의 구조를 향상(예를 들어, 기판(130)의 구조를 향상)시키기 위한 스티프너(stiffener)로서 동작하도록 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 방열장치(140)는 기판(130)의 사이드(132)와 연결(예를 들어, 직접 연결)될 수 있다. 기판(130)이 박막 코어 기판, 코어리스(coreless) 기판 또는 다른 상대적으로 얇은 기판을 포함하는 것과 같은 몇몇 상황에서, 방열장치(140)는 (도 1 에 배치된 바와 같이) 기판(130)에 발생할 수 있는 휨현상(warpage)을 방지(또는 감소)할 수 있다.
베이스(190)는 사이드(예를 들어, 표면)(191)과 사이드(191)에 대향하는 사이드(예를 들어, 표면)(192)을 포함한다. 베이스(190)는 캐패시터, 트랜지스터, 집적회로 칩, 또는 베이스와 연결되거나 베이스 상에 형성되는 다른 전기적 소자와 같은 소자(예를 들어, 소자 (198 및 199))를 포함할 수 있다. 도 1에는 소자(198 및 199)가 베이스(190)의 일 사이드(예를 들어, 사이드(191)) 상에만 배치되는 예시를 도시한다. 그러나, 소자 (198 및 199)는 베이스의 양쪽 사이드(예를 들어, 사이드(191 및 192)) 상에 배치될 수 있다. 베이스(190)는 개구(예를 들어, 홀)(193)를 포함할 수 있다.
다이(110)와 다이(120)는 전기 접속부(151)를 통해 서로 통신(예를 들어, 전기적으로 통신)할 수 있다. 전기 접속부(151)는(151)는 다이(110)와 다이(120) 사이에 통신되는 정보(예를 들어, 전기적 신호의 형태로)를 나를 수 있다. 정보는 데이터 정보, 제어 정보, 전력 및 접지 또는 다른 정보를 포함할 수 있다. 다이(110)는 사이드(111 및 112) 사이에 전기적 도전 경로(예를 들어, TSVs(through silicon vias))를 포함하지 않을 수 있다. 따라서, 다이(110)로부터 및 다이(110)로의 전기적 통신(예를 들어, 다이(110) 및 다이(120) 사이의)은 다이(110)의 사이드(111) 상의 전기 접속부(예를 들어, 전기 접속부(151))를 통해서만 수행될 수 있다.
다이(120)와 기판(130)은 전기 접속부(152)를 통해 서로 통신(예를 들어, 전기적으로 통신)할 수 있다. 전기 접속부(152)는 다이(120)와 기판(130) 사이에 통신되는 정보(예를 들어, 전기적 신호의 형태로)를 나를 수 있다. 다이(120)는 사이드(121 및 122) 사이에 전기적 도전 경로(예를 들어, TSVs)를 포함하지 않을 수 있다. 따라서, 다이(120)로부터 및 다이(120)로의 전기적 통신(예를 들어, 다이(120)와 다이(110) 사이 및 다이(120)와 기판(130) 사이의)은 다이(120)의 사이드(121) 상의 전기 접속부(예를 들어, 전기 접속부(151 및 152))를 통해서만 수행될 수 있다.
다이(110)와 다이(120)는 전기 접속부(151, 152 및 153)를 통해 다른 소자(예를 들어, 베이스(190)와 연결된 소자(198 및 199))와 통신할 수 있다. 예를 들어, 다이(110)와 다이(120)는 전기 접속부(151), 도전 경로(154), 전기 접속부(152), 도전 경로(156), 전기 접속부(153) 및 도전 경로(158)를 포함할 수 있는 하나 이상의 경로(예를 들어, 신호 경로)를 통해 소자(198)와 통신할 수 있다. 다른 예시에서, 다이(110)와 다이(120)는 전기 접속부(151), 도전 경로(155), 전기 접속부(152), 도전 경로(157), 전기 접속부(153) 및 도전 경로(159)를 포함할 수 있는 하나 이상의 경로(예를 들어, 신호 경로)를 통해 베이스(190) 상의 소자(199)와 통신할 수 있다.
도 2는 도 1의 패키지(101)로부터 해체된 후의 다이(110) 및 다이(120)를 도시한다. 도 2의 라인(1-1)은 도 1의 다이(110 및 120)의 단면 부분을 표시한다. 도 2에 도시된 바와 같이, 다이(110)는 다이(120)의 크기(예를 들어, 사이드(121)의 총 표면적)보다 작은 크기(예를 들어, 사이드(111)의 총 표면적)를 가질 수 있다. 다이(110)는 길이(114)를 포함할 수 있다. 다이(120)는 다이(110)의 길이(114)보다 긴 길이(124)를 가질 수 있다. 전기 접속부(151)의 일부는 다이(110)의 사이드(111) 상에 존재할 수 있으며, 전기 접속부(151)의 다른 일부는 다이(120)의 사이드(121) 상에 존재할 수 있다. 전기 접속부(152)의 일부는 또한 다이(120)의 사이드(121)에 존재할 수 있다.
도 3은 도 1의 패키지(101)로부터 해체된 후의 기판(130)을 도시한다. 도 3의 라인(1-1)은 도 1의 기판(130)의 단면 부분을 표시한다. 기판(130)의 개구(133)는 다이(110)의 길이(114)(도 2)보다 긴 길이(134)를 가질 수 있다. 도 3에 도시된 바와 같이, 개구(133)는 기판(130)의 일부분 내의 홀의 부분일 수 있다. 전기 접속부(152)의 일부와 전기 접속부(153)의 일부는 기판(130)의 사이드(131) 상에 존재할 수 있다.
도 4는 도 1의 패키지(101)로부터 해체된 후의 베이스(190)를 도시한다. 도 4의 라인(1-1)은 도 1의 베이스(190)의 단면 부분을 표시한다. 베이스(190)의 개구(193)는 다이(120)의 길이(124)(도 2)보다 긴 길이(194)를 가질 수 있다. 도 4에 도시된 바와 같이, 개구(193)는 베이스(190)의 일부분 내의 홀의 부분일 수 있다. 전기 접속부(153)의 일부는 베이스(190)의 사이드(191) 상에 존재할 수 있다.
도 1 및 도 3에 도시된 바와 같이, 기판(130)에 개구(예를 들어, 개구(133))를 포함하는 것은 패키지(101)의 다이(110), 다이(120) 또는 양자의 구조를 선택함에 있어 더 많은 옵션을 가능하게 할 수 있다. 예를 들어, 기판(130)에 개구(133)를 포함함으로써, 다이(110), 다이(120) 또는 양자는 얇은 다이(예를 들어, 50 나노미터(nm) 또는 그 이하의 두께) 또는 두꺼운 다이(예를 들어, 50nm보다 두꺼운 두께)로 선택될 수 있다. 패키지(101)는 패키지(101)의 프로파일(예를 들어, 전체 두께)에 영향을 주지 않으면서도 두꺼운 다이를 그 안에 포함할 수 있는데, 이는 다이(예를 들어, 다이(110))의 적어도 일부분이 기판(130)의 개구(133) 내에 위치되기 때문이다. 이는 패키지(101)의 프로파일을 향상(예를 들어, 감소)시킬 수 있으며, 또한 전자 장비(100)의 전체 두께를 향상(예를 들어, 감소)시킬 수 있다. 만약 (얇은 다이 대신에)두꺼운 다이가 패키지(101)에 포함되면, 비용 또한 향상(예를 들어, 감소)될 수 있는데, 이는 다꺼운 다이와 관련한 비용이 얇은 다이와 관련된 비용보다 일반적으로 낮기 때문이다.
베이스(190)(도 1 및 도 4)에 개구(예를 들어, 개구(193))를 포함하는 것은 또한 전자 장비(100)의 프로파일(예를 들어, 전체 두께)를 향상시킬 수 있다. 예를 들어, 베이스(190)에 개구(193)를 포함함으로써, 패키지(101)의 다이(예를 들어, 다이(120))는 두꺼운 다이임에도 다이(예를 들어, 다이(120))의 적어도 일부분이 베이스(190)의 개구(193) 내부에 위치됨으로써 전자 장비(100)의 프로파일에 영향을 미치지 않을 수 있다.
베이스(190)에 개구(예를 들어, 개구(193))를 포함하는 것은 또한 도 5를 참조하여 보다 상세히 설명될 것과 같이, 패키지(101)에 대한 (방열장치(140) 외에)추가적인 유형의 열방출 솔루션을 선택하는데 더 많은 옵션을 허용할 수 있다.
도 5는 여기서 설명되는 일부 실시예에 따른 방열장치(540)를 포함하는 전자 장비(500) 형태의 장치의 단면도를 도시한다. 전자 장비(500)는 전자 장비(100)(도 1)와 유사하거나 동일한 요소를 포함할 수 있다. 따라서, 간결함을 위하여, 도 1과 도 5 간의 유사하거나 동일한 요소에 대한 설명은 도 5와 관련된 설명에서 반복되지 않는다. 전자 장비(100)(도 1)와 전자 장비(500)(도 5)의 차이는 전자 장비(500)의 방열장치(540)와 TIM(545)을 포함한다.
방열장치(540)는 패키지(101)로부터의 열을 방출하도록 배치되며, 다이(120)로부터 또는 다이(110) 및 다이(120) 모두로부터의 열을 방출한다. 방열장치(540)는 방열판(예를 들어, 통합된 방열판)이나 다른 유형의 열방출 솔루션을 포함할 수 있다. 도 5에 도시된 바와 같이, 방열장치(540)는 TIM(545)을 통해 다이(120)의 사이드(122)에 직접 연결될 수 있다. TIM(545)은 다이(120)로부터의 열방출을 더욱 향상(예를 들어, 증가)시키기 위해 열전도(예를 들어, 다이(120)로부터 방열장치(540)로의)를 강화할 수 있다.
(예를 들어, 패키지(101)의 상부의) 방열장치(140) 외에 (패키지(101)의 바닥에) 방열장치(540)를 포함함으로써 패키지(101)에 대한 열방출 솔루션이 더욱 향상될 수 있다. 예를 들어, 몇몇 상황에서, 방열장치(540)가 패키지(101)에 포함되지 않으면, 과열된 부분(hot spots)이 다이(120)에(예를 들어, 다이(120)의 사이드(122)와 인접한 바닥 부분에서) 발생할 수 있다. 도 5에 도시된 바와 같이 방열장치(540)를 다이(120)에 연결시킴으로써 그러한 과열된 부분을 없애거나 감소시킬 수 있다. 이는 패키지(101)의 열방출 솔루션을 더욱 향상시킬 수 있다.
도 6은 여기서 설명되는 일부 실시예에 따른 도 1의 전자 장비(100)의 변형인 전자 장비(600) 형태의 장치의 단면도를 도시한다. 전자 장비(600)는 전자 장비(100)(도 1)와 유사하거나 동일한 요소를 포함할 수 있다. 따라서, 간결함을 위하여, 도 1과 도 6 간의 유사하거나 동일한 요소에 대한 설명은 도 6과 관련된 설명에서 반복되지 않는다. 전자 장비(100)(도 1)와 전자 장비(600)(도 6)의 차이는 다이(120)와 베이스(190)의 개구(193)의 배치를 포함한다. 도 6에 도시된 바와 같이, 다이(120)는 기판(130)의 개구(193) 내부에 위치되는 부분이 없을 수 있다(예를 들어, 다이(120) 전체가 개구(193)의 외부에 존재함). 따라서, 다이(120)의 어떤 부분도 기판(130)의 개구(193)의 어느 부분을 차지하지 않는다.
도 7은 여기서 설명되는 일부 실시예에 따른 방열장치(740)를 포함하는 전자 장비(700) 형태의 장치의 단면도를 도시한다. 전자 장비(700)는 전자 장비(600)(도 6)와 유사하거나 동일한 요소를 포함할 수 있다. 따라서, 간결함을 위하여, 도 6과 도 7 간의 유사하거나 동일한 요소에 대한 설명은 도 7과 관련된 설명에서 반복되지 않는다. 전자 장비(600)(도 6)와 전자 장비(700)(도 7)의 차이는 전자 장비(700)의 방열장치(740)와 TIM(745)의 추가를 포함한다. 방열장치(740)는 패키지(101)로부터의 열을 방출하도록 배치되며, 다이(120)로부터 또는 다이(110) 및 다이(120) 모두로부터의 열을 방출한다.
도 8은 여기서 설명되는 일부 실시예에 따른 도 6의 전자 장비(600)의 변형인 전자 장비(800) 형태의 장치의 단면도를 도시한다. 전자 장비(800)는 전자 장비(600)(도 6)와 유사하거나 동일한 요소를 포함할 수 있다. 따라서, 간결함을 위하여, 도 6과 도 8 간의 유사하거나 동일한 요소에 대한 설명은 도 8과 관련된 설명에서 반복되지 않는다. 전자 장비(600)(도 6)와 전자 장비(800)(도 8)의 차이는 베이스(890)의 개구(893)의 길이(894)와 다이(120)의 길이(124)(도 2)의 차이를 포함한다. 개구(893)의 길이(894)는 다이(120)의 길이(124)보다 짧다. 따라서, 도 8에 도시된 바와 같이, 개구(893)의 길이(894)는 다이(120)의 사이드(122)의 일부와만 직접적으로 접한다(예를 들어, 개구(893)는 다이(120)의 사이드(122) 전체와 접하지 않는다). 도 1에서, 개구(193)는 다이(120)의 사이드(122) 전체와 직접 접할 수 있다.
도 9는 여기서 설명되는 일부 실시예에 따른 방열장치(940)를 포함하는 전자 장비(900) 형태의 장치의 단면도를 도시한다. 전자 장비(900)는 전자 장비(800)(도 8)와 유사하거나 동일한 소자를 포함할 수 있다. 따라서, 간결함을 위하여, 도 8과 도 9 간의 유사하거나 동일한 소자에 대한 설명은 도 9와 관련된 설명에서 반복되지 않는다. 전자 장비(800)(도 8)와 전자 장비(900)(도 9)의 차이는 전자 장비(900)의 방열장치(940)와 TIM(945)의 추가를 포함한다. 방열장치(940)는 패키지(101)로부터의 열을 방출하도록 배치되며, 다이(120)로부터 또는 다이(110) 및 다이(120) 모두로부터의 열을 방출한다.
도 10은 여기서 설명되는 일부 실시예에 따른 개구를 갖지 않는 베이스(1090)에 연결된 패키지(101)를 포함하는 전자 장비(1000) 형태의 장치의 단면도를 도시한다. 전자 장비(1000)는 전자 장비(100)(도 1)와 유사하거나 동일한 요소를 포함할 수 있다. 따라서, 간결함을 위하여, 도 1과 도 10 간의 유사하거나 동일한 요소에 대한 설명은 도 10과 관련된 설명에서 반복되지 않는다. 전자 장비(100)(도 1)와 전자 장비(1000)(도 10)의 차이는 베이스(190)(도 1)와 베이스(1090)(도10)의 차이를 포함한다. 도 10에 도시된 바와 같이, 베이스(1090)는 다이(120)와 접하는 개구를 포함하지 않는다. 베이스(1090)에 개구를 포함하지 않기 때문에, 다이(120)는 얇은 다이를 포함할 수 있다.
도 11은 패키지(101)(도 10)에서 해체된 후의 도 10의 베이스(1090)를 도시한다. 도 11의 라인(10-10)은 도 10의 베이스(1090)의 단면 부분을 표시한다. 도 11에 도시된 바와 같이, 베이스(1090)는 다이(120)(도 10)와 접하는 부분(1196)에 개구를 포함하지 않을 수 있다.
도 1 내지 도 11과 관련한 상기 설명에서, 전자 장비(100, 500, 600, 700, 800, 900 및 1000)의 각각은 상부 다이(예를 들어, 다이(110))에 연결된 하부 다이(예를 들어, 다이(120))를 포함할 수 있다. 그러나, 일부 배치에서, 하부 다이(예를 들어, 다이(120))는 다이와 상이한 구조물(예를 들어, 다이를 포함하지 않는 구조물)로 대체될 수 있다. 예를 들어, 일부 배치에서, 인터포저(interposer)가 다이(120)를 대체할 수 있다.
도 12는 여기서 설명되는 일부 실시예에 따른 다이(110)에 연결된 구조물(1220)을 갖는 패키지(101)를 포함하는 전자 장비(1200) 형태의 장치의 단면도를 도시한다. 전자 장비(1200)는 전자 장비(100)(도 1)와 유사하거나 동일한 요소를 포함할 수 있다. 따라서, 간결함을 위하여, 도 1과 도 12 간의 유사하거나 동일한 요소에 대한 설명은 도 12와 관련된 설명에서 반복되지 않는다.
도 12에 도시된 바와 같이, 구조물(1220)은 사이드(1221)와 사이드(1221)에 대향하는 사이드(1222)를 포함한다. 구조물(1220)은 다이(110)와 다른 소자(예를 들어, 소자(198 및 199))) 사이에 통신을 제공하는 도전 경로를 갖는 인터포저나 다른 유형의 구조물을 포함할 수 있다. 구조물(1220)은 캐패시터, 인덕터, 저항, 및 다른 수동 소자를 포함하는 소자(1225)(예를 들어, 수동 소자)를 포함할 수 있다. 구조물(1220)은 트랜지스터와 같은 능동 소자를 포함하지 않을 수 있다. 도 12는 예시로서 구조물(1220)의 사이드(1222) 상에 배치된 소자(1225)를 도시한다. 그러나, 일부 또는 모든 소자(1225)는 구조물(1220)의 내부에 배치될 수 있다. 대안적인 배치에서, 구조물(1220)은 도 1 내지 도 11을 참조하여 상기 설명되는 다이(120)와 같은 다이로 대체될 수 있다(또는 대안적으로 다이를 포함할 수 있다).
도 13 내지 도 19는 여기서 설명되는 일부 실시예에 따른 전자 장비를 형성하는 방법을 도시한다. 도 13 내지 도 19를 참조하여 하기 설명되는 방법에 의해 형성되는 전자 장비는 도 1 내지 도 12를 참조로 상기 설명된 전자 장비(예를 들어, 100, 500, 600, 700, 800, 900, 1000 및 1200)를 포함할 수 있다.
도 13에 도시된 바와 같이, 방법(1305)은 다이(1310)를 다이(1320)에 부착하는 단계를 포함한다. 다이(1310)와 다이(1320)는 각각 도 1 내지 도11의 다이(110)와 다이(120)에 대응한다. 대안적으로, 도 13의 다이(1320)는 도 12의 구조물(1220)과 같은 구조물로 대체될 수 있다. 도 13에서, 다이(1310)는 사이드(1311)(예를 들어, 액티브 사이드)와 사이드(1311)에 대향하는 사이드(1312)(예를 들어, 후면)을 포함할 수 있다. 사이드(1311 및 1312)는 각각 다이(1310)의 액티브 사이드와 백사이드를 포함할 수 있다. 다이(1320)는 사이드(1321)(예를 들어, 표면)와 사이드(1321)에 대향하는 사이드(1322)(예를 들어, 표면)을 포함할 수 있다. 사이드(1321 및 1322)는 각각 다이(1320)의 액티브 사이드와 백사이드를 포함할 수 있다. 다이(1310)의 사이드(1311)는 그 위에 형성된 전기 접속부(1351)(예를 들어, 솔더 볼, 솔더 범프, 또는 다른 유형의 도전 접속)를 포함할 수 있다. 도 13에는 도시되지 않았으나, 다이(1320)의 사이드(1321)는 그 위에 형성되고 다이(1310)의 전기 접속부(1351)와 접합된 전기 접속부(예를 들어, 도전 패드)를 포함할 수 있다. 다이(1310)와 다이(1320)는 (예를 들어, 플립 칩 기술에 의해) 서로 부착되어, 다이(1310)의 전기 접속부(1351)가 다이(1320)의 대응하는 전기 접속부에 접합되어 붕괴 제어형 칩 접속(C4)을 형성할 수 있다.
도 13에서, 방법(1305)의 다이(1310)를 다이(1320)에 부착하는 단계는 다이(1310)와 다이(1320)를 페이스-투-페이스 위치로 배치하여 다이(1310)의 사이드(1311)를 다이(1320)의 사이드(1321)에 직접 맞닿게 할 수 있는 단계를 포함할 수 있다. 다이(1310)를 다이(1320)에 부착하는 단계는 다이(1310)의 전기 접속부(1351)를 다이(1320)의 사이드(1321) 상의 대응하는 전기 접속부에 직접 접하도록 위치시키는(예를 들어, 정렬하는(align)) 단계를 포함할 수 있다. 그리고나서, 리플로우(reflow) 처리(예를 들어, 리플로우 납땜 처리)가 수행되어 다이(1310)의 전기 접속부(1351)를 다이(1320)의 대응하는 전기 접속부에 접합할 수 있다.
도 14는 서로 부착(예를 들어, 접합)된 후의 다이(1310 및 1320)를 포함하는 결합물(예를 들어, 적층된 다이)을 도시한다. 다이(1310)와 다이(1320) 사이의 전기 접속부(1351)는 전기 접속부(151)(도 1)에 대응될 수 있다. 도 14에 도시된 바와 같이, 물질(1461)(예를 들어, 언더필 물질)이 다이(1310)와 다이(1320) 사이에 그리고 전기 접속부(1351) 주위에 형성될 수 있다.
도 15는 여기서 설명되는 일부 실시예에 따른 다이(1310)와 다이(1320)의 결합물을 조립체(1502)에 부착하는 방법(1505)을 도시한다. 도 14의 다이(1310)와 다이(1320)의 결합물은 조립체(1502)에 부착되기 전에 (도 15에 도시된 바와 같이) 뒤집혀질 수 있다. 조립체(1502)는 방열장치(1540)와 TIM(1545)에 연결된 기판(1530)과 같은 요소를 포함할 수 있다. 이러한 요소는 조립체(1502)가 다이(1310)와 다이(1320)의 결합물에 부착되기 전에 미리 부착될 수 있다. 조립체(1502)의 기판(1530)은 사이드(1531)(예를 들어, 표면)와 사이드(1531)에 대향하는 사이드(1532)(예를 들어, 표면)을 포함할 수 있다. 사이드(1531)는 그 위에 형성된 전기 접속부(1552)(예를 들어, 솔더 볼, 솔더 범프, 또는 다른 유형의 도전 접속)를 포함할 수 있다. 기판(1530)은 개구(1533)를 포함할 수 있다. 기판(1530)은 기판(130)(도 1)에 대응될 수 있다. 따라서 기판(1530)의 개구(1533)는(1533)는 기판(130)의 개구(1533)는(133)에 대응될 수 있다.
도 15에서, 방법(1505)에서 다이(1310)와 다이(1320)의 결합물을 조립체(1502)에 부착하는 단계는 다이(1310)를 기판(1530)의 개구(1533)는(1533)에 직접 접하도록 위치시키는(예를 들어, 정렬하는(align)) 단계를 포함하여, 다이(1310)와 다이(1320)의 결합물이 조립체(1502)에 부착된 후에 다이(1310)의 적어도 일부분이 기판(1530)의 개구(1533)는(1533) 내에 위치하여 개구(1533)는(1533)의 적어도 일부분을 차지하도록 할 수 있다.
다이(1310)와 다이(1320)의 결합물을 조립체(1502)에 부착하는 단계는 또한 기판(1530)의 전기 접속부(1552)를 다이(1320)의 사이드(1321) 상의 대응하는 전기 접속부(미도시)에 직접 접하도록 위치시키는(예를 들어, 정렬하는(align)) 단계를 포함할 수 있다. 그런 후에, 리플로우 처리(예를 들어, 리플로우 납땜 처리)가 기판(1530)의 전기 접속부(1532)를 다이(1320)의 사이드(1321) 상의 대응하는 전기 접속부에 접합되도록 수행되어 다이(1320)와 기판(1530) 사이에 접속(예를 들어, 붕괴 제어형 칩 접속)을 형성할 수 있다.
도 16은 다이(1310)와 다이(1320)의 결합물이 조립체(1502)(도 15)에 부착된(예를 들어, 접합된) 후의 패키지(1601)를 도시한다. 도 16에 도시된 바와 같이, 물질(1662)(예를 들어, 언더필 물질)이 다이(1320)와 기판(1530) 사이에 그리고 전기 접속부(1553) 주위에 형성될 수 있다.
패키지(1601)는 도 1 내지 도 12를 참조하여 상기 설명된 패키지(101)(예를 들어, 도 1)에 대응될 수 있다. 도 16에서, 기판(1530)과 다이(1320) 사이의 전기 접속부(1552)는 전기접속(152)(도 1)에 대응될 수 있다. 도 16에 도시된 바와 같이, 패키지(1601)은 기판(1530)의 사이드(1531) 상에 형성된 전기 접속부(1653)를 포함할 수 있다. 전기 접속부(1653)는 다이(1310)와 다이(1320)의 결합물이 조립체(1502)(도 15)에 부착된 후에 형성될 수 있다. 전기 접속부(1653)는 솔더 볼 또는 다른 유형의 도전 접속을 포함할 수 있다. 전기 접속부(1653)는 패키지(1601)를 활성화하여 전자 장비의 다른 요소(예를 들어, 회로 보드(예를 들어, PCB))에 전기적으로 연결할 수 있다.
도 17은 여기서 설명되는 일부 실시예에 따른 도 16의 패키지(1601)를 베이스(1790)에 부착하는 방법(1705)을 도시한다. 도 16의 패키지(1601)는 (예를 들어, 표면 실장(surface mounting) 기술에 의해) 베이스(1790)에 부착되기 전에 (도 17에 도시된 바와 같이) 뒤집혀 질 수 있다. 도 17에 도시된 바와 같이, 베이스(1790)는 사이드(1791)(예를 들어, 표면)와 사이드(1791)에 대향하는 사이드(1792)(예를 들어, 표면)를 포함할 수 있다. 베이스(1790)는 개구(1533)는(1793)을 포함할 수 있다. 베이스(1790)는 베이스(190)(예를 들어, 도 1 및 도 4)에 대응될 수 있다. 따라서, 베이스(1790)의 개구(1793)는 베이스(190)의 개구(193)와 유사하거나 동일할 수 있다.
도 17에서, 방법(1705)의 패키지(1601)를 베이스(1790)에 부착하는 단계는 다이(1320)를 베이스(1790)의 개구(1793)에 직접 접하도록 위치시키는(예를 들어, 정렬하는(align)) 단계를 포함하여, 패키지(1601)가 베이스(1790)에 부착된 후에 다이(1320)의 적어도 일부분이 베이스(1790)의 개구(1793) 내에 위치하여 개구(1793)의 적어도 일부분을 차지하도록 할 수 있다.
방법(1705)의 패키지(1601)를 베이스(1790)에 부착하는 단계는 또한 기판(1530)의 전기 접속부(1653)를 베이스(1790)의 사이드(1791) 상의 대응하는 전기 접속부(미도시)에 직접 접하도록 위치시키는(예를 들어, 정렬하는(align)) 단계를 포함할 수 있다. 그런 후에, 리플로우 처리(예를 들어, 리플로우 납땜 처리)가 기판(1530)의 전기 접속부(1653)를 베이스(1790)의 사이드(1791) 상의 대응하는 전기 접속부에 접합되도록 수행될 수 있다.
도 18은 베이스(1790)에 부착(예를 들어, 접합)된 후의 패키지(1601)를 도시한다. 기판(1530)과 베이스(1790)의 사이의 전기 접속부(1653)는 전기 접속부(153)(예를 들어, 도 1)에 대응될 수 있다.
도 17 및 도 18의 방법(1705)에 관한 상기 설명은 다이(1320)의 적어도 일부분이 베이스(1790)(도 18)의 개구(1793) 내에 위치하도록 하여 패키지(1601)를 베이스(1790)에 부착하는 방법(1705)의 일례를 제시한다. 대안적인 방법에서, 패키지(1601)는 다이(1320)의 어떤 부분도 개구(1793)의 어느 부분을 차지하지 않도록(예를 들어, 다이(1320) 전체가 개구(1793)의 외부에 존재하도록) 베이스(1790)에 부착될 수 있다. 그러한 대안적인 방법에서의 다이(1320)와 베이스(1790)(도 17)의 배치는 도 6에 도시된 다이(120)와 베이스(190)의 배치와 유사하거나 동일할 수 있다. 또 다른 대안적인 방법에서, 베이스(1790)의 개구(1793)(도 17)은 크기(예를 들어, 도 8의 길이(894)와 유사한 길이)를 가져, 다이(1320)와 베이스(1790)(도 17)의 배치는 도 8의 다이(120)와 베이스(890)의 배치와 유사하거나 동일할 수 있다.
도 17 및 도 18의 방법(1705)에 관한 상기 설명은 개구(예를 들어, 개구(1793))를 갖는 베이스(예를 들어, 베이스(1790))를 사용하는 방법(1705)의 일례를 제시한다. 대안적인 방법에서, 개구를 갖지 않는 베이스가 사용될 수 있다. 그러한 대안적인 방법에서, 다이(1320)와 (개구를 갖지 않는) 베이스의 배치는 도 10의 다이(120)와 베이스(1090)의 배치와 유사하거나 동일할 수 있다.
도 19는 여기서 설명되는 일부 실시예에 따른 방열장치(1940)를 도 18의 패키지(1601)의 다이(1320)에 부착하는 방법(1905)을 도시한다. 방열장치(1940)는 방열장치(540)(도 5)에 대응될 수 있다. 도 19에서 방법(1905)은 TIM(1945)을 다이(1320)에 부착하여 TIM(1945)이 다이(1320)와 방열장치(1940) 사이에 위치할 수 있다. TIM(1945)은 TIM(545)(도 5)에 대응될 수 있다.
방법(1905)은 도 19에 도시된 방열장치와 TIM과 상이한 방열장치 및 TIM을 사용할 수 있다. 예를 들어, 다이(1320)와 베이스(1790)의 배치가 도 6의 다이(120)와 베이스(190)의 배치와 유사하거나 동일하다면, 방법(1905)은 도 7의 방열장치(740)와 유사하거나 동일한 방열장치를 사용할 수 있다. 다른 예시에서, 도 19의 다이(1320)와 베이스(1790)의 배치가 도 8의 다이(120)와 베이스(890)의 배치와 유사하거나 동일하다면, 방법(1905)은 도 9의 방열장치(940)및 TIM(945)와 유사하거나 동일한 방열장치와 TIM을 사용할 수 있다.
상기의 설명과 도면은 특정 실시예를 실시할 수 있는 당업자에게 활용가능하도록 실시예를 충분히 도시한다. 다른 실시예가 구조적, 논리적, 전기적 프로세스 및 다른 변화를 포함할 수 있다. 몇몇 실시예의 일부분 및 특징이 다른 실시예에 포함되거나 대체될 수 있다. 청구항에 제시된 실시예는 본 청구항의 모든 가능한 등가물을 망라한다.
독자로 하여금 기술적 개시의 속성 및 요지를 확인할 수 있도록 하는 요약서를 요구하는 37 C.F.R. Section 1.72(b)를 준수하는 요약서가 제공된다. 이러한 요약서가 청구항의 범위 또는 의미를 제한하도록 사용되거나 해석되어서는 안됨이 이해될 것이다. 하기의 청구항이 상세한 설명과 통합되어, 각각의 청구항은 각각 별개의 실시예로서 인정된다.

Claims (26)

  1. 개구(opening)를 포함하는 기판과,
    제 1 다이(die) - 상기 제 1 다이의 적어도 일부는 상기 개구의 적어도 일부를 차지함 - 와,
    제 2 다이 - 상기 제 2 다이는 제 1 사이드(side)와 상기 제 1 사이드에 대향하는 제 2 사이드를 포함하며, 상기 제 2 다이의 상기 제 1 사이드가 상기 제 1 다이 및 상기 기판과 연결됨 - 와,
    개구를 포함하는 베이스(base)를 포함하며,
    상기 제 2 다이는 상기 제 2 다이의 상기 제 2 사이드 상에 상기 베이스의 개구 내에 배치된 요소를 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 제 1 다이와 직접 연결되고, 상기 제 2 다이와 직접 연결되는 제 1 전기 접속부를 더 포함하는
    장치.
  3. 제 2 항에 있어서,
    상기 제 1 전기 접속부는 상기 제 1 다이의 하나의 사이드와 직접 접하고 상기 제 2 다이의 하나의 사이드와 직접 접하는 솔더(solder)를 포함하는
    장치.
  4. 제 2 항에 있어서,
    상기 제 1 전기 접속부는 상기 제 2 다이의 제 1 사이드 상에 위치하는
    장치.
  5. 제 1 항에 있어서,
    상기 제 1 다이와 직접 연결되고 상기 제 2 다이와 직접 연결되는 제 1 전기 접속부와,
    상기 제 2 다이와 직접 연결되고 상기 기판과 직접 연결되는 제 2 전기 접속부를 더 포함하는
    장치.
  6. 제 5 항에 있어서,
    상기 제 1 전기 접속부와 상기 제 2 전기 접속부는 상기 제 2 다이의 동일한 사이드에 위치하는
    장치.
  7. 제 1 항에 있어서,
    상기 제 1 다이에 연결된 방열장치를 더 포함하고,
    상기 제 1 다이는 제 1 사이드와 상기 제 1 사이드에 대향하는 제 2 사이드를 포함하고,
    상기 제 2 다이는 상기 제 1 다이의 제 1 사이드 상에 위치하고,
    상기 방열장치는 상기 제 1 다이의 제 2 사이드 상에 위치하는
    장치.
  8. 제 7 항에 있어서,
    상기 제 2 다이의 적어도 일부분은 상기 베이스의 개구의 적어도 일부분을 차지하는
    장치.
  9. 제 8 항에 있어서,
    상기 베이스의 개구는 상기 제 2 다이의 길이보다 긴 길이를 갖는
    장치.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 2 다이와 직접 연결되고 상기 기판과 직접 연결된 전기 접속부와,
    상기 기판과 직접 연결되고 상기 베이스와 직접 연결된 추가적인 전기 접속부를 더 포함하고,
    상기 전기 접속부와 상기 추가적인 전기 접속부는 상기 기판의 동일한 사이드 상에 위치하는
    장치.
  12. 제 1 항에 있어서,
    상기 기판은 BGA(ball graid array) 패키지의 일부인
    장치.
  13. 개구를 포함한 베이스와,
    상기 베이스에 연결된 기판 - 상기 기판은 개구를 포함함 - 과,
    다이 - 상기 다이의 적어도 일부분은 상기 기판의 상기 개구의 적어도 일부분을 차지함 -와,
    제 1 사이드 및 상기 제 1 사이드에 대향하는 제 2 사이드를 포함하며, 제 1 전기 접속부를 통해 상기 다이와 상기 제 1 사이드가 연결되고, 제 2 전기 접속부를 통해 상기 기판과 상기 제 1 사이드가 연결되는 구조물을 포함하며,
    상기 구조물은 상기 구조물의 상기 제 2 사이드 상에 상기 베이스의 상기 개구 내에 배치된 요소를 포함하는
    장치.
  14. 제 13 항에 있어서,
    상기 제 1 전기 접속부와 상기 제 2 전기 접속부는 상기 구조물의 동일한 사이드에 위치하는
    장치.
  15. 제 13 항에 있어서,
    상기 기판 및 상기 베이스와 연결된 제 3 전기 접속부를 더 포함하고,
    상기 제 2 전기 접속부와 상기 제 3 전기 접속부는 상기 기판의 동일한 사이드에 위치하는
    장치.
  16. 제 13 항에 있어서,
    상기 다이에 연결된 방열장치를 더 포함하고,
    상기 다이는 제 1 사이드와 상기 제 1 사이드에 대향하는 제 2 사이드를 포함하고,
    상기 제 1 전기 접속부는 상기 다이의 제 1 사이드 상에 위치하고,
    상기 방열장치는 상기 다이의 제 2 사이드 상에 위치하는
    장치.
  17. 제 16 항에 있어서,
    상기 구조물의 적어도 일부분은 상기 베이스의 개구의 적어도 일부분을 차지하는
    장치.
  18. 삭제
  19. 제 13 항에 있어서,
    상기 베이스는 PCB(printed circuit board)를 포함하는
    장치.
  20. 제 19 항에 있어서,
    상기 구조물은 인터포저(interposer)를 포함하는
    장치.
  21. 제 19 항에 있어서,
    상기 구조물은 추가적인 다이를 포함하는
    장치.
  22. 제 19 항에 있어서,
    상기 다이와 상기 구조물의 적어도 하나는 프로세서를 포함하는
    장치.
  23. 제 1 다이와 제 2 다이의 결합물을 조립체(assembly)에 부착하는 단계를 포함하고,
    상기 제 1 다이의 적어도 일부분은 상기 조립체의 기판의 개구의 적어도 일부분을 차지하고,
    상기 제 2 다이는 제 1 사이드와 상기 제 1 사이드에 대향하는 제 2 사이드를 포함하고,
    상기 제 1 다이와 상기 제 2 다이의 상기 제 1 사이드는 제 1 전기 접속부를 통해 서로 연결되고,
    상기 제 2 다이의 상기 제 1 사이드는 상기 제 1 전기 접속부와 제 2 전기 접속부가 상기 제 2 다이의 동일한 사이드에 위치되도록 상기 제 2 전기 접속부를 통해 상기 기판에 부착되며,
    상기 기판은 개구를 포함하는 베이스에 부착되고,
    상기 제 2 다이는 상기 제 2 다이의 상기 제 2 사이드 상에서 상기 베이스의 개구 내에 배치된 요소를 포함하는
    방법.
  24. 제 23 항에 있어서,
    상기 제 1 다이와 상기 제 2 다이의 결합물을 상기 조립체에 부착하는 단계는 상기 제 1 다이가 상기 기판의 개구의 열 전도 물질(thermal interface material)을 통해 상기 조립체의 방열장치에 연결되도록 수행되는
    방법.
  25. 삭제
  26. 삭제
KR1020157005116A 2012-09-27 2013-06-26 패키지 기판에 다이를 포함하는 적층된 다이 패키지 KR101721781B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/629,368 US10008475B2 (en) 2012-09-27 2012-09-27 Stacked-die including a die in a package substrate
US13/629,368 2012-09-27
PCT/US2013/047826 WO2014051786A1 (en) 2012-09-27 2013-06-26 Stacked-die package including die in package substrate

Publications (2)

Publication Number Publication Date
KR20150038448A KR20150038448A (ko) 2015-04-08
KR101721781B1 true KR101721781B1 (ko) 2017-03-30

Family

ID=50338061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005116A KR101721781B1 (ko) 2012-09-27 2013-06-26 패키지 기판에 다이를 포함하는 적층된 다이 패키지

Country Status (6)

Country Link
US (2) US10008475B2 (ko)
JP (1) JP5984276B2 (ko)
KR (1) KR101721781B1 (ko)
CN (1) CN104584212B (ko)
DE (1) DE112013000508B4 (ko)
WO (1) WO2014051786A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate
JP2014112606A (ja) * 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ
US9059127B1 (en) * 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
US9653443B2 (en) * 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9209141B2 (en) * 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
FR3046697B1 (fr) 2016-01-08 2018-03-02 Stmicroelectronics (Crolles 2) Sas Structure photonique integree tridimensionnelle a proprietes optiques ameliorees
US9847320B2 (en) * 2016-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the same
US10121766B2 (en) * 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
CN115188729A (zh) * 2016-12-29 2022-10-14 英特尔公司 用于系统级封装设备的与铜柱连接的裸管芯智能桥
US10320051B2 (en) * 2017-06-30 2019-06-11 Intel Corporation Heat sink for 5G massive antenna array and methods of assembling same
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
CN110010557B (zh) * 2018-01-05 2021-10-26 深圳市绎立锐光科技开发有限公司 基板、利用基板形成封装结构的方法和封装结构
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11582858B2 (en) * 2018-08-29 2023-02-14 Kyocera Corporation Wiring substrate, electronic device and electronic module
CN113474887A (zh) * 2019-01-30 2021-10-01 超极存储器股份有限公司 半导体模块、半导体部件及其制造方法
US10764989B1 (en) 2019-03-25 2020-09-01 Dialog Semiconductor (Uk) Limited Thermal enhancement of exposed die-down package
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
CN110739227B (zh) * 2019-09-27 2021-07-23 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
US11353668B2 (en) * 2020-10-14 2022-06-07 Cisco Technology, Inc. Packaging with substrate and printed circuit board cutouts
US11688642B2 (en) * 2021-01-26 2023-06-27 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
WO2024014911A1 (ko) * 2022-07-13 2024-01-18 삼성전자 주식회사 복수의 회로 기판을 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2008244104A (ja) * 2007-03-27 2008-10-09 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095404A (en) * 1990-02-26 1992-03-10 Data General Corporation Arrangement for mounting and cooling high density tab IC chips
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6091138A (en) 1998-02-27 2000-07-18 Advanced Micro Devices, Inc. Multi-chip packaging using bump technology
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
US20050104211A1 (en) 2002-05-07 2005-05-19 Shinji Baba Semiconductor device having semiconductor chips mounted on package substrate
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
TWI225299B (en) 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7473989B2 (en) 2003-08-27 2009-01-06 Advanced Semiconductor Engineering, Inc. Flip-chip package
US7199466B2 (en) 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
WO2013137710A1 (en) 2012-03-13 2013-09-19 Intel Corporation (A Corporation Of Delaware) Microelectronic device attachment on a reverse microelectronic package
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2008244104A (ja) * 2007-03-27 2008-10-09 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20140084441A1 (en) 2014-03-27
CN104584212B (zh) 2018-05-15
JP5984276B2 (ja) 2016-09-06
CN104584212A (zh) 2015-04-29
DE112013000508T5 (de) 2014-12-04
DE112013000508B4 (de) 2023-09-07
US20180366444A1 (en) 2018-12-20
JP2015530757A (ja) 2015-10-15
WO2014051786A1 (en) 2014-04-03
KR20150038448A (ko) 2015-04-08
US10008475B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
KR102439761B1 (ko) 전자 장치 및 전자 장치의 제조 방법
US10847435B2 (en) Semiconductor package structure and fabrication method thereof
US9607947B2 (en) Reliable microstrip routing for electronics components
EP3091573A2 (en) Semiconductor chip package assembly with improved heat dissipation performance
US8399994B2 (en) Semiconductor chip and semiconductor package having the same
KR20120053332A (ko) 반도체 패키지 및 이의 제조 방법
JP2014521222A (ja) パッケージ内のメモリモジュール
JP2014521223A (ja) パッケージ内のメモリモジュール
US9564417B2 (en) Multi-stacked structures of semiconductor packages
KR20150049622A (ko) 패키지 온 패키지 장치
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20120019091A (ko) 멀티-칩 패키지 및 그의 제조 방법
US9165906B2 (en) High performance package on package
KR20160049616A (ko) 반도체 패키지
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
US20140167216A1 (en) Low-profile chip package with modified heat spreader
US20170294407A1 (en) Passive element package and semiconductor module comprising the same
US20240038729A1 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US20220216121A1 (en) Semiconductor package structure and fabrication method thereof
US20090278262A1 (en) Multi-chip package including component supporting die overhang and system including same
US11908758B2 (en) Semiconductor package including dual stiffener
KR20190130444A (ko) 반도체 패키지 시스템
US10679919B2 (en) High thermal release interposer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 4