DE112013000508B4 - Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat - Google Patents

Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat Download PDF

Info

Publication number
DE112013000508B4
DE112013000508B4 DE112013000508.5T DE112013000508T DE112013000508B4 DE 112013000508 B4 DE112013000508 B4 DE 112013000508B4 DE 112013000508 T DE112013000508 T DE 112013000508T DE 112013000508 B4 DE112013000508 B4 DE 112013000508B4
Authority
DE
Germany
Prior art keywords
die
substrate
electrical connections
base
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013000508.5T
Other languages
English (en)
Other versions
DE112013000508T5 (de
Inventor
Chia-Pin Chiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013000508T5 publication Critical patent/DE112013000508T5/de
Application granted granted Critical
Publication of DE112013000508B4 publication Critical patent/DE112013000508B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Vorrichtung, umfassend:ein Substrat (130) einschließlich einer Öffnung (133);eine erste Chiplage (110), wobei wenigstens ein Teil der ersten Chiplage (110) wenigstens einen Teil der Öffnung (133) einnimmt;eine Basis (190), die eine Öffnung (193) aufweist und mit dem Substrat (130) verbunden ist;eine zweite Chiplage (120), die mit der ersten Chiplage (110) und direkt dem Substrat (130) gekoppelt ist, wobei zumindest ein Teil der zweiten Chiplage (120) in der Öffnung (193) der Basis (190) angeordnet ist; undeinen Wärmeableiter (140), der mit der ersten Chiplage (110) gekoppelt ist, wobei die erste Chiplage (110) eine erste Seite (111) und eine zweite Seite (112) gegenüber der ersten Seite einschließt und die zweite Chiplage (120) sich auf der ersten Seite (111) der ersten Chiplage (110) und der Wärmeableiter (140) sich auf der zweiten Seite (112) der ersten Chiplage (110) befindet,dadurch gekennzeichnet, dass der Wärmeableiter (140) mit dem Substrat (130) direkt gekoppelt ist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen betreffen Halbleiterbauelement-Packaging. Einige Ausführungsformen beziehen sich auf Chiplagenstapel-Pakete.
  • HINTERGRUND
  • Viele Elektronikgegenstände, wie Mobiltelefone, Tablets und Computer, weisen gewöhnlich eine Halbleiter-Chiplage auf, die in einem integrierten Schaltungs- (IC) -Paket eingeschlossen ist. Die Chiplage weist häufig Schaltungen auf, die ein Bauelement wie ein Speicherbauelement bilden können, um Informationen zu speichern, oder einen Prozessor, um Informationen zu verarbeiten. Das Bauelement in der Chiplage kann Wärme erzeugen, wenn es in Betrieb ist. Deshalb wird normalerweise eine thermische Lösung wie ein Kühlkörper im IC-Paket eingeschlossen, um die Chiplage zu kühlen.
  • Einige konventionelle IC-Pakete können mehrere Chiplagen aufweisen, um die Speicherkapazität, die Verarbeitungsfähigkeit oder beides zu vergrößern. Um bei einigen IC-Paketen Platz zu sparen, können mehrere Chiplagen aufeinander gestapelt werden. Chiplagenstapel können jedoch die allgemeine Dicke des IC-Paketes vergrößern, was es für die Verwendung in einem Elektronikgegenstand ungeeignet macht. Des Weiteren kann das Bereitstellen geeigneter thermischer Lösungen für einige IC-Pakete, um den Chiplagenstapel zu kühlen, eine Herausforderung darstellen. Aus US 5 977 640 A ist ein Chip-On-Chip-Modul bekannt, welches zumindest zwei voll funktionale Chips aufweist, die elektrisch miteinander verbunden sind und die mittels einer Chip-On-Chip-Verbindung mit externen Komponenten verbunden sind. Aus JP 2001-308 258 A ist eine Halbleitervorrichtung bekannt, die ein Substrat mit einer Öffnung umfasst, wobei in der Öffnung ein Chip angeordnet ist, der mit einem weiteren, auf dem Substrat befindlichen Chip gekoppelt ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die ein Paket einschließen, das mit einer Basis gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden.
    • 2 zeigt Chiplagen, nachdem sie vom Paket von 1 entfernt wurden, gemäß einiger Ausführungsformen, die hier beschrieben werden.
    • 3 zeigt ein Substrat, nachdem es vom Paket von 1 entfernt wurde, gemäß einiger Ausführungsformen, die hier beschrieben werden.
    • 4 zeigt eine Basis, nachdem sie vom Paket von 1 entfernt wurde, gemäß einiger Ausführungsformen, die hier beschrieben werden.
    • 5 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die einen Wärmeableiter einschließt, gemäß einiger Ausführungsformen, die hier beschrieben werden.
    • 6 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die eine Variation der elektronischen Betriebsmittel von 1 sein kann, gemäß einiger Ausführungsformen, die hier beschrieben werden.
    • 7 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln von 6, die einen Wärmeableiter einschließt, gemäß einigen Ausführungsformen, die hier beschrieben werden.
    • 8 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die eine Variation der elektrischen Betriebsmittel von 6 sein kann, gemäß einiger Ausführungsformen, die hier beschrieben werden.
    • 9 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln von 8, die einen Wärmeableiter einschließt, gemäß einigen Ausführungsformen, die hier beschrieben werden.
    • 10 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln, die ein Paket einschließt, das mit einer Basis gekoppelt ist, die keine Öffnungen aufweist, gemäß einigen Ausführungsformen, die hier beschrieben werden.
    • 11 zeigt eine Basis, nachdem sie vom Paket von 10 entfernt wurde, gemäß einigen Ausführungsformen, die hier beschrieben werden.
    • 12 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln, die ein Paket mit einer Struktur einschließt, welche mit einer Basis gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden.
    • Die 13 bis 19 zeigen Verfahren zur Bildung von elektronischen Betriebsmitteln gemäß einigen Ausführungsformen, die hier beschrieben werden.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Erfindung ist in den unabhängigen Ansprüchen angegeben. Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.
  • 1 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln 100, die ein Paket 101 einschließt, das mit einer Basis 190 gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 100 können in Elektronikgegenständen wie Mobiltelefonen, Smartphones, Tablets, e-Readers (z. B. e-Book-Readers), Laptops, Desktops, Personal-Computer, Server, Personal Digital Assistants (PDAs), Web Appliances, Set-Top-Boxen (STBs), Netzwerk-Routern, Switches, Netzwerkbrücken und anderen Arten von Geräten oder Ausrüstungen eingeschlossen sein.
  • Das Paket 101 in 1 kann ein Kugelgitteranordnungs-(BGA) -Paket oder eine andere Paketart einschließen. Die Basis 190 kann eine Platine, wie eine Leiterplatte (PCB) einschließen. Das Paket 101 kann eine Chiplage 110, eine Chiplage 120, ein Substrat 130, einen Wärmeableiter 140 und ein thermisches Schnittstellenmaterial (TIM) 145 einschließen. Die Chiplage 110 kann über der Chiplage 120 gestapelt sein, um einen Chiplagenstapel zu bilden. Die Chiplagen 110 und 120 können miteinander durch die elektrischen Verbindungen 151 gekoppelt sein. Die Chiplage 120 kann mit dem Substrat 130 durch die elektrischen Verbindungen 152 gekoppelt sein. Das Substrat 130 kann mit der Basis 190 durch die elektrischen Verbindungen 153 gekoppelt sein. Das Paket 101 kann das Material 161 zwischen Chiplage 110 und Chiplage 120 und das Material 162 zwischen Chiplage 120 und Substrat 130 einschließen.
  • Die elektrischen Verbindungen 151, 152 und 153 können elektrisch leitende Materialien wie Lötzinn oder andere elektrisch leitende Materialien einschließen. Beispielsweise können die elektrischen Verbindungen 151 und 152 Sn-Cu-Lötpaste, Sn-Ag-Lötpaste, Sn-Ag-Cu-Lötpaste (z. B. SAC 305) einschließen. Die elektrischen Verbindungen 153 können Sn-Ag-Cu Lötpaste (z. B. SAC 405, SAC 305) einschließen. Die Materialien 161 und 162 können elektrisch nicht leitende Materialien (z. B. Unterfüllmaterialien) wie Epoxid oder andere elektrisch nicht leitende Materialien einschließen. Der Wärmeableiter 140 kann Metalle (z. B. Kupfer) oder andere Materialien einschließen. Das TIM 145 kann Wärme leitendes Material einschließen. Beispielhafte Materialien für TIM 145 schließen Polymer-TIM, silbergefülltes Epoxid, Phasenwechsel-Material, Wärmeleitpaste, Indium-Lötzinn und andere Materialien ein.
  • Das Substrat 130 kann ein organisches Substrat, ein Keramiksubstrat oder eine andere Art von Substrat einschließen. Das Substrat 130 kann ein Paket-Substrat einschließen (z. B. ein Substrat in einem BGA-Paket). Das Substrat 130 kann interne Leiterbahnen wie die Leiterbahnen 156 und 157 einschließen, um die elektrische Kommunikation unter Komponenten, wie unter den Komponenten 198 und 199 (gekoppelt mit der Basis 190) und der Chiplage 110 und der Chiplage 120, zu ermöglichen.
  • Das Substrat 130 schließt eine Seite (z. B. Oberfläche) 131 und eine Seite (z. B. Oberfläche) 132 gegenüber der Seite 131 ein. Das Substrat 130 kann eine Öffnung (z. B. ein Loch) 133 einschließen. Die Leiterbahnen 156 und 157 können mit leitfähigen Materialien gefüllte Vias (z. B. Metalle) einschließen, die teilweise im Substrat 130 gebildet sein können. Wie gezeigt in 1, kann das Substrat 130 keine Leiterbahnen einschließen (z. B. keine elektrischen Vias), die sich von der Seite 131 zur Seite 132 des Substrates 130 erstrecken. Das Substrat 130 kann keine aktiven Komponenten einschließen (z. B. Transistoren).
  • Jede der Chiplagen 110 und 120 kann eine Halbleiter- (z. B. Silizium) -Chiplage einschließen. Jede der Chiplagen 110 und 120 kann Schaltungen einschließen (nicht dargestellt in 1), die einen Teil eines Bauelementes (oder von Bauelementen) bilden können, um eine oder mehrere Funktionen auszuführen, wie Informationen zu speichern, Informationen zu verarbeiten, oder andere Funktionen. Beispielsweise kann die Chiplage 110 ein Speichergerät einschließen (z. B. einschließlich Transistoren, Speicherzellen und anderen Komponenten), um Informationen zu speichern. Das Speicherbauelement kann ein Flash-Speicher-Bauelement, ein dynamisches Random Access Memory- (DRAM) -Bauelement, ein Static Random Access Memory (SRAM) oder eine andere Art von Speicherbauelement einschließen. Bei einem weiteren Beispiel kann die Chiplage 120 einen Prozessor einschließen (z. B. einschließlich Transistoren, Rechenwerken und anderen Komponenten), der eine Zentraleinheit (CPU), einen Grafikprozessor (GPU) oder beides einschließen kann. Der Prozessor kann auch anwendungsspezifische integrierte Schaltungen (ASIC) einschließen.
  • Die Chiplage 110 und die Chiplage 120 können andere Kombinationen von Bauelementen einschließen. Beispielsweise kann die Chiplage 110 einen Prozessor einschließen und die Chiplage 120 kann ein Speicherbauelement einschließen. Bei einem weiteren Beispiel kann sowohl Chiplage 110 als auch 120 entweder alle Prozessoren oder alle Speicherbauelemente einschließen.
  • Wie gezeigt in 1, schließt die Chiplage 110 eine Seite (z. B. Oberfläche) 111 und eine Seite (z. B. Oberfläche) 112 gegenüber der Seite 111 ein. Die Seite 111 kann eine aktive Seite der Chiplage 110 sein, wo sich die elektrischen Verbindungen (z. B. die elektrischen Verbindungen 151) befinden. Die Seite 112 kann eine Rückseite der Chiplage 110 sein, wo sich keine elektrischen Verbindungen befinden. Die Chiplage 120 schließt eine Seite (z. B. Oberfläche) 121 und eine Seite (z. B. Oberfläche) 122 gegenüber der Seite 121 ein. Die Seite 121 kann eine aktive Seite der Chiplage 120 sein, wo sich die elektrischen Verbindungen (z. B. 151) befinden. Die Seite 122 kann eine Hinterseite der Chiplage 120 sein, wo sich keine elektrischen Verbindungen befinden.
  • Die Chiplagen 110 und 120 können direkt miteinander (z. B. direkt gebondet) in einer zugewandten Art und Weise gekoppelt sein, sodass die Seite 111 (z. B. die aktive Seite) der Chiplage 110 und die Seite 121 (z. B. die aktive Seite) der Chiplage 120 sich direkt gegenüberstehen können. Die elektrischen Verbindungen 151 können direkt mit Chiplage 110 und direkt mit Chiplage 120 gekoppelt sein, sodass sich die elektrischen Verbindungen 151 direkt zwischen Seite 111 der Chiplage 110 und Seite 121 der Chiplage 120 befinden und direkt die Seiten 111 und 121 kontaktieren können. Die elektrischen Verbindungen 152 können direkt mit Chiplage 120 und direkt mit Substrat 130 gekoppelt sein, sodass sich die elektrischen Verbindungen 152 direkt zwischen Seite 121 der Chiplage 120 befinden können, und eine Seite 131 von Substrat 130 kann direkt die Seiten 121 und 131 kontaktieren. Die elektrischen Verbindungen 151 (die die Chiplage 120 mit Chiplage 110 koppeln) und die elektrischen Verbindungen 152 (die die Chiplage 120 mit Substrat 130 koppeln) können sich auf der gleichen Seite (z. B. Seite 121) der Chiplage 120 befinden. Die elektrischen Verbindungen 152 (die das Substrat 130 mit Chiplage 120 koppeln) und die elektrischen Verbindungen 153 (die das Substrat 130 mit Basis 190 koppeln) können sich auf der gleichen Seite (z. B. Seite 131) des Substrates 130 befinden.
  • Wie gezeigt in 1, kann sich wenigstens ein Teil der Chiplage 110 im Inneren von (z. B. teilweise oder vollständig eingebettet in) Öffnung 133 befinden, sodass wenigstens ein Teil der Chiplage 110 wenigstens einen Teil der Öffnung 133 einnehmen kann. Wenigstens ein Teil einer Chiplage (z. B. Chiplage 110) verweist entweder nur auf einen Teil der Chiplage (z. B. nur einen Teil der Chiplage 110) oder auf die gesamte Chiplage (z. B. die gesamte Chiplage 110).
  • Die Chiplage 120 kann keine Teile einschließen, die sich in der Öffnung 133 befinden (z. B. befindet sich die gesamte Chiplage 120 außerhalb der Öffnung 133). Deshalb können keine Teile der Chiplage 120 irgendeinen Teil der Öffnung 133 einnehmen.
  • Der Wärmeableiter 140 kann so angeordnet sein, dass er Wärme von Paket 101 ableitet, wie Wärme von der Chiplage 110 oder sowohl von der Chiplage 110 als auch der Chiplage 120 abzuleiten. Der Wärmeableiter 140 kann einen Wärmeverteiler einschließen (z. B. einen integrierten Wärmeverteiler) oder eine andere Art von thermischer Lösung. Der Wärmeableiter 140 kann direkt mit der Seite 112 (z. B. der Rückseite) der Chiplage 110 durch das TIM 145 gekoppelt sein. Das TIM 145 kann die Wärmeleitung (z. B. von der Chiplage 110 zum Wärmeableiter 140) verbessern, um die Wärmeableitung von der Chiplage 110 weiter zu verbessern (z. B. zu erhöhen).
  • Der Wärmeableiter 140 kann auch so angeordnet sein, dass er als eine Versteifung dient, um die Struktur des Paketes 101 zu verbessern (z. B. die Struktur des Substrates 130 zu verbessern). Beispielsweise kann, wie gezeigt in 1, der Wärmeableiter 140 mit der Seite 132 des Substrates 130 gekoppelt sein (z. B. direkt gekoppelt sein). In einigen Situationen, wie beispielsweise wenn das Substrat 130 dünnes Kernsubstrat einschließt, kann ein kernloses Substrat oder ein anderes relativ dünnes Substrat, Wärmeableiter 140 (wie angeordnet in 1) Verzug, der beim Substrat 130 auftreten kann, verhindern (oder reduzieren).
  • Die Basis 190 schließt eine Seite (z. B. Oberfläche) 191 und eine Seite (z. B. Oberfläche) 192 gegenüber der Seite 191 ein. Die Basis 190 kann Komponenten (z. B. die Komponenten 198 und 199) wie Kondensatoren, Widerstände, Transistoren, Chips mit integrierten Schaltungen oder andere elektrische Komponenten einschließen, die damit gekoppelt oder daran gebildet sind. 1 zeigt ein Beispiel, bei dem sich die Komponenten 198 und 199 auf nur einer Seite (z. B. Seite 191) der Basis 190 befinden. Die Komponenten 198 und 199 können sich jedoch auf beiden Seiten (z. B. den Seiten 191 und 192) der Basis 190 befinden. Die Basis 190 kann eine Öffnung (z. B. ein Loch) 193 einschließen.
  • Die Chiplage 110 und die Chiplage 120 können miteinander durch die elektrischen Verbindungen 151 kommunizieren (z. B. elektrisch kommunizieren). Die elektrischen Verbindungen 151 können Informationen transportieren (z. B. in Form von elektrischen Signalen), die zwischen der Chiplage 110 und der Chiplage 120 kommuniziert werden. Die Informationen können Daten-Informationen, Steuerinformationen, Strom und Masse oder andere Informationen einschließen. Die Chiplage 110 kann keine elektrischen Leiterbahnen (z. B. Through Silicon Vias (TSVS)) zwischen den Seiten 111 und 112 einschließen. Deshalb kann elektrische Kommunikation zu und von der Chiplage 110 (z. B. zwischen Chiplage 110 und Chiplage 120) durch die elektrischen Verbindungen (z. B. die elektrischen Verbindungen 151) nur auf der Seite 111 der Chiplage 110 erfolgen.
  • Die Chiplage 120 und das Substrat 130 können miteinander durch die elektrischen Verbindungen 152 kommunizieren.(z. B. elektrisch kommunizieren). Die elektrischen Verbindungen 152 können Informationen transportieren (z. B. in Form von elektrischen Signalen), die zwischen der Chiplage 120 und dem Substrat 130 kommuniziert werden. Die Chiplage 120 kann keine elektrischen Leiterbahnen (z. B. TSVs) zwischen den Seiten 121 und 122 einschließen. Deshalb kann die elektrische Kommunikation zu und von der Chiplage 120 (z. B. zwischen der Chiplage 120 und der Chiplage 110 und zwischen der Chiplage 120 und dem Substrat 130) durch die elektrischen Verbindungen (z. B. die elektrischen Verbindungen 151 und 152) nur auf der Seite 121 der Chiplage 120 erfolgen.
  • Die Chiplage 110 und die Chiplage 120 können mit anderen Komponenten (z. B. den Komponenten 198 und 199, die mit der Basis 190 gekoppelt sind) durch die elektrischen Verbindungen 151, 152 und 153 kommunizieren (z. B. elektrisch kommunizieren). Beispielsweise können die Chiplage 110 und die Chiplage 120 mit der Komponente 198 durch einen oder mehrere Wege (z. B. Signalwege) kommunizieren, welche die elektrischen Verbindungen 151, Leiterbahn 154, die elektrischen Verbindungen 152, Leiterbahn 156, die elektrischen Verbindungen 153 und Leiterbahn 158 einschließen können. Bei einem weiteren Beispiel können die Chiplage 110 und die Chiplage 120 mit einer Komponente 199 auf der Basis 190 durch einen oder mehrere Wege (z. B. Signalwege) kommunizieren, die die elektrischen Verbindungen 151, Leiterbahn 155, die elektrischen Verbindungen 152, Leiterbahn 157, die elektrischen Verbindungen 153 und Leiterbahn 159 einschließen können. 2 zeigt die Chiplagen 110 und 120, nachdem sie vom Paket 101 von 1 entfernt wurden. Die Linien 1-1 in 2 zeigen Orte der Querschnitte der Chiplage 110 und 120 in 1 an. Wie gezeigt in 2, kann die Chiplage 110 eine Größe aufweisen (z. B. den gesamten Flächenbereich auf der Seite 111), die kleiner ist als die Größe (z. B. der gesamte Flächenbereich auf der Seite 121) der Chiplage 120. Die Chiplage 110 schließt eine Länge 114 ein. Die Chiplage 120 schließt eine Länge 124 ein, die größer sein kann als die Länge 114 der Chiplage 110. Ein Teil der elektrischen Verbindungen 151 kann sich an der Seite 111 der Chiplage 110 befinden, und ein anderer Teil der elektrischen Verbindungen 151 kann sich an der Seite 121 der Chiplage 120 befinden. Ein Teil der elektrischen Verbindungen 152 kann sich auch an der Seite 121 der Chiplage 120 befinden.
  • 3 zeigt das Substrat 130, nachdem es vom Paket 101 von 1 entfernt wurde. Die Linie 1-1 in 3 zeigt einen Ort des Querschnitts des Substrates 130 in 1 an. Die Öffnung 133 des Substrates 130 schließt eine Länge 134 ein, die größer sein kann als die Länge 114 (2) der Chiplage 110. Wie gezeigt in 3. kann die Öffnung 133 Teil eines Lochs in einem Teil des Substrates 130 sein. Ein Teil der elektrischen Verbindungen 152 und ein Teil der elektrischen Verbindungen 153 können sich an der Seite 131 des Substrates 130 befinden.
  • 4 zeigt die Basis 190, nachdem sie vom Paket 101 von 1 entfernt wurde. Die Linie 1-1 in 4 zeigt den Ort des Querschnitts der Basis 190 in 1 an. Die Öffnung 193 der Basis 190 schließt eine Länge 194 ein, die größer sein kann als die Länge 124 (2) der Chiplage 120. Wie gezeigt in 4, kann die Öffnung 193 Teil eines Lochs in einem Teil der Basis 190 sein. Ein Teil der elektrischen Verbindungen 153 kann sich an der Seite 191 der Basis 190 befinden.
  • Wie gezeigt in 1 und 3, kann das Einschließen einer Öffnung (z. B. der Öffnung 133) in Substrat 130 mehr Optionen in der Auswahl der Struktur der Chiplage 110, der Chiplage 120 von Paket 101 oder von beiden ermöglichen. Beispielsweise kann mit der Öffnung 133 in Substrat 130 die Chiplage 110, die Chiplage 120 oder beide entweder als eine dünne Chiplage (z. B. 50 Nanometer (nm) oder weniger in der Dicke) oder als eine dicke Chiplage (z. B. größer als 50 nm in der Dicke) ausgewählt werden. Das Paket 101 kann es ermöglichen, dass eine dicke Chiplage darin eingeschlossen wird, ohne sich auf das Profil (z. B. die gesamte Dicke) des Paketes 101 auszuwirken, da sich wenigstens ein Teil der Chiplage (z. B. die Chiplage 110) in der Öffnung 133 des Substrates 130 befinden kann. Dies kann das Profil des Paketes 101 und auch die gesamte Dicke der elektronischen Betriebsmittel 100 verbessern (z. B. reduzieren). Wenn eine dicke Chiplage (statt einer dünnen Chiplage) im Paket 101 eingeschlossen wird, können die Kosten verbessert (z. B. reduziert) werden, da die mit einer dicken Chiplage verbundenen Kosten generell niedriger sein können als die mit einer dünnen Chiplage verbundenen Kosten.
  • Das Einschließen einer Öffnung (z. B. der Öffnung 193) in Basis 190 (1 und 4) kann das Profil (z. B. die gesamte Dicke) der elektrischen Betriebsmittel 100 weiter verbessern. Beispielsweise kann mit der Öffnung 193 in Basis 190 eine Chiplage (z. B. die Chiplage 120) des Paketes 101 auch eine dicke Chiplage sein, ohne sich auf das Profil der elektrischen Betriebsmittel 100 auszuwirken, da sich wenigstens ein Teil der Chiplage (z. B. der Chiplage 120) in der Öffnung 193 der Basis 190 befinden kann.
  • Das Einschließen einer Öffnung (z. B. der Öffnung 193) in Basis 190 kann auch mehr Optionen in der Auswahl von zusätzlichen Arten von thermischen Lösungen (neben Wärmeableiter 140) für das Paket 101 ermöglichen, wie es unter Bezugnahme auf 5 ausführlicher beschrieben wird.
  • 5 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln 500, die einen Wärmeableiter 540 einschließen, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 500 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 100 (1) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 1 und 5 in der Beschreibung von 5 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln 100 (1) und den elektronischen Betriebsmitteln 500 (5) schließen den Wärmeableiter 540 und das TIM 545 in den elektronischen Betriebsmitteln 500 ein.
  • Der Wärmeableiter 540 kann angeordnet sein, um Wärme von Paket 101 abzuleiten, wie Wärme von der Chiplage 120 oder sowohl von der Chiplage 110 als auch der Chiplage 120 abzuleiten. Der Wärmeableiter 540 kann einen Wärmeverteiler (z. B. einen integrierten Wärmeverteiler) oder eine andere Art von thermischer Lösung einschließen. Wie gezeigt in 5, kann der Wärmeableiter 540 direkt mit der Seite 122 der Chiplage 120 durch ein thermisches Schnittstellenmaterial (TIM) 545 gekoppelt sein. Das TIM 545 kann die Wärmeleitung verbessern (z. B. von der Chiplage 120 zum Wärmeableiter 540), um die Wärmeableitung von der Chiplage 120 weiter zu verbessern (z. B. zu erhöhen).
  • Abgesehen von Wärmeableiter 140 (z. B. oben auf Paket 101) kann der Wärmeableiter 540 (an der Unterseite von Paket 101) die thermischen Lösungen für das Paket 101 weiter verbessern. Beispielsweise, können in einigen Situationen heiße Stellen in der Chiplage 120 auftreten (z. B. am unteren Teil nahe der Seite 122 der Chiplage 120), wenn der Wärmeableiter 540 nicht in Paket 101 eingeschlossen wird. Das Koppeln von Wärmeableiter 540 mit der Chiplage 120 wie gezeigt in 5 kann diese heißen Stellen eliminieren oder reduzieren. Dies kann die thermischen Lösungen im Paket 101 weiter verbessern.
  • 6 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln 600, die eine Variation der elektronischen Betriebsmittel 100 von 1 sein können, gemäß einiger Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 600 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 100 (1) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 1 und 6 in der Beschreibung von 6 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln 100 (1) und den elektronischen Betriebsmitteln 600 (6) schließen die Anordnung der Chiplage 120 und die Öffnung 193 der Basis 190 ein. Wie gezeigt in 6, kann die Chiplage 120 keine in der Öffnung 193 befindliche Teile von Substrat 130 einschließen (z. B. befindet sich die gesamte Chiplage 120 außerhalb der Öffnung 193). Somit können keine Teile der Chiplage 120 irgendeinen Teil der Öffnung 193 von Substrat 130 einnehmen.
  • 7 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln 700, die einen Wärmeableiter 740 einschließt, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 700 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 600 (6) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 6 und 7 in der Beschreibung von 7 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln 600 (6) und den elektronischen Betriebsmitteln 700 (7) schließen das Hinzufügen von Wärmeableiter 740 und TIM 745 zu den elektronischen Betriebsmitteln 700 ein. Der Wärmeableiter 740 kann angeordnet sein, um Wärme von Paket 101 abzuleiten, wie Wärme von der Chiplage 120 oder sowohl von der Chiplage 110 als auch der Chiplage 120 abzuleiten.
  • 8 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln 800, die eine Variation der elektrischen Betriebsmittel 600 von 6 sein können, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 800 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 600 (6) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 6 und 8 in der Beschreibung von 8 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln 600 (6) und den elektronischen Betriebsmitteln 800 (8) schließen Unterschiede zwischen einer Länge 894 der Öffnung 893 der Basis 890 und der Länge 124 (2) der Chiplage 120 ein. Die Länge 894 der Öffnung 893 kann kleiner als die Länge 124 der Chiplage 120 sein. Deshalb kann wie in 5 gezeigt die Öffnung 893 der Basis 890 direkt nur einem Teil der Seite 122 der Chiplage 120 gegenüberstehen (z. B. steht die Öffnung 893 nicht der gesamten Seite 122 der Chiplage 120 gegenüber). In 1 kann die Öffnung 193 direkt der gesamten Seite 122 der Chiplage 120 gegenüberstehen.
  • 9 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln 900, die einen Wärmeableiter 940 einschließt, gemäß einiger Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 900 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 800 (8) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 8 und 9 in der Beschreibung von 9 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln 800 (8) und den elektronischen Betriebsmitteln 900 (9) schließen das Hinzufügen von Wärmeableiter 940 und TIM 945 zu den elektronischen Betriebsmitteln 900 ein. Der Wärmeableiter 940 kann angeordnet sein, um Wärme von Paket 101 abzuleiten, wie Wärme von der Chiplage 120 oder sowohl von der Chiplage 110 als auch der Chiplage 120 abzuleiten.
  • 10 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln 1000, die ein Paket 101 einschließt, das mit einer Basis 1090 gekoppelt ist, die keine Öffnungen aufweist, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 1000 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 100 (1) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 1 und 10 in der Beschreibung von 10 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln 100 (1) und den elektronischen Betriebsmitteln 1000 (10) schließen Unterschiede in der Basis 190 ( 1) und der Basis 1090 (10) ein. Wie gezeigt in 10 kann die Basis 1090 keine Öffnungen einschließen, die der Chiplage 120 gegenüberstehen. Ohne Öffnungen in der Basis 1090 kann die Chiplage 120 eine dünne Chiplage einschließen.
  • 11 zeigt die Basis 1090 von 10, nachdem sie von Paket 101 (10) entfernt wurde. Die Linie 10-10 in 11 zeigt einen Ort des Querschnitts der Basis 1090 in 10 an. Wie gezeigt in 11, kann die Basis 1090 keine Öffnungen bei Teil 1196 einschließen, die der Chiplage 120 (10) gegenüberstehen.
  • In der obigen Beschreibung in Bezug auf die 1 bis 11 kann jedes der elektronischen Betriebsmittel 100, 500, 600, 700, 800, 900 und 1000 eine obere Chiplage einschließen (z. B. die Chiplage 110), die mit einer unteren Chiplage (z. B. der Chiplage 120) gekoppelt ist. Bei einigen Anordnungen kann die untere Chiplage (z. B. die Chiplage 120) jedoch durch eine Struktur, die sich von einer Chiplage unterscheidet, ersetzt werden (z. B. eine Struktur, die keine Chiplage einschließt). Beispielsweise kann bei einigen Anordnungen ein Interposer die Chiplage 120 ersetzen.
  • 12 zeigt einen Querschnitt einer Vorrichtung in der Form der elektronischen Betriebsmittel 1200, die ein Paket 101 mit einer Struktur 1220 einschließt, die mit der Chiplage 110 gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel 1200 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel 100 (1) ähnlich sind oder die damit identisch sein. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen 1 und 12 in der Beschreibung von 12 nicht wiederholt.
  • Wie gezeigt in 12, schließt die Struktur 1220 eine Seite 1221 und eine Seite 1222 gegenüber von der Seite 1221 ein. Die Struktur 1220 kann einen Interposer oder eine andere Strukturart einschließen, die Leiterbahnen aufweist, um die Kommunikation zwischen der Chiplage 110 und anderen Komponenten bereitzustellen (z. B. den Komponenten 198 und 199). Die Struktur 1220 kann die Komponenten 1225 einschließen (z. B. passive Bauelemente), wie beispielsweise Kondensatoren, Induktoren, Widerstände und andere passive Bauelemente. Die Struktur 1220 kann keine aktiven Bauteile wie Transistoren einschließen. 12 zeigt die Komponenten 1225, die sich als Beispiel auf der Seite 1222 der Struktur 1220 befinden. Jedoch können sich einige oder alle der Komponenten 1225 innerhalb der Struktur 1220 befinden. Bei einer alternativen Anordnung kann Struktur 1220 durch eine Chiplage ersetzt sein (oder kann alternativ eine Chiplage einschließen) wie die Chiplage 120, die oben unter Bezugnahme auf 1 bis 11 beschrieben wird.
  • Die 13 bis 19 zeigen Verfahren zur Bildung von elektronischen Betriebsmitteln gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel, die durch die Verfahren gebildet werden, die nachfolgend unter Bezugnahme auf 13 bis 19 beschrieben werden, können die elektronischen Betriebsmittel (z. B. 100, 500, 600, 700, 800, 900, 1000 und 1200) einschließen, die oben unter Bezugnahme auf 1 bis 12 beschrieben werden.
  • Wie gezeigt in 13, kann das Verfahren 1305 das Befestigen der Chiplage 1310 an der Chiplage 1320 einschließen. Die Chiplage 1310 und die Chiplage 1320 können jeweils der Chiplage 110 und der Chiplage 120 von 1 bis 11 entsprechen. Alternativ kann die Chiplage 1320 in 13 durch eine Struktur wie die Struktur 1220 von 12 ersetzt werden. In 13 schließt die Chiplage 1310 eine Seite 1311 ein (z. B. die aktive Seite) und eine Seite 1312 (z. B. die Rückseite) gegenüber von der Seite 1311. Die Seiten 1311 und 1312 können entsprechend eine aktive Seite und eine Rückseite von der Chiplage 1310 einschließen. Die Chiplage 1320 schließt eine Seite (z. B. Oberfläche) 1321 und eine Seite (z. B. Oberfläche) 1322 gegenüber von der Seite 1321 ein. Die Seiten 1321 und 1322 können entsprechend eine aktive Seite und eine Rückseite von der Chiplage 1320 einschließen. Die Seite 1311 der Chiplage 1310 kann die elektrischen Verbindungen (z. B. Lötkugeln, Lötkontakthügel oder eine andere Art von leitender Verbindung) 1351 einschließen, die daran gebildet sind. Obwohl nicht dargestellt in 13, kann die Seite 1321 der Chiplage 1320 elektrische Verbindungen (z. B. leitende Pads) einschließen, die daran gebildet sind, und die an die elektrischen Verbindungen 1351 der Chiplage 1310 gebondet werden sollen. Die Chiplage 1310 und die Chiplage 1320 können aneinander befestigt werden (z. B. durch das Flip-Chip-Verfahren), sodass die elektrischen Verbindungen 1351 der Chiplage 1310 an die entsprechenden elektrischen Verbindungen der Chiplage 1320 gebondet sein können und eine Controlled Collapse Chip Connection (C4) bilden.
  • In 13 kann das Befestigen der Chiplage 1310 an der Chiplage 1320 in Verfahren 1305 das Anordnen von Chiplage 1310 und 1320 in zugewandter Position einschließen, sodass die Seite 1311 der Chiplage 1310 direkt der Seite 1321 der Chiplage 1320 gegenüberstehen kann. Das Befestigen der Chiplage 1310 an der Chiplage 1320 kann auch das Positionieren (z. B. Ausrichten) der elektrischen Verbindungen 1351 der Chiplage 1310 in direktem Kontakt mit den entsprechenden elektrischen Verbindungen an der Seite 1321 der Chiplage 1320 einschließen. Dann kann ein Aufschmelzverfahren (z. B. Aufschmelzlötverfahren) durchgeführt werden, um die elektrischen Verbindungen 1351 der Chiplage 1310 mit den entsprechenden elektrischen Verbindungen der Chiplage 1320 zu bonden.
  • 14 zeigt eine Kombination (z. B. Chiplagenstapel), welche die Chiplagen 1310 und 1320 einschließt, nachdem sie aneinander befestigt (z. B. gebondet) wurden. Die elektrischen Verbindungen 1351 zwischen der Chiplage 1310 und der Chiplage 1320 können den elektrischen Verbindungen 151 entsprechen (z. B. 1). Wie gezeigt in 14, kann das Material (z. B. Unterfüllmaterial) 1461 zwischen der Chiplage 1310 und der Chiplage 1320 und um die elektrischen Verbindungen 1351 herum gebildet werden.
  • 15 zeigt ein Verfahren 1505 zum Befestigen der Kombination von Chiplage 1310 und Chiplage 1320 an einer Baugruppe 1502 gemäß einigen Ausführungsformen, die hier beschrieben werden. Die Kombination von Chiplage 1310 und Chiplage 1320 von 14 kann umgedreht werden (wie gezeigt in 15), bevor sie an Baugruppe 1502 befestigt wird. Die Baugruppe 1502 kann Komponenten wie ein Substrat 1530 einschließen, das mit einem Wärmeableiter 1540 und einem TIM 1545 gekoppelt ist. Diese Komponenten können vorab befestigt werden, bevor die Baugruppe 1502 an der Kombination von Chiplage 1310 und Chiplage 1320 befestigt wird. Das Substrat 1530 der Baugruppe 1502 schließt eine Seite (z. B. Oberfläche) 1531 und eine Seite (z. B. Oberfläche) 1532 gegenüber von der Seite 1531 ein. Die Seite 1531 kann die elektrischen Verbindungen (z. B. Lötkugeln, Lötkontakthügel oder eine andere Art von leitender Verbindung) 1552 einschließen, die daran gebildet sind.
  • Das Substrat 1530 kann eine Öffnung 1533 einschließen. Das Substrat 1530 kann dem Substrat 130 (z. B. 1) entsprechen. Somit kann die Öffnung 1533 des Substrates 1530 der Öffnung 133 des Substrates 130 entsprechen.
  • In 15 kann das Befestigen der Kombination von Chiplage 1310 und Chiplage 1320 an der Baugruppe 1502 in Verfahren 1505 das Positionieren (z. B. Ausrichten) der Chiplage 1310 direkt über der Öffnung 1533 des Substrates 1530 einschließen, sodass, nachdem die Kombination von Chiplage 1310 und Chiplage 1320 an der Baugruppe 1502 befestigt ist, mindestens ein Teil der Chiplage 1310 sich in der Öffnung 1533 des Substrates 1530 befinden kann, um mindestens einen Teil der Öffnung 1533 einzunehmen.
  • Das Befestigen der Kombination von Chiplage 1310 und Chiplage 1320 an der Baugruppe 1502 kann auch das Positionieren (z. B. Ausrichten) der elektrischen Verbindungen 1552 des Substrates 1530 in direktem Kontakt mit den entsprechenden elektrischen Verbindungen (nicht dargestellt) an der Seite 1321 der Chiplage 1320 einschließen. Dann kann ein Aufschmelzverfahren (z. B. Aufschmelzlötverfahren) durchgeführt werden, um die elektrischen Verbindungen 1352 des Substrates 1530 mit der entsprechenden Seite der elektrischen Verbindungen 1321 von Chiplage 1320 zu bonden, um eine Verbindung (z. B. Controlled Collapse Chip Connection) zwischen der Chiplage 1320 und dem Substrat 1530 zu bilden.
  • 16 zeigt ein Paket 1601, nachdem die Kombination von Chiplage 1310 und 1320 an der Baugruppe 1502 (15) befestigt (z. B. gebondet) wurde. Wie gezeigt in 16, kann das Material (z. B. Unterfüllmaterial) 1662 zwischen Chiplage 1320 und Substrat 1530 und um die elektrischen Verbindungen 1552 gebildet sein.
  • Das Paket 1601 kann Paket 101 (z. B. 1) entsprechen, das vorstehend unter Bezugnahme auf 1 bis 12 beschrieben wurde. In 16 können die elektrischen Verbindungen 1552 zwischen dem Substrat 1530 und der Chiplage 1320 den elektrischen Verbindungen 152 (z. B. 1) entsprechen. Wie gezeigt in 16, kann das Paket 1601 die elektrischen Verbindungen 1653 einschließen, die an der Seite 1531 des Substrates 1530 gebildet sind. Die elektrischen Verbindungen 1653 können, nachdem die Kombination von Chiplage 1310 und 1320 an der Baugruppe 1502 (15) befestigt wurde, gebildet werden. Die elektrischen Verbindungen 1653 können Lötkugeln oder eine andere Art von leitender Verbindung einschließen. Die elektrischen Verbindungen 1653 können es ermöglichen, dass das Paket 1601 mit anderen Komponenten (z. B. an einer Platine (z. B. PCB)) von elektronischen Betriebsmitteln elektrisch gekoppelt werden.
  • 17 zeigt ein Verfahren 1705 zur Befestigung von Paket 1601 von 16 an einer Basis 1790 gemäß einigen Ausführungsformen, die hier beschrieben werden. Das Paket 1601 von 16 kann umgedreht werden (wie gezeigt in 17), bevor es an der Basis 1790 (z. B. anhand der Aufbaumontagetechnik) befestigt wird. Wie gezeigt in 17, schließt Basis 1790 eine Seite (z. B. Oberfläche) 1791 und die Seite (z. B. Oberfläche) 1792 gegenüber von der Seite 1791 ein. Die Basis 1790 kann eine Öffnung 1793 einschließen. Die Basis 1790 kann Basis 190 entsprechen (z. B. 1 und 4). Somit kann die Öffnung 1793 von Basis 1790 der Öffnung 193 von Basis 190 ähnlich sein oder sie kann damit identisch sein. In 17 kann das Befestigen von Paket 1601 an der Basis 1790 in Verfahren 1705 das Positionieren (z. B. Ausrichten) der Chiplage 1320 direkt über der Öffnung 1793 der Basis 1790 einschließen, sodass nachdem das Paket 1601 an der Basis 1790 befestigt ist, mindestens ein Teil der Chiplage 1320 sich in der Öffnung 1793 der Basis 1790 befinden kann, um mindestens einen Teil der Öffnung 1793 einzunehmen.
  • Das Befestigen des Paketes 1601 an der Basis 1790 in Verfahren 1705 kann auch das Positionieren (z. B. Ausrichten) der elektrischen Verbindungen 1653 des Substrates 1530 in direktem Kontakt mit den entsprechenden elektrischen Verbindungen (nicht dargestellt) an der Seite 1791 der Basis 1790 einschließen. Dann kann ein Aufschmelzverfahren (z. B. Aufschmelzlötverfahren) durchgeführt werden, um die elektrischen Verbindungen 1653 von Substrat 1530 mit den entsprechenden elektrischen Verbindungen an der Seite 1791 von Basis 1790 zu bonden.
  • 18 zeigt das Paket 1601, nachdem es an der Basis 1790 befestigt (z. B. gebondet) wurde. Die elektrischen Verbindungen 1653 zwischen Substrat 1530 und der Basis 1790 können den elektrischen Verbindungen 153 (z. B. 1) entsprechen.
  • Die obige Beschreibung in Bezug auf das Verfahren 1705 von 17 und 18 zeigt ein Beispiel, bei dem das Verfahren 1705 das Paket 1601 an der Basis 1790 befestigen kann, sodass sich mindestens ein Teil der Chiplage 1320 in der Öffnung 1793 der Basis 1790 befinden kann (18). Bei einem alternativen Verfahren kann das Paket 1601 an der Basis 1790 angefügt sein, sodass keine Teile der Chiplage 1320 irgendeinen Teil der Öffnung 1793 einnehmen können (z. B. befindet sich die gesamte Chiplage 1320 außerhalb der Öffnung 1793). Die Anordnung der Chiplage 1320 und der Basis 1790 (17) bei solch einem alternativen Verfahren kann der Anordnung der Chiplage 120 und der Basis 190, die in 6 gezeigt ist, ähnlich sein oder sie kann damit identisch sein. Bei einem weiteren alternativen Verfahren kann die Öffnung 1793 (17) der Basis 1790 eine Abmessung aufweisen (z. B. eine Länge, die der Länge 894 in 8 ähnlich ist), sodass die Anordnung der Chiplage 1320 und der Basis 1790 (17) der Anordnung der Chiplage 120 und der Basis 890, die in 8 gezeigt ist, ähnlich sein oder damit identisch sein kann.
  • Die obige Beschreibung in Bezug auf das Verfahren 1705 von 17 und 18 zeigt ein Beispiel, bei dem das Verfahren 1705 eine Basis (z. B. Basis 1790) verwenden kann, die eine Öffnung (z. B. die Öffnung 1793) aufweist. Bei einem alternativen Verfahren kann eine Basis ohne eine Öffnung verwendet werden. Bei solch einem alternativen Verfahren kann die Anordnung der Chiplage 1320 und der Basis (ohne Öffnungen) der Anordnung der Chiplage 120 und der Basis 1090 von 10 ähnlich sein oder sie kann damit identisch sein.
  • 19 zeigt ein Verfahren 1905 zur Befestigung eines Wärmeableiters 1940 an der Chiplage 1320 des Paketes 1601 von 18, gemäß einigen Ausführungsformen, die hier beschrieben werden. Der Wärmeableiter 1940 kann dem Wärmeableiter 540 (5) entsprechen. In 19 kann das Verfahren 1905 das Befestigen eines TIM 1945 an der Chiplage 1320 einschließen, sodass sich das TIM 1945 zwischen Chiplage 1320 und Wärmeableiter 1940 befindet. Das TIM 1945 kann dem TIM 545 (5) entsprechen.
  • Das Verfahren 1905 kann einen Wärmeableiter und ein TIM verwenden, das sich von denjenigen, die in 19 gezeigt sind, unterscheidet. Wenn beispielsweise die Anordnung der Chiplage 1320 und der Basis 1790 der Anordnung der Chiplage 120 und der Basis 190 von 6 ähnlich ist oder diese damit identisch ist, dann kann das Verfahren 1905 einen Wärmeableiter verwenden, der dem Wärmeableiter 740 von 7 ähnlich ist oder der damit identisch ist. Bei einem weiteren Beispiel, wenn die Anordnung der Chiplage 1320 und der Basis 1790 in 19 der Anordnung der Chiplage 120 und der Basis 890 von 8 ähnlich ist oder diese damit identisch ist, dann kann das Verfahren 1905 einen Wärmeableiter und ein TIM verwenden, die dem Wärmeableiter 940 und dem TIM 945 von 9 ähnlich sind oder die damit identisch sind.

Claims (20)

  1. Vorrichtung, umfassend: ein Substrat (130) einschließlich einer Öffnung (133); eine erste Chiplage (110), wobei wenigstens ein Teil der ersten Chiplage (110) wenigstens einen Teil der Öffnung (133) einnimmt; eine Basis (190), die eine Öffnung (193) aufweist und mit dem Substrat (130) verbunden ist; eine zweite Chiplage (120), die mit der ersten Chiplage (110) und direkt dem Substrat (130) gekoppelt ist, wobei zumindest ein Teil der zweiten Chiplage (120) in der Öffnung (193) der Basis (190) angeordnet ist; und einen Wärmeableiter (140), der mit der ersten Chiplage (110) gekoppelt ist, wobei die erste Chiplage (110) eine erste Seite (111) und eine zweite Seite (112) gegenüber der ersten Seite einschließt und die zweite Chiplage (120) sich auf der ersten Seite (111) der ersten Chiplage (110) und der Wärmeableiter (140) sich auf der zweiten Seite (112) der ersten Chiplage (110) befindet, dadurch gekennzeichnet, dass der Wärmeableiter (140) mit dem Substrat (130) direkt gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, weiter umfassend: erste elektrische Verbindungen (151), die direkt mit der ersten Chiplage (110) gekoppelt sind und direkt mit der zweiten Chiplage (120) gekoppelt sind.
  3. Vorrichtung nach Anspruch 2, wobei die ersten elektrischen Verbindungen (151) Lötzinn einschließen, das direkt eine Seite der ersten Chiplage (110) kontaktiert und direkt eine Seite der zweiten Chiplage (120) kontaktiert.
  4. Vorrichtung nach Anspruch 2, wobei die zweite Chiplage (120) eine erste Seite (121) und eine zweite Seite (122) einschließt, die der ersten Seite (121) gegenüberliegt, und wobei sich die ersten elektrischen Verbindungen (151) an der ersten Seite der zweiten Chiplage (121) befinden und die zweite Chiplage keine elektrischen Verbindungen an der zweiten Seite (122) der zweiten Chiplage (120) einschließt.
  5. Vorrichtung nach Anspruch 1, weiter umfassend: erste elektrische Verbindungen (151), die direkt mit der ersten Chiplage (110) gekoppelt sind und direkt mit der zweiten Chiplage gekoppelt sind(120); und zweite elektrische Verbindungen (152), die direkt mit der zweiten Chiplage (120) gekoppelt sind und direkt mit dem Substrat (130) gekoppelt sind.
  6. Vorrichtung nach Anspruch 5, wobei ist die ersten und zweiten elektrischen Verbindungen (151,152) sich an einer gleichen Seite (121) der zweiten Chiplage (120) befinden.
  7. Vorrichtung nach Anspruch 1, wobei die Öffnung der Basis (193) eine Länge größer als eine Länge der zweiten Chiplage (120) aufweist.
  8. Vorrichtung nach Anspruch 1, weiter umfassend einen zusätzlichen Wärmeableiter (540), wobei der zusätzliche Wärmeableiter (540) mit der zweiten Chiplage (120) durch die Öffnung (193) in der Basis (190) gekoppelt ist.
  9. Vorrichtung nach Anspruch 1, weiter umfassend: zusätzliche elektrische Verbindungen (153), die direkt mit dem Substrat (130) gekoppelt sind und direkt mit der Basis (190) gekoppelt sind, wobei sich die elektrischen Verbindungen (152) und die zusätzlichen elektrischen Verbindungen (153) auf einer gleichen Seite des Substrates (130) befinden.
  10. Vorrichtung nach Anspruch 1, wobei das Substrat (130) Teil eines Kugelgitteranordnungspaketes ist.
  11. Vorrichtung, umfassend: eine Basis (190); ein mit der Basis (190) gekoppeltes Substrat (130), wobei das Substrat (130) eine Öffnung (133) einschließt; eine Chiplage (110), wobei wenigstens ein Teil der Chiplage (110) wenigstens einen Teil der Öffnung (133) einnimmt; und eine Struktur (1220), die mit der Chiplage (110) durch erste elektrische Verbindungen (151) gekoppelt und direkt mit dem Substrat (130) durch zweite elektrische Verbindungen (152) gekoppelt ist; einen Wärmeableiter (140), der mit der Chiplage (110) gekoppelt ist, wobei die Chiplage (110) eine erste Seite (111) und eine zweite Seite (112) gegenüber der ersten Seite (111) einschließt, und wobei sich die ersten elektrischen Verbindungen (151) an der ersten Seite (111) der Chiplage (110) befinden und der Wärmeableiter (140) sich an der zweiten Seite (112) der Chiplage befindet und mit der zweiten Seite (112) der Chiplage (110) verbunden ist, wobei die Basis (190) eine Öffnung (193) einschließt, in der wenigstens ein Teil der Struktur (1220) wenigstens einen Teil der Öffnung (193) in der Basis (190) einnimmt, dadurch gekennzeichnet, dass der Wärmeableiter (140) mit dem Substrat (130) direkt gekoppelt ist.
  12. Vorrichtung nach Anspruch 11, wobei sich die ersten elektrischen Verbindungen (151) und die zweiten elektrischen Verbindungen (152) an einer gleichen Seite der Struktur (1220) befinden.
  13. Vorrichtung nach Anspruch 11, weiter umfassend dritte elektrische Verbindungen (153), die mit dem Substrat (130) und der Basis (190) gekoppelt sind, wobei sich die zweiten elektrischen Verbindungen (152) und die dritten elektrischen Verbindungen (153) an einer gleichen Seite des Substrates (130) befinden.
  14. Vorrichtung nach Anspruch 11, weiter umfassend einen zusätzlichen Wärmeableiter (540), der mit der Struktur (1220) durch die Öffnung (193) in der Basis (190) gekoppelt ist.
  15. Vorrichtung nach Anspruch 11, wobei die Basis (190) eine Leiterplatte einschließt.
  16. Vorrichtung nach Anspruch 11, wobei die Struktur einen Interposer einschließt.
  17. Vorrichtung nach Anspruch 11, wobei die Struktur (1220) eine zusätzliche Chiplage einschließt (1320).
  18. Vorrichtung nach Anspruch 11, wobei wenigstens eines aus Chiplage (1320) und Struktur (1220) einen Prozessor einschließt.
  19. Verfahren, umfassend: das Befestigen einer Kombination einer ersten Chiplage (1310) und einer zweiten Chiplage (1320) an einer Baugruppe (1502), sodass wenigstens ein Teil der ersten Chiplage (1310) wenigstens einen Teil einer Öffnung (1533) in einem Substrat (1530) der Baugruppe einnimmt, und wobei die erste Chiplage (1310) und die zweite Chiplage (1320) miteinander durch die ersten elektrischen Verbindungen (1351) gekoppelt sind und die zweite Chiplage mit dem Substrat (1530) durch zweite elektrische Verbindungen (1552) befestigt ist, sodass sich die ersten elektrischen Verbindungen (1351) und die zweiten elektrischen Verbindungen (1552) an einer gleichen Seite der zweiten Chiplage (1321) befinden, wobei das Befestigen der Kombination der ersten Chiplage und der zweiten Chiplage an der Baugruppe so ausgeführt ist, dass die erste Chiplage mit einem Wärmeableiter(1540) der Baugruppe durch ein thermisches Schnittstellenmaterial (1545) in der Öffnung im Substrat gekoppelt ist, wobei der Wärmeableiter (1540) mit dem Substrat (1530) direkt gekoppelt ist, das Verfahren weiter umfassend das Befestigen des Substrates an einer Basis (1790), wobei zumindest ein Teil der zweiten Chiplage in einer Öffnung der Basis angeordnet ist.
  20. Verfahren nach Anspruch 19, weiter umfassend: das Befestigen eines zusätzlichen Wärmeableiters (1940) an der zweiten Chiplage durch eine Öffnung in der Basis (1790).
DE112013000508.5T 2012-09-27 2013-06-26 Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat Active DE112013000508B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
USUS-13/629,368 2012-09-27
US13/629,368 US10008475B2 (en) 2012-09-27 2012-09-27 Stacked-die including a die in a package substrate
US13/629,368 2012-09-27
PCT/US2013/047826 WO2014051786A1 (en) 2012-09-27 2013-06-26 Stacked-die package including die in package substrate

Publications (2)

Publication Number Publication Date
DE112013000508T5 DE112013000508T5 (de) 2014-12-04
DE112013000508B4 true DE112013000508B4 (de) 2023-09-07

Family

ID=50338061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013000508.5T Active DE112013000508B4 (de) 2012-09-27 2013-06-26 Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat

Country Status (6)

Country Link
US (2) US10008475B2 (de)
JP (1) JP5984276B2 (de)
KR (1) KR101721781B1 (de)
CN (1) CN104584212B (de)
DE (1) DE112013000508B4 (de)
WO (1) WO2014051786A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate
JP2014112606A (ja) * 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ
US9059127B1 (en) * 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) * 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9209141B2 (en) * 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
FR3046697B1 (fr) 2016-01-08 2018-03-02 Stmicroelectronics (Crolles 2) Sas Structure photonique integree tridimensionnelle a proprietes optiques ameliorees
US9847320B2 (en) * 2016-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the same
US10121766B2 (en) * 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
DE112016007575T5 (de) * 2016-12-29 2019-10-17 Intel IP Corporation Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
US10320051B2 (en) * 2017-06-30 2019-06-11 Intel Corporation Heat sink for 5G massive antenna array and methods of assembling same
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
CN110010557B (zh) * 2018-01-05 2021-10-26 深圳市绎立锐光科技开发有限公司 基板、利用基板形成封装结构的方法和封装结构
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
EP3846202B1 (de) * 2018-08-29 2023-09-27 Kyocera Corporation Leiterplatte, elektronische vorrichtung und elektronisches modul
JP7210051B2 (ja) * 2019-01-30 2023-01-23 ウルトラメモリ株式会社 半導体モジュール、半導体部材、及びその製造方法
US10764989B1 (en) 2019-03-25 2020-09-01 Dialog Semiconductor (Uk) Limited Thermal enhancement of exposed die-down package
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
CN110739227B (zh) * 2019-09-27 2021-07-23 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
JP7510817B2 (ja) 2020-08-25 2024-07-04 新光電気工業株式会社 半導体装置及びその製造方法
US11353668B2 (en) * 2020-10-14 2022-06-07 Cisco Technology, Inc. Packaging with substrate and printed circuit board cutouts
US11688642B2 (en) * 2021-01-26 2023-06-27 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
US20230317694A1 (en) * 2022-04-04 2023-10-05 International Business Machines Corporation Architecture and device using optical element and computer chip for optical signal transmission
WO2024014911A1 (ko) * 2022-07-13 2024-01-18 삼성전자 주식회사 복수의 회로 기판을 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
DE112012006033T5 (de) 2012-03-13 2015-02-26 Intel Corp. Befestigung einer mikroelektronischen Vorrichtung auf einem umgekehrten mikroelektronischen Paket

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095404A (en) * 1990-02-26 1992-03-10 Data General Corporation Arrangement for mounting and cooling high density tab IC chips
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6091138A (en) 1998-02-27 2000-07-18 Advanced Micro Devices, Inc. Multi-chip packaging using bump technology
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
US20050104211A1 (en) 2002-05-07 2005-05-19 Shinji Baba Semiconductor device having semiconductor chips mounted on package substrate
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
TWI225299B (en) 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7473989B2 (en) 2003-08-27 2009-01-06 Advanced Semiconductor Engineering, Inc. Flip-chip package
US7199466B2 (en) 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
JP4332567B2 (ja) 2007-03-27 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び実装方法
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US10008475B2 (en) 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
DE112012006033T5 (de) 2012-03-13 2015-02-26 Intel Corp. Befestigung einer mikroelektronischen Vorrichtung auf einem umgekehrten mikroelektronischen Paket

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2001- 308 258 A Übersetzung der Beschreibung PatentTransalte 28.09.2022
JP2001308258_Uebersetzung

Also Published As

Publication number Publication date
CN104584212A (zh) 2015-04-29
JP2015530757A (ja) 2015-10-15
DE112013000508T5 (de) 2014-12-04
KR20150038448A (ko) 2015-04-08
JP5984276B2 (ja) 2016-09-06
US20140084441A1 (en) 2014-03-27
US10008475B2 (en) 2018-06-26
CN104584212B (zh) 2018-05-15
WO2014051786A1 (en) 2014-04-03
US20180366444A1 (en) 2018-12-20
KR101721781B1 (ko) 2017-03-30

Similar Documents

Publication Publication Date Title
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE112012006033B4 (de) Befestigung einer mikroelektronischen Vorrichtung auf einem umgekehrten mikroelektronischen Paket
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE112011102298T5 (de) Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112012002506T5 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE102013104455A1 (de) PoP-Gerät
DE112011105992T5 (de) 3D-integriertes Schaltungspaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112017008031T5 (de) Aktive silizium-brücke
US20200381405A1 (en) Passive device embedded in a fan-out package-on-package assembly
CN108074905B (zh) 电子装置及其制法与基板结构
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE112007003169T5 (de) Mikroelektronischer Chip mit Lötabdeckungen auf Verbindungsstellen und Verfahren zum Herstellen desselben
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER BOERJES JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0025065000

Effective date: 20141114

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final