DE112013000508T5 - Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat - Google Patents
Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat Download PDFInfo
- Publication number
- DE112013000508T5 DE112013000508T5 DE112013000508.5T DE112013000508T DE112013000508T5 DE 112013000508 T5 DE112013000508 T5 DE 112013000508T5 DE 112013000508 T DE112013000508 T DE 112013000508T DE 112013000508 T5 DE112013000508 T5 DE 112013000508T5
- Authority
- DE
- Germany
- Prior art keywords
- die
- electrical connections
- substrate
- base
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/171—Frame
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
Einige hier beschriebene Ausführungsformen schließen Vorrichtungen und Verfahren zur Bildung solcher Vorrichtungen ein. Bei einer solchen Ausführungsform kann eine Vorrichtung ein Substrat, eine erste Chiplage und eine zweite Chiplage einschließen, die mit der ersten Chiplage und dem Substrat gekoppelt sind. Das Substrat kann eine Öffnung einschließen. Wenigstens ein Teil der Chiplage kann wenigstens einen Teil der Öffnung im Substrat einnehmen. Andere Ausführungsformen, die zusätzliche Vorrichtungen und Verfahren einschließen, sind beschrieben.
Description
- PRIORITÄTSANMELDUNG
- Diese Anmeldung beansprucht den Nutzen der Priorität gegenüber der US-Patentanmeldung mit der Seriennr. 13/629,368, eingereicht am 27. September 2012, die durch Verweis in Gänze hierin eingeschlossen ist.
- TECHNISCHES GEBIET
- Ausführungsformen betreffen Halbleiterbauelement-Packaging. Einige Ausführungsformen beziehen sich auf Chiplagenstapel-Pakete.
- HINTERGRUND
- Viele Elektronikgegenstände, wie Mobiltelefone, Tablets und Computer, weisen gewöhnlich eine Halbleiter-Chiplage auf, die in einem integrierten Schaltungs-(IC)-Paket eingeschlossen ist. Die Chiplage weist häufig Schaltungen auf, die ein Bauelement wie ein Speicherbauelement bilden können, um Informationen zu speichern, oder einen Prozessor, um Informationen zu verarbeiten. Das Bauelement in der Chiplage kann Wärme erzeugen, wenn es in Betrieb ist. Deshalb wird normalerweise eine thermische Lösung wie ein Kühlkörper im IC-Paket eingeschlossen, um die Chiplage zu kühlen. Einige konventionelle IC-Pakete können mehrere Chiplagen aufweisen, um die Speicherkapazität, die Verarbeitungsfähigkeit oder beides zu vergrößern. Um bei einigen IC-Paketen Platz zu sparen, können mehrere Chiplagen aufeinander gestapelt werden. Chiplagenstapel können jedoch die allgemeine Dicke des IC-Paketes vergrößern, was es für die Verwendung in einem Elektronikgegenstand ungeeignet macht. Des Weiteren kann das Bereitstellen geeigneter thermischer Lösungen für einige IC-Pakete, um den Chiplagenstapel zu kühlen, eine Herausforderung darstellen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die ein Paket einschließen, das mit einer Basis gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden. -
2 zeigt Chiplagen, nachdem sie vom Paket von1 entfernt wurden, gemäß einiger Ausführungsformen, die hier beschrieben werden. -
3 zeigt ein Substrat, nachdem es vom Paket von1 entfernt wurde, gemäß einiger Ausführungsformen, die hier beschrieben werden. -
4 zeigt eine Basis, nachdem sie vom Paket von1 entfernt wurde, gemäß einiger Ausführungsformen, die hier beschrieben werden. -
5 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die einen Wärmeableiter einschließt, gemäß einiger Ausführungsformen, die hier beschrieben werden. -
6 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die eine Variation der elektronischen Betriebsmittel von1 sein kann, gemäß einiger Ausführungsformen, die hier beschrieben werden. -
7 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln von6 , die einen Wärmeableiter einschließt, gemäß einigen Ausführungsformen, die hier beschrieben werden. -
8 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln, die eine Variation der elektrischen Betriebsmittel von6 sein kann, gemäß einiger Ausführungsformen, die hier beschrieben werden. -
9 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln von8 , die einen Wärmeableiter einschließt, gemäß einigen Ausführungsformen, die hier beschrieben werden. -
10 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln, die ein Paket einschließt, das mit einer Basis gekoppelt ist, die keine Öffnungen aufweist, gemäß einigen Ausführungsformen, die hier beschrieben werden. -
11 zeigt eine Basis, nachdem sie vom Paket von10 entfernt wurde, gemäß einigen Ausführungsformen, die hier beschrieben werden. -
12 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln, die ein Paket mit einer Struktur einschließt, welche mit einer Basis gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden. - Die
13 bis19 zeigen Verfahren zur Bildung von elektronischen Betriebsmitteln gemäß einigen Ausführungsformen, die hier beschrieben werden. - AUSFÜHRLICHE BESCHREIBUNG
-
1 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln100 , die ein Paket101 einschließt, das mit einer Basis190 gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel100 können in Elektronikgegenständen wie Mobiltelefonen, Smartphones, Tablets, e-Readers (z. B. e-Book-Readers), Laptops, Desktops, Personal-Computer, Server, Personal Digital Assistants (PDAs), Web Appliances, Set-Top-Boxen (STBs), Netzwerk-Routern, Switches, Netzwerkbrücken und anderen Arten von Geräten oder Ausrüstungen eingeschlossen sein. - Das Paket
101 in1 kann ein Kugelgitteranordnungs-(BGA)-Paket oder eine andere Paketart einschließen. Die Basis190 kann eine Platine, wie eine Leiterplatte (PCB) einschließen. Das Paket101 kann eine Chiplage110 , eine Chiplage120 , ein Substrat130 , einen Wärmeableiter140 und ein thermisches Schnittstellenmaterial (TIM)145 einschließen. Die Chiplage110 kann über der Chiplage120 gestapelt sein, um einen Chiplagenstapel zu bilden. Die Chiplagen110 und120 können miteinander durch die elektrischen Verbindungen151 gekoppelt sein. Die Chiplage120 kann mit dem Substrat130 durch die elektrischen Verbindungen152 gekoppelt sein. Das Substrat130 kann mit der Basis190 durch die elektrischen Verbindungen153 gekoppelt sein. Das Paket101 kann das Material161 zwischen Chiplage110 und Chiplage120 und das Material162 zwischen Chiplage120 und Substrat130 einschließen. - Die elektrischen Verbindungen
151 ,152 und153 können elektrisch leitende Materialien wie Lötzinn oder andere elektrisch leitende Materialien einschließen. Beispielsweise können die elektrischen Verbindungen151 und152 Sn-Cu-Lötpaste, Sn-Ag-Lötpaste, Sn-Ag-Cu-Lötpaste (z. B. SAC305 ) einschließen. Die elektrischen Verbindungen153 können Sn-Ag-Cu Lötpaste (z. B. SAC405 , SAC305 ) einschließen. Die Materialien161 und162 können elektrisch nicht leitende Materialien (z. B. Unterfüllmaterialien) wie Epoxid oder andere elektrisch nicht leitende Materialien einschließen. Der Wärmeableiter140 kann Metalle (z. B. Kupfer) oder andere Materialien einschließen. Das TIM145 kann Wärme leitendes Material einschließen. Beispielhafte Materialien für TIM145 schließen Polymer-TIM, silbergefülltes Epoxid, Phasenwechsel-Material, Wärmeleitpaste, Indium-Lötzinn und andere Materialien ein. - Das Substrat
130 kann ein organisches Substrat, ein Keramiksubstrat oder eine andere Art von Substrat einschließen. Das Substrat130 kann ein Paket-Substrat einschließen (z. B. ein Substrat in einem BGA-Paket). Das Substrat130 kann interne Leiterbahnen wie die Leiterbahnen156 und157 einschließen, um die elektrische Kommunikation unter Komponenten, wie unter den Komponenten198 und199 (gekoppelt mit der Basis190 ) und der Chiplage110 und der Chiplage120 , zu ermöglichen. - Das Substrat
130 schließt eine Seite (z. B. Oberfläche)131 und eine Seite (z. B. Oberfläche)132 gegenüber der Seite131 ein. Das Substrat130 kann eine Öffnung (z. B. ein Loch)133 einschließen. Die Leiterbahnen156 und157 können mit leitfähigen Materialien gefüllte Vias (z. B. Metalle) einschließen, die teilweise im Substrat130 gebildet sein können. Wie gezeigt in1 , kann das Substrat130 keine Leiterbahnen einschließen (z. B. keine elektrischen Vias), die sich von der Seite131 zur Seite132 des Substrates130 erstrecken. Das Substrat130 kann keine aktiven Komponenten einschließen (z. B. Transistoren). - Jede der Chiplagen
110 und120 kann eine Halbleiter-(z. B. Silizium)-Chiplage einschließen. Jede der Chiplagen110 und120 kann Schaltungen einschließen (nicht dargestellt in1 ), die einen Teil eines Bauelementes (oder von Bauelementen) bilden können, um eine oder mehrere Funktionen auszuführen, wie Informationen zu speichern, Informationen zu verarbeiten, oder andere Funktionen. Beispielsweise kann die Chiplage110 ein Speichergerät einschließen (z. B. einschließlich Transistoren, Speicherzellen und anderen Komponenten), um Informationen zu speichern. Das Speicherbauelement kann ein Flash-Speicher-Bauelement, ein dynamisches Random Access Memory-(DRAM)-Bauelement, ein Static Random Access Memory (SRAM) oder eine andere Art von Speicherbauelement einschließen. Bei einem weiteren Beispiel kann die Chiplage120 einen Prozessor einschließen (z. B. einschließlich Transistoren, Rechenwerken und anderen Komponenten), der eine Zentraleinheit (CPU), einen Grafikprozessor (GPU) oder beides einschließen kann. Der Prozessor kann auch anwendungsspezifische integrierte Schaltungen (ASIC) einschließen. - Die Chiplage
110 und die Chiplage120 können andere Kombinationen von Bauelementen einschließen. Beispielsweise kann die Chiplage110 einen Prozessor einschließen und die Chiplage120 kann ein Speicherbauelement einschließen. Bei einem weiteren Beispiel kann sowohl Chiplage110 als auch120 entweder alle Prozessoren oder alle Speicherbauelemente einschließen. - Wie gezeigt in
1 , schließt die Chiplage110 eine Seite (z. B. Oberfläche)111 und eine Seite (z. B. Oberfläche)112 gegenüber der Seite111 ein. Die Seite111 kann eine aktive Seite der Chiplage110 sein, wo sich die elektrischen Verbindungen (z. B. die elektrischen Verbindungen151 ) befinden. Die Seite112 kann eine Rückseite der Chiplage110 sein, wo sich keine elektrischen Verbindungen befinden. Die Chiplage120 schließt eine Seite (z. B. Oberfläche)121 und eine Seite (z. B. Oberfläche)122 gegenüber der Seite121 ein. Die Seite121 kann eine aktive Seite der Chiplage120 sein, wo sich die elektrischen Verbindungen (z. B.151 ) befinden. Die Seite122 kann eine Hinterseite der Chiplage120 sein, wo sich keine elektrischen Verbindungen befinden. - Die Chiplagen
110 und120 können direkt miteinander (z. B. direkt gebondet) in einer zugewandten Art und Weise gekoppelt sein, sodass die Seite111 (z. B. die aktive Seite) der Chiplage110 und die Seite121 (z. B. die aktive Seite) der Chiplage120 sich direkt gegenüberstehen können. Die elektrischen Verbindungen151 können direkt mit Chiplage110 und direkt mit Chiplage120 gekoppelt sein, sodass sich die elektrischen Verbindungen151 direkt zwischen Seite111 der Chiplage110 und Seite121 der Chiplage120 befinden und direkt die Seiten111 und121 kontaktieren können. Die elektrischen Verbindungen152 können direkt mit Chiplage120 und direkt mit Substrat130 gekoppelt sein, sodass sich die elektrischen Verbindungen152 direkt zwischen Seite121 der Chiplage120 befinden können, und eine Seite131 von Substrat130 kann direkt die Seiten121 und131 kontaktieren. Die elektrischen Verbindungen151 (die die Chiplage120 mit Chiplage110 koppeln) und die elektrischen Verbindungen152 (die die Chiplage120 mit Substrat130 koppeln) können sich auf der gleichen Seite (z. B. Seite121 ) der Chiplage120 befinden. Die elektrischen Verbindungen152 (die das Substrat130 mit Chiplage120 koppeln) und die elektrischen Verbindungen153 (die das Substrat130 mit Basis190 koppeln) können sich auf der gleichen Seite (z. B. Seite131 ) des Substrates130 befinden. - Wie gezeigt in
1 , kann sich wenigstens ein Teil der Chiplage110 im Inneren von (z. B. teilweise oder vollständig eingebettet in) Öffnung133 befinden, sodass wenigstens ein Teil der Chiplage110 wenigstens einen Teil der Öffnung133 einnehmen kann. Wenigstens ein Teil einer Chiplage (z. B. Chiplage110 ) verweist entweder nur auf einen Teil der Chiplage (z. B. nur einen Teil der Chiplage110 ) oder auf die gesamte Chiplage (z. B. die gesamte Chiplage110 ). - Die Chiplage
120 kann keine Teile einschließen, die sich in der Öffnung133 befinden (z. B. befindet sich die gesamte Chiplage120 außerhalb der Öffnung133 ). Deshalb können keine Teile der Chiplage120 irgendeinen Teil der Öffnung133 einnehmen. - Der Wärmeableiter
140 kann so angeordnet sein, dass er Wärme von Paket101 ableitet, wie Wärme von der Chiplage110 oder sowohl von der Chiplage110 als auch der Chiplage120 abzuleiten. Der Wärmeableiter140 kann einen Wärmeverteiler einschließen (z. B. einen integrierten Wärmeverteiler) oder eine andere Art von thermischer Lösung. Der Wärmeableiter140 kann direkt mit der Seite112 (z. B. der Rückseite) der Chiplage110 durch das TIM145 gekoppelt sein. Das TIM145 kann die Wärmeleitung (z. B. von der Chiplage110 zum Wärmeableiter140 ) verbessern, um die Wärmeableitung von der Chiplage110 weiter zu verbessern (z. B. zu erhöhen). - Der Wärmeableiter
140 kann auch so angeordnet sein, dass er als eine Versteifung dient, um die Struktur des Paketes101 zu verbessern (z. B. die Struktur des Substrates130 zu verbessern). Beispielsweise kann, wie gezeigt in1 , der Wärmeableiter140 mit der Seite132 des Substrates130 gekoppelt sein (z. B. direkt gekoppelt sein). In einigen Situationen, wie beispielsweise wenn das Substrat130 dünnes Kernsubstrat einschließt, kann ein kernloses Substrat oder ein anderes relativ dünnes Substrat, Wärmeableiter140 (wie angeordnet in1 ) Verzug, der beim Substrat130 auftreten kann, verhindern (oder reduzieren). - Die Basis
190 schließt eine Seite (z. B. Oberfläche)191 und eine Seite (z. B. Oberfläche)192 gegenüber der Seite191 ein. Die Basis190 kann Komponenten (z. B. die Komponenten198 und199 ) wie Kondensatoren, Widerstände, Transistoren, Chips mit integrierten Schaltungen oder andere elektrische Komponenten einschließen, die damit gekoppelt oder daran gebildet sind.1 zeigt ein Beispiel, bei dem sich die Komponenten198 und199 auf nur einer Seite (z. B. Seite191 ) der Basis190 befinden. Die Komponenten198 und199 können sich jedoch auf beiden Seiten (z. B. den Seiten191 und192 ) der Basis190 befinden. Die Basis190 kann eine Öffnung (z. B. ein Loch)193 einschließen. - Die Chiplage
110 und die Chiplage120 können miteinander durch die elektrischen Verbindungen151 kommunizieren (z. B. elektrisch kommunizieren). Die elektrischen Verbindungen151 können Informationen transportieren (z. B. in Form von elektrischen Signalen), die zwischen der Chiplage110 und der Chiplage120 kommuniziert werden. Die Informationen können Daten-Informationen, Steuerinformationen, Strom und Masse oder andere Informationen einschließen. Die Chiplage110 kann keine elektrischen Leiterbahnen (z. B. Through Silicon Vias (TSVS)) zwischen den Seiten111 und112 einschließen. Deshalb kann elektrische Kommunikation zu und von der Chiplage110 (z. B. zwischen Chiplage110 und Chiplage120 ) durch die elektrischen Verbindungen (z. B. die elektrischen Verbindungen151 ) nur auf der Seite111 der Chiplage110 erfolgen. - Die Chiplage
120 und das Substrat130 können miteinander durch die elektrischen Verbindungen152 kommunizieren (z. B. elektrisch kommunizieren). Die elektrischen Verbindungen152 können Informationen transportieren (z. B. in Form von elektrischen Signalen), die zwischen der Chiplage120 und dem Substrat130 kommuniziert werden. Die Chiplage120 kann keine elektrischen Leiterbahnen (z. B. TSVs) zwischen den Seiten121 und122 einschließen. Deshalb kann die elektrische Kommunikation zu und von der Chiplage120 (z. B. zwischen der Chiplage120 und der Chiplage110 und zwischen der Chiplage120 und dem Substrat130 ) durch die elektrischen Verbindungen (z. B. die elektrischen Verbindungen151 und152 ) nur auf der Seite121 der Chiplage120 erfolgen. - Die Chiplage
110 und die Chiplage120 können mit anderen Komponenten (z. B. den Komponenten198 und199 , die mit der Basis190 gekoppelt sind) durch die elektrischen Verbindungen151 ,152 und153 kommunizieren (z. B. elektrisch kommunizieren). - Beispielsweise können die Chiplage
110 und die Chiplage120 mit der Komponente198 durch einen oder mehrere Wege (z. B. Signalwege) kommunizieren, welche die elektrischen Verbindungen151 , Leiterbahn154 , die elektrischen Verbindungen152 , Leiterbahn156 , die elektrischen Verbindungen153 und Leiterbahn158 einschließen können. Bei einem weiteren Beispiel können die Chiplage110 und die Chiplage120 mit einer Komponente199 auf der Basis190 durch einen oder mehrere Wege (z. B. Signalwege) kommunizieren, die die elektrischen Verbindungen151 , Leiterbahn155 , die elektrischen Verbindungen152 , Leiterbahn157 , die elektrischen Verbindungen153 und Leiterbahn159 einschließen können.2 zeigt die Chiplagen110 und120 , nachdem sie vom Paket101 von1 entfernt wurden. Die Linien 1-1 in2 zeigen Orte der Querschnitte der Chiplage110 und120 in1 an. Wie gezeigt in2 , kann die Chiplage110 eine Größe aufweisen (z. B. den gesamten Flächenbereich auf der Seite111 ), die kleiner ist als die Größe (z. B. der gesamte Flächenbereich auf der Seite121 ) der Chiplage120 . Die Chiplage110 schließt eine Länge114 ein. Die Chiplage120 schließt eine Länge124 ein, die größer sein kann als die Länge114 der Chiplage110 . Ein Teil der elektrischen Verbindungen151 kann sich an der Seite111 der Chiplage110 befinden, und ein anderer Teil der elektrischen Verbindungen151 kann sich an der Seite121 der Chiplage120 befinden. Ein Teil der elektrischen Verbindungen152 kann sich auch an der Seite121 der Chiplage120 befinden. -
3 zeigt das Substrat130 , nachdem es vom Paket101 von1 entfernt wurde. Die Linie 1-1 in3 zeigt einen Ort des Querschnitts des Substrates130 in1 an. Die Öffnung133 des Substrates130 schließt eine Länge134 ein, die größer sein kann als die Länge114 (2 ) der Chiplage110 . Wie gezeigt in3 kann die Öffnung133 Teil eines Lochs in einem Teil des Substrates130 sein. Ein Teil der elektrischen Verbindungen152 und ein Teil der elektrischen Verbindungen153 können sich an der Seite131 des Substrates130 befinden. -
4 zeigt die Basis190 , nachdem sie vom Paket101 von1 entfernt wurde. Die Linie 1-1 in4 zeigt den Ort des Querschnitts der Basis190 in1 an. Die Öffnung193 der Basis190 schließt eine Länge194 ein, die größer sein kann als die Länge124 (2 ) der Chiplage120 . Wie gezeigt in4 , kann die Öffnung193 Teil eines Lochs in einem Teil der Basis190 sein. Ein Teil der elektrischen Verbindungen153 kann sich an der Seite191 der Basis190 befinden. - Wie gezeigt in
1 und3 , kann das Einschließen einer Öffnung (z. B. der Öffnung133 ) in Substrat130 mehr Optionen in der Auswahl der Struktur der Chiplage110 , der Chiplage120 von Paket101 oder von beiden ermöglichen. Beispielsweise kann mit der Öffnung133 in Substrat130 die Chiplage110 , die Chiplage120 oder beide entweder als eine dünne Chiplage (z. B. 50 Nanometer (nm) oder weniger in der Dicke) oder als eine dicke Chiplage (z. B. größer als 50 nm in der Dicke) ausgewählt werden. Das Paket101 kann es ermöglichen, dass eine dicke Chiplage darin eingeschlossen wird, ohne sich auf das Profil (z. B. die gesamte Dicke) des Paketes101 auszuwirken, da sich wenigstens ein Teil der Chiplage (z. B. die Chiplage110 ) in der Öffnung133 des Substrates130 befinden kann. Dies kann das Profil des Paketes101 und auch die gesamte Dicke der elektronischen Betriebsmittel100 verbessern (z. B. reduzieren). Wenn eine dicke Chiplage (statt einer dünnen Chiplage) im Paket101 eingeschlossen wird, können die Kosten verbessert (z. B. reduziert) werden, da die mit einer dicken Chiplage verbundenen Kosten generell niedriger sein können als die mit einer dünnen Chiplage verbundenen Kosten. - Das Einschließen einer Öffnung (z. B. der Öffnung
193 ) in Basis190 (1 und4 ) kann das Profil (z. B. die gesamte Dicke) der elektrischen Betriebsmittel100 weiter verbessern. Beispielsweise kann mit der Öffnung193 in Basis190 eine Chiplage (z. B. die Chiplage120 ) des Paketes101 auch eine dicke Chiplage sein, ohne sich auf das Profil der elektrischen Betriebsmittel100 auszuwirken, da sich wenigstens ein Teil der Chiplage (z. B. der Chiplage120 ) in der Öffnung193 der Basis190 befinden kann. - Das Einschließen einer Öffnung (z. B. der Öffnung
193 ) in Basis190 kann auch mehr Optionen in der Auswahl von zusätzlichen Arten von thermischen Lösungen (neben Wärmeableiter140 ) für das Paket101 ermöglichen, wie es unter Bezugnahme auf5 ausführlicher beschrieben wird. -
5 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln500 , die einen Wärmeableiter540 einschließen, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel500 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel100 (1 ) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen1 und5 in der Beschreibung von5 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln100 (1 ) und den elektronischen Betriebsmitteln500 (5 ) schließen den Wärmeableiter540 und das TIM545 in den elektronischen Betriebsmitteln500 ein. - Der Wärmeableiter
540 kann angeordnet sein, um Wärme von Paket101 abzuleiten, wie Wärme von der Chiplage120 oder sowohl von der Chiplage110 als auch der Chiplage120 abzuleiten. Der Wärmeableiter540 kann einen Wärmeverteiler (z. B. einen integrierten Wärmeverteiler) oder eine andere Art von thermischer Lösung einschließen. Wie gezeigt in5 , kann der Wärmeableiter540 direkt mit der Seite122 der Chiplage120 durch ein thermisches Schnittstellenmaterial (TIM)545 gekoppelt sein. Das TIM545 kann die Wärmeleitung verbessern (z. B. von der Chiplage120 zum Wärmeableiter540 ), um die Wärmeableitung von der Chiplage120 weiter zu verbessern (z. B. zu erhöhen). - Abgesehen von Wärmeableiter
140 (z. B. oben auf Paket101 ) kann der Wärmeableiter540 (an der Unterseite von Paket101 ) die thermischen Lösungen für das Paket101 weiter verbessern. Beispielsweise, können in einigen Situationen heiße Stellen in der Chiplage120 auftreten (z. B. am unteren Teil nahe der Seite122 der Chiplage120 ), wenn der Wärmeableiter540 nicht in Paket101 eingeschlossen wird. Das Koppeln von Wärmeableiter540 mit der Chiplage120 wie gezeigt in5 kann diese heißen Stellen eliminieren oder reduzieren. Dies kann die thermischen Lösungen im Paket101 weiter verbessern. -
6 zeigt einen Querschnitt einer Vorrichtung in der Form von elektronischen Betriebsmitteln600 , die eine Variation der elektronischen Betriebsmittel100 von1 sein können, gemäß einiger Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel600 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel100 (1 ) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen1 und6 in der Beschreibung von6 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln100 (1 ) und den elektronischen Betriebsmitteln600 (6 ) schließen die Anordnung der Chiplage120 und die Öffnung193 der Basis190 ein. Wie gezeigt in6 , kann die Chiplage120 keine in der Öffnung193 befindliche Teile von Substrat130 einschließen (z. B. befindet sich die gesamte Chiplage120 außerhalb der Öffnung193 ). Somit können keine Teile der Chiplage120 irgendeinen Teil der Öffnung193 von Substrat130 einnehmen. -
7 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln700 , die einen Wärmeableiter740 einschließt, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel700 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel600 (6 ) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen6 und7 in der Beschreibung von7 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln600 (6 ) und den elektronischen Betriebsmitteln700 (7 ) schließen das Hinzufügen von Wärmeableiter740 und TIM745 zu den elektronischen Betriebsmitteln700 ein. Der Wärmeableiter740 kann angeordnet sein, um Wärme von Paket101 abzuleiten, wie Wärme von der Chiplage120 oder sowohl von der Chiplage110 als auch der Chiplage120 abzuleiten. -
8 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln800 , die eine Variation der elektrischen Betriebsmittel600 von6 sein können, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel800 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel600 (6 ) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen6 und8 in der Beschreibung von8 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln600 (6 ) und den elektronischen Betriebsmitteln800 (8 ) schließen Unterschiede zwischen einer Länge894 der Öffnung893 der Basis890 und der Länge124 (2 ) der Chiplage120 ein. Die Länge894 der Öffnung893 kann kleiner als die Länge124 der Chiplage120 sein. Deshalb kann wie in5 gezeigt die Öffnung893 der Basis890 direkt nur einem Teil der Seite122 der Chiplage120 gegenüberstehen (z. B. steht die Öffnung893 nicht der gesamten Seite122 der Chiplage120 gegenüber). In1 kann die Öffnung193 direkt der gesamten Seite122 der Chiplage120 gegenüberstehen. -
9 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln900 , die einen Wärmeableiter940 einschließt, gemäß einiger Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel900 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel800 (8 ) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen8 und9 in der Beschreibung von9 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln800 (8 ) und den elektronischen Betriebsmitteln900 (9 ) schließen das Hinzufügen von Wärmeableiter940 und TIM945 zu den elektronischen Betriebsmitteln900 ein. Der Wärmeableiter940 kann angeordnet sein, um Wärme von Paket101 abzuleiten, wie Wärme von der Chiplage120 oder sowohl von der Chiplage110 als auch der Chiplage120 abzuleiten. -
10 zeigt einen Querschnitt einer Vorrichtung in Form von elektronischen Betriebsmitteln1000 , die ein Paket101 einschließt, das mit einer Basis1090 gekoppelt ist, die keine Öffnungen aufweist, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel1000 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel100 (1 ) ähnlich sind oder die damit identisch sind. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen1 und10 in der Beschreibung von10 nicht wiederholt. Unterschiede zwischen den elektronischen Betriebsmitteln100 (1 ) und den elektronischen Betriebsmitteln1000 (10 ) schließen Unterschiede in der Basis190 (1 ) und der Basis1090 (10 ) ein. Wie gezeigt in10 kann die Basis1090 keine Öffnungen einschließen, die der Chiplage120 gegenüberstehen. Ohne Öffnungen in der Basis1090 kann die Chiplage120 eine dünne Chiplage einschließen. -
11 zeigt die Basis1090 von10 , nachdem sie von Paket101 (10 ) entfernt wurde. Die Linie 10-10 in11 zeigt einen Ort des Querschnitts der Basis1090 in10 an. Wie gezeigt in11 , kann die Basis1090 keine Öffnungen bei Teil1196 einschließen, die der Chiplage120 (10 ) gegenüberstehen. - In der obigen Beschreibung in Bezug auf die
1 bis11 kann jedes der elektronischen Betriebsmittel100 ,500 ,600 ,700 ,800 ,900 und1000 eine obere Chiplage einschließen (z. B. die Chiplage110 ), die mit einer unteren Chiplage (z. B. der Chiplage120 ) gekoppelt ist. Bei einigen Anordnungen kann die untere Chiplage (z. B. die Chiplage120 ) jedoch durch eine Struktur, die sich von einer Chiplage unterscheidet, ersetzt werden (z. B. eine Struktur, die keine Chiplage einschließt). Beispielsweise kann bei einigen Anordnungen ein Interposer die Chiplage120 ersetzen. -
12 zeigt einen Querschnitt einer Vorrichtung in der Form der elektronischen Betriebsmittel1200 , die ein Paket101 mit einer Struktur1220 einschließt, die mit der Chiplage110 gekoppelt ist, gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel1200 können Elemente einschließen, die denjenigen der elektronischen Betriebsmittel100 (1 ) ähnlich sind oder die damit identisch sein. Deshalb wird zur Einfachheit die Beschreibung von ähnlichen oder identischen Elementen zwischen1 und12 in der Beschreibung von12 nicht wiederholt. - Wie gezeigt in
12 , schließt die Struktur1220 eine Seite1221 und eine Seite1222 gegenüber von der Seite1221 ein. Die Struktur1220 kann einen Interposer oder eine andere Strukturart einschließen, die Leiterbahnen aufweist, um die Kommunikation zwischen der Chiplage110 und anderen Komponenten bereitzustellen (z. B. den Komponenten198 und199 ). Die Struktur1220 kann die Komponenten1225 einschließen (z. B. passive Bauelemente), wie beispielsweise Kondensatoren, Induktoren, Widerstände und andere passive Bauelemente. Die Struktur1220 kann keine aktiven Bauteile wie Transistoren einschließen.12 zeigt die Komponenten1225 , die sich als Beispiel auf der Seite1222 der Struktur1220 befinden. Jedoch können sich einige oder alle der Komponenten1225 innerhalb der Struktur1220 befinden. Bei einer alternativen Anordnung kann Struktur1220 durch eine Chiplage ersetzt sein (oder kann alternativ eine Chiplage einschließen) wie die Chiplage120 , die oben unter Bezugnahme auf1 bis11 beschrieben wird. - Die
13 bis19 zeigen Verfahren zur Bildung von elektronischen Betriebsmitteln gemäß einigen Ausführungsformen, die hier beschrieben werden. Die elektronischen Betriebsmittel, die durch die Verfahren gebildet werden, die nachfolgend unter Bezugnahme auf13 bis19 beschrieben werden, können die elektronischen Betriebsmittel (z. B.100 ,500 ,600 ,700 ,800 ,900 ,1000 und1200 ) einschließen, die oben unter Bezugnahme auf1 bis12 beschrieben werden. - Wie gezeigt in
13 , kann das Verfahren1305 das Befestigen der Chiplage1310 an der Chiplage1320 einschließen. Die Chiplage1310 und die Chiplage1320 können jeweils der Chiplage110 und der Chiplage120 von1 bis11 entsprechen. Alternativ kann die Chiplage1320 in13 durch eine Struktur wie die Struktur1220 von12 ersetzt werden. In13 schließt die Chiplage1310 eine Seite1311 ein (z. B. die aktive Seite) und eine Seite1312 (z. B. die Rückseite) gegenüber von der Seite1311 . Die Seiten1311 und1312 können entsprechend eine aktive Seite und eine Rückseite von der Chiplage1310 einschließen. Die Chiplage1320 schließt eine Seite (z. B. Oberfläche)1321 und eine Seite (z. B. Oberfläche)1322 gegenüber von der Seite1321 ein. Die Seiten1321 und1322 können entsprechend eine aktive Seite und eine Rückseite von der Chiplage1320 einschließen. Die Seite1311 der Chiplage1310 kann die elektrischen Verbindungen (z. B. Lötkugeln, Lötkontakthügel oder eine andere Art von leitender Verbindung)1351 einschließen, die daran gebildet sind. Obwohl nicht dargestellt in13 , kann die Seite1321 der Chiplage1320 elektrische Verbindungen (z. B. leitende Pads) einschließen, die daran gebildet sind, und die an die elektrischen Verbindungen1351 der Chiplage1310 gebondet werden sollen. Die Chiplage1310 und die Chiplage1320 können aneinander befestigt werden (z. B. durch das Flip-Chip-Verfahren), sodass die elektrischen Verbindungen1351 der Chiplage1310 an die entsprechenden elektrischen Verbindungen der Chiplage1320 gebondet sein können und eine Controlled Collapse Chip Connection (C4) bilden. - In
13 kann das Befestigen der Chiplage1310 an der Chiplage1320 in Verfahren1305 das Anordnen von Chiplage1310 und1320 in zugewandter Position einschließen, sodass die Seite1311 der Chiplage1310 direkt der Seite1321 der Chiplage1320 gegenüberstehen kann. Das Befestigen der Chiplage1310 an der Chiplage1320 kann auch das Positionieren (z. B. Ausrichten) der elektrischen Verbindungen1351 der Chiplage1310 in direktem Kontakt mit den entsprechenden elektrischen Verbindungen an der Seite1321 der Chiplage1320 einschließen. Dann kann ein Aufschmelzverfahren (z. B. Aufschmelzlötverfahren) durchgeführt werden, um die elektrischen Verbindungen1351 der Chiplage1310 mit den entsprechenden elektrischen Verbindungen der Chiplage1320 zu bonden. -
14 zeigt eine Kombination (z. B. Chiplagenstapel), welche die Chiplagen1310 und1320 einschließt, nachdem sie aneinander befestigt (z. B. gebondet) wurden. Die elektrischen Verbindungen1351 zwischen der Chiplage1310 und der Chiplage1320 können den elektrischen Verbindungen151 entsprechen (z. B.1 ). Wie gezeigt in14 , kann das Material (z. B. Unterfüllmaterial)1461 zwischen der Chiplage1310 und der Chiplage1320 und um die elektrischen Verbindungen1351 herum gebildet werden. -
15 zeigt ein Verfahren1505 zum Befestigen der Kombination von Chiplage1310 und Chiplage1320 an einer Baugruppe1502 gemäß einigen Ausführungsformen, die hier beschrieben werden. Die Kombination von Chiplage1310 und Chiplage1320 von14 kann umgedreht werden (wie gezeigt in15 ), bevor sie an Baugruppe1502 befestigt wird. Die Baugruppe1502 kann Komponenten wie ein Substrat1530 einschließen, das mit einem Wärmeableiter1540 und einem TIM1545 gekoppelt ist. Diese Komponenten können vorab befestigt werden, bevor die Baugruppe1502 an der Kombination von Chiplage1310 und Chiplage1320 befestigt wird. Das Substrat1530 der Baugruppe1502 schließt eine Seite (z. B. Oberfläche)1531 und eine Seite (z. B. Oberfläche)1532 gegenüber von der Seite1531 ein. Die Seite1531 kann die elektrischen Verbindungen (z. B. Lötkugeln, Lötkontakthügel oder eine andere Art von leitender Verbindung)1552 einschließen, die daran gebildet sind. Das Substrat1530 kann eine Öffnung1533 einschließen. Das Substrat1530 kann dem Substrat130 (z. B.1 ) entsprechen. Somit kann die Öffnung1533 des Substrates1530 der Öffnung133 des Substrates130 entsprechen. - In
15 kann das Befestigen der Kombination von Chiplage1310 und Chiplage1320 an der Baugruppe1502 in Verfahren1505 das Positionieren (z. B. Ausrichten) der Chiplage1310 direkt über der Öffnung1533 des Substrates1530 einschließen, sodass, nachdem die Kombination von Chiplage1310 und Chiplage1320 an der Baugruppe1502 befestigt ist, mindestens ein Teil der Chiplage1310 sich in der Öffnung1533 des Substrates1530 befinden kann, um mindestens einen Teil der Öffnung1533 einzunehmen. - Das Befestigen der Kombination von Chiplage
1310 und Chiplage1320 an der Baugruppe1502 kann auch das Positionieren (z. B. Ausrichten) der elektrischen Verbindungen1552 des Substrates1530 in direktem Kontakt mit den entsprechenden elektrischen Verbindungen (nicht dargestellt) an der Seite1321 der Chiplage1320 einschließen. Dann kann ein Aufschmelzverfahren (z. B. Aufschmelzlötverfahren) durchgeführt werden, um die elektrischen Verbindungen1352 des Substrates1530 mit der entsprechenden Seite der elektrischen Verbindungen1321 von Chiplage1320 zu bonden, um eine Verbindung (z. B. Controlled Collapse Chip Connection) zwischen der Chiplage1320 und dem Substrat1530 zu bilden. -
16 zeigt ein Paket1601 , nachdem die Kombination von Chiplage1310 und1320 an der Baugruppe1502 (15 ) befestigt (z. B. gebondet) wurde. Wie gezeigt in16 , kann das Material (z. B. Unterfüllmaterial)1662 zwischen Chiplage1320 und Substrat1530 und um die elektrischen Verbindungen1552 gebildet sein. - Das Paket
1601 kann Paket101 (z. B.1 ) entsprechen, das vorstehend unter Bezugnahme auf1 bis12 beschrieben wurde. In16 können die elektrischen Verbindungen1552 zwischen dem Substrat1530 und der Chiplage1320 den elektrischen Verbindungen152 (z. B.1 ) entsprechen. Wie gezeigt in16 , kann das Paket1601 die elektrischen Verbindungen1653 einschließen, die an der Seite1531 des Substrates1530 gebildet sind. Die elektrischen Verbindungen1653 können, nachdem die Kombination von Chiplage1310 und1320 an der Baugruppe1502 (15 ) befestigt wurde, gebildet werden. Die elektrischen Verbindungen1653 können Lötkugeln oder eine andere Art von leitender Verbindung einschließen. Die elektrischen Verbindungen1653 können es ermöglichen, dass das Paket1601 mit anderen Komponenten (z. B. an einer Platine (z. B. PCB)) von elektronischen Betriebsmitteln elektrisch gekoppelt werden. -
17 zeigt ein Verfahren1705 zur Befestigung von Paket1601 von16 an einer Basis1790 gemäß einigen Ausführungsformen, die hier beschrieben werden. Das Paket1601 von16 kann umgedreht werden (wie gezeigt in17 ), bevor es an der Basis1790 (z. B. anhand der Aufbaumontagetechnik) befestigt wird. Wie gezeigt in17 , schließt Basis1790 eine Seite (z. B. Oberfläche)1791 und die Seite (z. B. Oberfläche)1792 gegenüber von der Seite1791 ein. Die Basis1790 kann eine Öffnung1793 einschließen. Die Basis1790 kann Basis190 entsprechen (z. B.1 und4 ). Somit kann die Öffnung1793 von Basis1790 der Öffnung193 von Basis190 ähnlich sein oder sie kann damit identisch sein. In17 kann das Befestigen von Paket1601 an der Basis1790 in Verfahren1705 das Positionieren (z. B. Ausrichten) der Chiplage1320 direkt über der Öffnung1793 der Basis1790 einschließen, sodass nachdem das Paket1601 an der Basis1790 befestigt ist, mindestens ein Teil der Chiplage1320 sich in der Öffnung1793 der Basis1790 befinden kann, um mindestens einen Teil der Öffnung1793 einzunehmen. - Das Befestigen des Paketes
1601 an der Basis1790 in Verfahren1705 kann auch das Positionieren (z. B. Ausrichten) der elektrischen Verbindungen1653 des Substrates1530 in direktem Kontakt mit den entsprechenden elektrischen Verbindungen (nicht dargestellt) an der Seite1791 der Basis1790 einschließen. Dann kann ein Aufschmelzverfahren (z. B. Aufschmelzlötverfahren) durchgeführt werden, um die elektrischen Verbindungen1653 von Substrat1530 mit den entsprechenden elektrischen Verbindungen an der Seite1791 von Basis1790 zu bonden. -
18 zeigt das Paket1601 , nachdem es an der Basis1790 befestigt (z. B. gebondet) wurde. Die elektrischen Verbindungen1653 zwischen Substrat1530 und der Basis1790 können den elektrischen Verbindungen153 (z. B.1 ) entsprechen. - Die obige Beschreibung in Bezug auf das Verfahren
1705 von17 und18 zeigt ein Beispiel, bei dem das Verfahren1705 das Paket1601 an der Basis1790 befestigen kann, sodass sich mindestens ein Teil der Chiplage1320 in der Öffnung1793 der Basis1790 befinden kann (18 ). Bei einem alternativen Verfahren kann das Paket1601 an der Basis1790 angefügt sein, sodass keine Teile der Chiplage1320 irgendeinen Teil der Öffnung1793 einnehmen können (z. B. befindet sich die gesamte Chiplage1320 außerhalb der Öffnung1793 ). Die Anordnung der Chiplage1320 und der Basis1790 (17 ) bei solch einem alternativen Verfahren kann der Anordnung der Chiplage120 und der Basis190 , die in6 gezeigt ist, ähnlich sein oder sie kann damit identisch sein. Bei einem weiteren alternativen Verfahren kann die Öffnung1793 (17 ) der Basis1790 eine Abmessung aufweisen (z. B. eine Länge, die der Länge894 in8 ähnlich ist), sodass die Anordnung der Chiplage1320 und der Basis1790 (17 ) der Anordnung der Chiplage120 und der Basis890 , die in8 gezeigt ist, ähnlich sein oder damit identisch sein kann. - Die obige Beschreibung in Bezug auf das Verfahren
1705 von17 und18 zeigt ein Beispiel, bei dem das Verfahren1705 eine Basis (z. B. Basis1790 ) verwenden kann, die eine Öffnung (z. B. die Öffnung1793 ) aufweist. Bei einem alternativen Verfahren kann eine Basis ohne eine Öffnung verwendet werden. Bei solch einem alternativen Verfahren kann die Anordnung der Chiplage1320 und der Basis (ohne Öffnungen) der Anordnung der Chiplage120 und der Basis1090 von10 ähnlich sein oder sie kann damit identisch sein. -
19 zeigt ein Verfahren1905 zur Befestigung eines Wärmeableiters1940 an der Chiplage1320 des Paketes1601 von18 , gemäß einigen Ausführungsformen, die hier beschrieben werden. Der Wärmeableiter1940 kann dem Wärmeableiter540 (5 ) entsprechen. In19 kann das Verfahren1905 das Befestigen eines TIM1945 an der Chiplage1320 einschließen, sodass sich das TIM1945 zwischen Chiplage1320 und Wärmeableiter1940 befindet. Das TIM1945 kann dem TIM545 (5 ) entsprechen. Das Verfahren1905 kann einen Wärmeableiter und ein TIM verwenden, das sich von denjenigen, die in19 gezeigt sind, unterscheidet. Wenn beispielsweise die Anordnung der Chiplage1320 und der Basis1790 der Anordnung der Chiplage120 und der Basis190 von6 ähnlich ist oder diese damit identisch ist, dann kann das Verfahren1905 einen Wärmeableiter verwenden, der dem Wärmeableiter740 von7 ähnlich ist oder der damit identisch ist. Bei einem weiteren Beispiel, wenn die Anordnung der Chiplage1320 und der Basis1790 in19 der Anordnung der Chiplage120 und der Basis890 von8 ähnlich ist oder diese damit identisch ist, dann kann das Verfahren1905 einen Wärmeableiter und ein TIM verwenden, die dem Wärmeableiter940 und dem TIM945 von9 ähnlich sind oder die damit identisch sind. - Die vorstehende Beschreibung und die Zeichnungen veranschaulichen spezifische Ausführungsformen der Erfindung in ausreichendem Maße, sodass ein Fachmann diese praktizieren kann. Andere Ausführungsformen können strukturelle, logische, elektrische, prozessbezogene und andere Änderungen umfassen. Die Positionen und Funktionen einiger Ausführungsformen können in anderen Ausführungsformen enthalten oder durch die Positionen und Funktionen anderer Ausführungsformen ersetzt worden sein. Die in den Ansprüchen dargelegten Ausführungsformen umfassen alle verfügbaren Äquivalente dieser Ansprüche.
- Die Zusammenfassung ist vorhanden, um 37 C.F.R. Abschnitt 1.72(b) zu entsprechen, wo eine Zusammenfassung gefordert wird, die es dem Leser ermöglicht, die Art und die Kernaussage der technischen Veröffentlichung festzustellen. Es wird das Verständnis vorausgesetzt, dass diese Zusammenfassung nicht dazu verwendet werden darf, den Umfang oder die Bedeutung der Ansprüche einzuschränken oder zu interpretieren. Die folgenden Ansprüche sind somit in der detaillierten Beschreibung enthalten, und jeder Anspruch gilt als einzelne Ausführungsform.
Claims (26)
- Vorrichtung, umfassend: ein Substrat einschließlich einer Öffnung; eine erste Chiplage, wobei wenigstens ein Teil der Chiplage wenigstens einen Teil der Öffnung einnimmt; und eine zweite Chiplage, die mit der ersten Chiplage und dem Substrat gekoppelt ist.
- Vorrichtung nach Anspruch 1, weiter umfassend: erste elektrische Verbindungen, die direkt mit der ersten Chiplage gekoppelt sind und direkt mit der zweiten Chiplage gekoppelt sind.
- Vorrichtung nach Anspruch 2, wobei die ersten elektrischen Verbindungen Lötzinn einschließen, das direkt eine Seite der ersten Chiplage kontaktiert und direkt eine Seite der zweiten Chiplage kontaktiert.
- Vorrichtung nach Anspruch 2, wobei die zweite Chiplage eine erste Seite und eine zweite Seite einschließt, die der ersten Seite gegenüberliegt, und wobei sich die ersten elektrischen Verbindungen an der ersten Seite der zweiten Chiplage befinden und die zweite Chiplage keine elektrischen Verbindungen an der zweiten Seite der zweiten Chiplage einschließt.
- Vorrichtung nach Anspruch 1, weiter umfassend: erste elektrische Verbindungen, die direkt mit der ersten Chiplage gekoppelt sind und direkt mit der zweiten Chiplage gekoppelt sind; und zweite elektrische Verbindungen, die direkt mit der zweiten Chiplage gekoppelt sind und direkt mit dem Substrat gekoppelt sind.
- Vorrichtung nach Anspruch 5, wobei ist die ersten und zweiten elektrischen Verbindungen sich an einer gleichen Seite der zweiten Chiplage befinden.
- Vorrichtung nach Anspruch 1, weiter umfassend einen Wärmeableiter, der mit der ersten Chiplage gekoppelt ist, wobei die erste Chiplage eine erste Seite und eine zweite Seite gegenüber der ersten Seite einschließt und die zweite Chiplage sich auf der ersten Seite der ersten Chiplage und der Wärmeableiter sich auf der zweiten Seite der ersten Chiplage befindet.
- Vorrichtung nach Anspruch 7, weiter umfassend eine Basis, wobei die Basis eine Öffnung einschließt, in der wenigstens ein Teil der zweiten Chiplage wenigstens einen Teil der Öffnung in der Basis einnimmt.
- Vorrichtung nach Anspruch 8, wobei die Öffnung der Basis eine Länge größer als eine Länge der zweiten Chiplage aufweist.
- Vorrichtung nach Anspruch 8, weiter umfassend einen zusätzlichen Wärmeableiter, wobei der zusätzliche Wärmeableiter mit der zweiten Chiplage durch die Öffnung in der Basis gekoppelt ist.
- Vorrichtung nach Anspruch 1, weiter umfassend: eine Basis; elektrische Verbindungen, die direkt mit der zweiten Chiplage gekoppelt sind und direkt mit dem Substrat gekoppelt sind; und zusätzliche elektrische Verbindungen, die direkt mit dem Substrat gekoppelt sind und direkt mit der Basis gekoppelt sind, wobei sich die elektrischen Verbindungen und die zusätzlichen elektrischen Verbindungen auf einer gleichen Seite des Substrates befinden.
- Vorrichtung nach Anspruch 1, wobei das Substrat Teil eines Kugelgitteranordnungspaketes ist.
- Vorrichtung, umfassend: eine Basis; ein mit der Basis gekoppeltes Substrat, wobei das Substrat eine Öffnung einschließt; eine Chiplage, wobei wenigstens ein Teil der Chiplage wenigstens einen Teil der Öffnung einnimmt; und eine Struktur, die mit der Chiplage durch die ersten elektrischen Verbindungen gekoppelt und mit dem Substrat durch die zweiten elektrischen Verbindungen gekoppelt ist.
- Vorrichtung nach Anspruch 13, wobei sich die ersten elektrischen Verbindungen und die zweiten elektrischen Verbindungen an einer gleichen Seite der Struktur befinden.
- Vorrichtung nach Anspruch 13, weiter umfassend dritte elektrische Verbindungen, die mit dem Substrat und der Basis gekoppelt sind, wobei sich die zweiten elektrischen Verbindungen und die dritten elektrischen Verbindungen an einer gleichen Seite des Substrates befinden.
- Vorrichtung nach Anspruch 13, weiter umfassend einen Wärmeableiter, der mit der Chiplage gekoppelt ist, wobei die Chiplage eine erste Seite und eine zweite Seite gegenüber der ersten Seite einschließt, und wobei sich die ersten elektrischen Verbindungen an der ersten Seite der Chiplage befinden und der Wärmeableiter sich an der zweiten Seite der Chiplage befindet.
- Vorrichtung nach Anspruch 16, wobei die Basis eine Öffnung einschließt, in der wenigstens ein Teil der Struktur wenigstens einen Teil der Öffnung in der Basis einnimmt.
- Vorrichtung nach Anspruch 17, weiter umfassend einen zusätzlichen Wärmeableiter, der mit der Struktur durch die Öffnung in der Basis gekoppelt ist.
- Vorrichtung nach Anspruch 13, wobei die Basis eine Leiterplatte einschließt.
- Vorrichtung nach Anspruch 19, wobei die Struktur einen Interposer einschließt.
- Vorrichtung nach Anspruch 19, wobei die Struktur eine zusätzliche Chiplage einschließt.
- Vorrichtung nach Anspruch 19, wobei wenigstens eines aus Chiplage und Struktur einen Prozessor einschließt.
- Verfahren, umfassend: das Befestigen einer Kombination einer ersten Chiplage und einer zweiten Chiplage an einer Baugruppe, sodass wenigstens ein Teil der ersten Chiplage wenigstens einen Teil einer Öffnung in einem Substrat der Baugruppe einnimmt, und wobei die erste Chiplage und die zweite Chiplage miteinander durch die ersten elektrischen Verbindungen gekoppelt sind und die zweite Chiplage mit dem Substrat durch zweite elektrische Verbindungen befestigt ist, sodass sich die ersten elektrischen Verbindungen und die zweiten elektrischen Verbindungen an einer gleichen Seite der zweiten Chiplage befinden.
- Verfahren nach Anspruch 23, wobei das Befestigen der Kombination der ersten Chiplage und der zweiten Chiplage an der Baugruppe so ausgeführt ist, dass die erste Chiplage mit einem Wärmeableiter der Baugruppe durch ein thermisches Schnittstellenmaterial in der Öffnung im Substrat gekoppelt ist.
- Verfahren nach Anspruch 24, weiter umfassend: das Befestigen des Substrates an einer Basis.
- Verfahren nach Anspruch 25, weiter umfassend: das Befestigen eines zusätzlichen Wärmeableiters an der zweiten Chiplage durch eine Öffnung in der Basis.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/629,368 US10008475B2 (en) | 2012-09-27 | 2012-09-27 | Stacked-die including a die in a package substrate |
USUS-13/629,368 | 2012-09-27 | ||
US13/629,368 | 2012-09-27 | ||
PCT/US2013/047826 WO2014051786A1 (en) | 2012-09-27 | 2013-06-26 | Stacked-die package including die in package substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112013000508T5 true DE112013000508T5 (de) | 2014-12-04 |
DE112013000508B4 DE112013000508B4 (de) | 2023-09-07 |
Family
ID=50338061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112013000508.5T Active DE112013000508B4 (de) | 2012-09-27 | 2013-06-26 | Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat |
Country Status (6)
Country | Link |
---|---|
US (2) | US10008475B2 (de) |
JP (1) | JP5984276B2 (de) |
KR (1) | KR101721781B1 (de) |
CN (1) | CN104584212B (de) |
DE (1) | DE112013000508B4 (de) |
WO (1) | WO2014051786A1 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10008475B2 (en) | 2012-09-27 | 2018-06-26 | Intel Corporation | Stacked-die including a die in a package substrate |
JP2014112606A (ja) * | 2012-12-05 | 2014-06-19 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
US9059127B1 (en) * | 2014-01-09 | 2015-06-16 | International Business Machines Corporation | Packages for three-dimensional die stacks |
US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9653443B2 (en) * | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
US9209141B2 (en) * | 2014-02-26 | 2015-12-08 | International Business Machines Corporation | Shielded package assemblies with integrated capacitor |
KR102367404B1 (ko) | 2015-08-03 | 2022-02-25 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
FR3046697B1 (fr) | 2016-01-08 | 2018-03-02 | Stmicroelectronics (Crolles 2) Sas | Structure photonique integree tridimensionnelle a proprietes optiques ameliorees |
US9847320B2 (en) * | 2016-03-09 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of fabricating the same |
US10121766B2 (en) * | 2016-06-30 | 2018-11-06 | Micron Technology, Inc. | Package-on-package semiconductor device assemblies including one or more windows and related methods and packages |
KR20220056880A (ko) * | 2016-12-29 | 2022-05-06 | 인텔 코포레이션 | 시스템 인 패키지 장치를 위해 구리 필러와 연결된 베어 다이 스마트 브리지 |
US10320051B2 (en) * | 2017-06-30 | 2019-06-11 | Intel Corporation | Heat sink for 5G massive antenna array and methods of assembling same |
JP2019096722A (ja) * | 2017-11-22 | 2019-06-20 | 富士通株式会社 | 光モジュール |
CN113922205B (zh) * | 2018-01-05 | 2023-02-14 | 深圳市绎立锐光科技开发有限公司 | 基板、利用基板形成封装结构的方法和封装结构 |
US11735570B2 (en) * | 2018-04-04 | 2023-08-22 | Intel Corporation | Fan out packaging pop mechanical attach method |
CN112585744A (zh) * | 2018-08-29 | 2021-03-30 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
CN113474887A (zh) * | 2019-01-30 | 2021-10-01 | 超极存储器股份有限公司 | 半导体模块、半导体部件及其制造方法 |
US10764989B1 (en) | 2019-03-25 | 2020-09-01 | Dialog Semiconductor (Uk) Limited | Thermal enhancement of exposed die-down package |
US11282791B2 (en) * | 2019-06-27 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a heat dissipation structure connected chip package |
CN110739227B (zh) * | 2019-09-27 | 2021-07-23 | 浙江大学 | 一种基于三维散热结构的三维异构射频模组的制作方法 |
US11353668B2 (en) * | 2020-10-14 | 2022-06-07 | Cisco Technology, Inc. | Packaging with substrate and printed circuit board cutouts |
US11688642B2 (en) * | 2021-01-26 | 2023-06-27 | Tokyo Electron Limited | Localized stress regions for three-dimension chiplet formation |
WO2024014911A1 (ko) * | 2022-07-13 | 2024-01-18 | 삼성전자 주식회사 | 복수의 회로 기판을 포함하는 전자 장치 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095404A (en) * | 1990-02-26 | 1992-03-10 | Data General Corporation | Arrangement for mounting and cooling high density tab IC chips |
JP3288840B2 (ja) * | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
TW373308B (en) | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
US6326696B1 (en) * | 1998-02-04 | 2001-12-04 | International Business Machines Corporation | Electronic package with interconnected chips |
US6091138A (en) | 1998-02-27 | 2000-07-18 | Advanced Micro Devices, Inc. | Multi-chip packaging using bump technology |
US5977640A (en) * | 1998-06-26 | 1999-11-02 | International Business Machines Corporation | Highly integrated chip-on-chip packaging |
JP2001308258A (ja) | 2000-04-26 | 2001-11-02 | Sony Corp | 半導体パッケージ及びその製造方法 |
JP2002271101A (ja) * | 2001-03-09 | 2002-09-20 | Nec Corp | 半導体装置 |
US6580611B1 (en) | 2001-12-21 | 2003-06-17 | Intel Corporation | Dual-sided heat removal system |
US20050104211A1 (en) | 2002-05-07 | 2005-05-19 | Shinji Baba | Semiconductor device having semiconductor chips mounted on package substrate |
JP2003324183A (ja) * | 2002-05-07 | 2003-11-14 | Mitsubishi Electric Corp | 半導体装置 |
US6906415B2 (en) * | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
TWI236117B (en) * | 2003-02-26 | 2005-07-11 | Advanced Semiconductor Eng | Semiconductor package with a heat sink |
TWI225299B (en) | 2003-05-02 | 2004-12-11 | Advanced Semiconductor Eng | Stacked flip chip package |
US7473989B2 (en) | 2003-08-27 | 2009-01-06 | Advanced Semiconductor Engineering, Inc. | Flip-chip package |
US7199466B2 (en) | 2004-05-03 | 2007-04-03 | Intel Corporation | Package design using thermal linkage from die to printed circuit board |
US7763963B2 (en) * | 2005-05-04 | 2010-07-27 | Stats Chippac Ltd. | Stacked package semiconductor module having packages stacked in a cavity in the module substrate |
JP4332567B2 (ja) | 2007-03-27 | 2009-09-16 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法及び実装方法 |
US9105552B2 (en) * | 2011-10-31 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package devices and methods of packaging semiconductor dies |
WO2013137710A1 (en) | 2012-03-13 | 2013-09-19 | Intel Corporation (A Corporation Of Delaware) | Microelectronic device attachment on a reverse microelectronic package |
US10008475B2 (en) | 2012-09-27 | 2018-06-26 | Intel Corporation | Stacked-die including a die in a package substrate |
-
2012
- 2012-09-27 US US13/629,368 patent/US10008475B2/en active Active
-
2013
- 2013-06-26 DE DE112013000508.5T patent/DE112013000508B4/de active Active
- 2013-06-26 CN CN201380045244.5A patent/CN104584212B/zh active Active
- 2013-06-26 WO PCT/US2013/047826 patent/WO2014051786A1/en active Application Filing
- 2013-06-26 KR KR1020157005116A patent/KR101721781B1/ko active IP Right Grant
- 2013-06-26 JP JP2015534476A patent/JP5984276B2/ja active Active
-
2018
- 2018-05-11 US US15/977,355 patent/US20180366444A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP5984276B2 (ja) | 2016-09-06 |
US20180366444A1 (en) | 2018-12-20 |
CN104584212A (zh) | 2015-04-29 |
CN104584212B (zh) | 2018-05-15 |
US10008475B2 (en) | 2018-06-26 |
US20140084441A1 (en) | 2014-03-27 |
WO2014051786A1 (en) | 2014-04-03 |
JP2015530757A (ja) | 2015-10-15 |
KR20150038448A (ko) | 2015-04-08 |
DE112013000508B4 (de) | 2023-09-07 |
KR101721781B1 (ko) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112013000508B4 (de) | Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat | |
DE112008002459B4 (de) | Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat | |
DE112009002155B4 (de) | Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung | |
DE102016101770B4 (de) | Chippaket und Bildungsverfahren für Chippaket | |
DE102014116417B4 (de) | Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung | |
DE102014108992B4 (de) | Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen | |
DE112009000383B4 (de) | Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins | |
DE202019005951U1 (de) | Systeme zum Implementieren eines skalierbaren Systems | |
DE112013000419B4 (de) | System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat | |
DE102015109154B4 (de) | Hochdichte chip-chip-verbindung und verfahren zu deren herstellung | |
DE112011105990T5 (de) | Integriertes 3D-Schaltungspaket mit Fensterinterposer | |
DE112011102298T5 (de) | Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips | |
DE112006002686T5 (de) | Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen | |
DE112009002197T5 (de) | Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben | |
DE102011054886A1 (de) | Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon | |
DE102014109091A1 (de) | Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip | |
DE112012002506T5 (de) | Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung | |
DE112012006033T5 (de) | Befestigung einer mikroelektronischen Vorrichtung auf einem umgekehrten mikroelektronischen Paket | |
DE112016004298T5 (de) | Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung | |
DE102018203820A1 (de) | Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage | |
DE102020122288A1 (de) | Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens | |
DE112012002370T5 (de) | Mikroelektronisches Substrat für alternierende Package-Funktionalität | |
DE112017008031T5 (de) | Aktive silizium-brücke | |
DE112011105967T5 (de) | Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben | |
DE102018204096A1 (de) | Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: MAUCHER JENKINS, DE Representative=s name: MAUCHER BOERJES JENKINS, DE Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023480000 Ipc: H01L0025065000 Effective date: 20141114 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |