CN113474887A - 半导体模块、半导体部件及其制造方法 - Google Patents

半导体模块、半导体部件及其制造方法 Download PDF

Info

Publication number
CN113474887A
CN113474887A CN201980090798.4A CN201980090798A CN113474887A CN 113474887 A CN113474887 A CN 113474887A CN 201980090798 A CN201980090798 A CN 201980090798A CN 113474887 A CN113474887 A CN 113474887A
Authority
CN
China
Prior art keywords
power supply
logic chip
ram
supply unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980090798.4A
Other languages
English (en)
Inventor
奥津文武
安达隆郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of CN113474887A publication Critical patent/CN113474887A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种能够提高散热效率的半导体模块、半导体部件及其制造方法。半导体模块(1)具有：电源部(40)；RAM部(50)，其作为RAM模块，具有与逻辑芯片(20)的露出面和电源部(40)的露出面的相向配置的相向面，并且以跨多个逻辑芯片用信号端子(22)的一部分和多个电源部用电源端子(41)的一部分的方式配置；以及支承基板(10)，其具有能够向逻辑芯片和电源部(40)供电的供电电路，并且一个主面与RAM部(50)的作为相向面的反面的散热面邻接配置，支承基板(10)通过供电电路(12)而与逻辑芯片用电源端子(21)的至少一部分和电源部用电源端子(41)的另一部分电连接，并且，在与RAM部(50)重叠的位置，具有与RAM部(50)的散热面接触且在厚度方向贯通的散热导孔(11)。

Description

半导体模块、半导体部件及其制造方法
技术领域
本发明涉及半导体模块、半导体部件及其制造方法。
背景技术
以往，作为存储装置，已知有DRAM(Dynamic Random Access Memory：动态随机存取存储器)等易失性存储器(RAM)。对于DRAM要求其大容量化，以能够承受运算装置(以下称为逻辑芯片)的高性能化和数据量的增大。因此，一直都在追求通过存储器(存储单元阵列、存储芯片)的微型化以及单元的平面增设来得到大容量化。但另一方面，又因为微型化导致的对噪声的脆弱性、裸片(die)面积的增加等，这种大容量化到达了极限。
因此，最近提出了层叠多个平面的存储器来进行三维化(3D化)从而实现大容量化的技术。另外，提出了通过重叠配置逻辑芯片和RAM来减小逻辑芯片和RAM的设置面积的半导体模块(例如，参照专利文献1-3)。
现有技术文献
专利文献
专利文献1：日本特开2015-216169号公报。
专利文献1：美国专利公开第2015/255411号公报。
专利文献1：美国专利公开第2018/182744号公报。
发明内容
发明要解决的问题
如专利文献1至3所述，通过重叠配置两个芯片，能够缩短两个芯片间的距离。由此，能够期待两个芯片间的带宽提高。另一方面，通过在基板上配置两个芯片，配置在基板近侧的芯片被配置为夹在基板和其他个芯片的中间。由此，配置在基板近侧的芯片的散热效率有可能降低。因此，优选有能够实现提高散热效率的结构。
本发明的目的在于，提供一种能够提高散热效率的半导体模块、半导体部件及其制造方法。
用于解决问题的方案
本发明涉及一种半导体模块，其具有：散热器；逻辑芯片，其与所述散热器的一个面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；电源部，其在所述逻辑芯片的露出面的面内方向与所述逻辑芯片并排地设置，并在朝向与所述逻辑芯片的露出面相同的方向的露出面具有多个电源部用电源端子；RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置；以及支承基板，其具有能够向所述逻辑芯片和所述电源部供电的供电电路，并且一个主面与所述RAM部的作为相向面的反面的散热面邻接配置，所述支承基板通过所述供电电路与所述逻辑芯片用电源端子的至少一部分和所述电源部用电源端子的另一部分电连接，并且，在与所述RAM部重叠的位置，具有与所述RAM部的散热面接触且在厚度方向贯通的散热导孔。
此外优选，所述电源部配置在所述散热器的与所述逻辑芯片的配置面相同的面。
此外优选，所述支承基板在所述一个主面中的与所述RAM部重叠的位置具有在厚度方向上凹陷的凹部。
此外，本发明涉及一种半导体模块，其具有：散热器；逻辑芯片，其与所述散热器的一个表面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；电源部，其在所述逻辑芯片的露出面的面内方向与所述逻辑芯片并排地设置，并在朝向与所述逻辑芯片的露出面相同的方向的露出面具有多个电源部用电源端子；RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置；支承基板，其具有能够向所述逻辑芯片和所述电源部供电的供电电路，并且相向地配置在所述逻辑芯片或所述电源部的露出面；以及散热板，其与所述RAM部的散热面邻接配置。
此外，本发明涉及一种半导体部件，其用作半导体模块的制造部件，具有：散热器；逻辑芯片，其与所述散热器的一个面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；电源部，其配置在所述散热器的与所述逻辑芯片的配置面相同的面，并且在作为与所述散热器邻接的面的反面的露出面具有多个电源部用电源端子；以及RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置，多个所述逻辑芯片用电源端子的至少一部分和多个所述电源部用电源端子的另一部分，以能够与其他模块连接的方式露出。
此外优选，还具有散热球，其连接在所述散热导孔的一端，并且，配置在所述支承基板的与所述RAM部相向的面的反面侧。
此外，本发明涉及一种半导体模块的制造方法，包括：将作为RAM模块的RAM部与逻辑芯片电连接，即，使作为所述逻辑芯片的一侧的面的露出面的一部分，与作为所述RAM部的一侧的面的相向面的一部分相向并连接的步骤；将所述RAM部与电源部电连接，即，使作为所述电源部的一侧的面的露出面的一部分，与所述RAM部的相向面的另一部分相向并连接的步骤；与所述逻辑芯片的露出面的反面邻接配置散热器的步骤；与所述RAM部的作为相向面的反面的散热面邻接配置支承基板的一个主面，即，使在厚度方向上贯通的散热导孔与所述散热面接触地配置所述支承基板的步骤；以及，在所述支承基板的作为与所述RAM部相向的面的反面的一个主面侧，将散热球连接在所述散热导孔的一端的步骤。
此外，本发明涉及一种半导体部件的制造方法，所述半导体部件用作半导体模块的制造部件，所述半导体部件的制造方法包括：在散热器的一个面上，邻接配置逻辑芯片和电源部的步骤；以及，在所述逻辑芯片和所述电源部各自的作为与所述散热器相向的面的反面的露出面上，分别以跨所述逻辑芯片和所述电源部的方式配置作为RAM模块的RAM部的步骤。
发明效果
根据本发明，能够提供一种能够提高散热效率的半导体模块、半导体部件及其制造方法。
附图说明
图1表示本发明的第一实施方式所涉及的半导体模块的俯视图。
图2表示沿图1中A-A线的剖视图。
图3表示图2的局部放大图。
图4是表示第一实施方式的半导体模块的一个制作过程的概略图。
图5是表示第一实施方式的半导体模块的一个制作过程的概略图。
图6是表示第一实施方式的半导体模块的一个制作过程的概略图。
图7是表示第一实施方式的半导体模块的一个制作过程的概略图。
图8是表示第一实施方式的半导体模块的一个制作过程的概略图。
图9是表示第一实施方式的半导体模块的一个制作过程的概略图。
图10表示本发明的第二实施方式所涉及的半导体模块的俯视图。
图11表示沿图10中B-B线的剖视图。
图12表示图11的局部放大图。
图13是表示第二实施方式的半导体模块的一个制作过程的概略图。
图14是表示第二实施方式的半导体模块的一个制作过程的概略图。
图15是表示第二实施方式的半导体模块的一个制作过程的概略图。
图16是表示第二实施方式的半导体模块的一个制作过程的概略图。
图17是表示第二实施方式的半导体模块的一个制作过程的概略图。
图18表示本发明的第三实施方式的半导体模块的剖视图。
图19表示图18的局部放大图。
图20表示本发明的第四实施方式所涉及的半导体模块的俯视图。
图21表示沿图20中C-C线的剖视图。
图22表示图21的局部放大图。
具体实施方式
以下，参照图1至图22，对本发明的各实施方式所涉及的半导体模块1、半导体部件100及其制造方法进行说明。
各实施方式所涉及的半导体模块1例如是SIP(system in a package：系统级封装)，其将运算装置(以下称逻辑芯片)和作为包含单层或层叠型RAM的RAM模块的RAM部配置在基板10上。半导体模块1配置在其他支承基板(主板等，未图示)上，利用焊料球(电源球等)而被电连接。半导体模块1从其他支承基板得到电力，并且能够与其他支承基板之间进行数据的收发。另外，在以下各实施方式中，以MPU20作为逻辑芯片的一个例子进行说明。此外，在以下各实施方式中，将半导体模块1的厚度方向(高度方向)作为厚度方向C进行说明。此外，沿着半导体模块1的厚度方向C，将配置有支承基板10的一侧作为下方进行说明。沿着半导体模块1的厚度方向C，将配置有逻辑芯片的一侧作为上方进行说明。
[第1实施方式]
接着，参照图1至图9，对第一实施方式所涉及的半导体模块1及其制造方法进行说明。
如图1至图3所示，第一实施方式所涉及的半导体模块1具有：散热器30、MPU20、电源部40、RAM部50、支承基板10以及散热球60。在本实施方式中，半导体模块1具有配置在一个支承基板10上的一个MPU20、四个RAM部50和四个电源部40。
散热器30例如由金属等散热效率较高的材料制成。在本实施方式中，如图1至3所示，散热器30形成为俯视呈矩形的板状。在散热器30可以安装有散热片(未图示)。
MPU20是俯视呈矩形的板状体。如图1～图3所示，MPU20与散热器30的一面(下表面)邻接配置。MPU20在作为与散热器30邻接的面的反面的露出面，具有多个逻辑芯片用电源端子21。此外，MPU20在露出面具有多个能够输入输出数据的逻辑芯片用信号端子22。
电源部40例如是组装有电力电路的电源板。在本实施方式中，电源部40在MPU20的露出面的面内方向与逻辑芯片并排地设置。此外，电源部40在朝向与MPU20的露出面相同的方向的露出面，具有多个电源部用电源端子41。而且，在本实施方式中，电源部40例如具有旁路电容42。
如图1所示，RAM部50由分别为俯视呈矩形的RAM模块构成。如图2及图3所示，RAM部50具有与MPU20的露出面、电源部40的露出面相向地配置的相向面。具体地，RAM部50以跨多个逻辑芯片用电源端子21的一部分，多个逻辑芯片用信号端子22的一部分，以及多个电源部用电源端子41的一部分的方式配置。RAM部50与电源部40电连接，从电源部40接收驱动用电力。RAM部50与MPU20电连接，并且以能够与MPU20(多个逻辑芯片用信号端子22)进行信号的收发的方式连接。此外，也优选如本实施方式这样，在RAM部50与MPU20之间进行接口用电力的供给或提供。另外，在RAM部50和MPU20之间的信号的收发也可以是以非接触通信的方式进行的磁场耦合通信、电容耦合通信。在这种情况下，也可以无需在RAM部50与MPU20之间进行接口用电力的供给或提供。
如图1所示，支承基板10是俯视呈矩形的板状体。支承基板10以在俯视时能够装载MPU20和RAM部50的面积形成。支承基板10的一个主面与RAM部50的各面中的作为相向面的反面的散热面邻接配置。支承基板10在内部具有供电电路12，其能够向MPU20和电源部40供电。此外，支承基板10在与RAM部50重叠的位置具有一个或多个与RAM部50的散热面接触且在厚度方向C贯通的散热导孔11。支承基板10的散热导孔11例如使用配置在RAM部50的散热面与散热导孔11之间的导热脂、导热片等(未图示)而与RAM部50的散热面连接。本实施方式中，支承基板10包括向电源部40供电的电源部用连接电路121和向MPU20供电的逻辑芯片用连接电路122，以作为供电电路12。支承基板10的一个主面与RAM部50的各面中的作为相向面的反面的散热面邻接配置。此外，支承基板10的电源部用连接电路121例如经由焊料球70与电源部40(电源部用电源端子41)电连接。并且，支承基板10的逻辑芯片用连接电路122例如经由Cu柱80和Cu芯球81与MPU20(多个逻辑芯片用电源端子21)电连接。此外，支承基板10配置在其他支承基板(未图示)上。在本实施方式中，支承基板10使用在另一主面露出的供电电路12和与其他支承基板之间配置的电源球82，来与其他支承基板电连接。另外，以填充图3中支承基板10与MPU20之间的连接部分和支承基板10与电源部40之间的连接部分、RAM部50与MPU20之间的连接部分和RAM部50与电源部40之间的连接部分的空间，以及RAM部50的方式，用未图示的底部填料进行密封。
散热球60由比支承基板10散热效率更高(导热率高)的材料制成。散热球60例如是金属。具体地，散热球60是焊料球。散热球60配置在支承基板10的一个主面的反面侧。散热球60连接在散热导孔11的一端。具体地，散热球60与在支承基板10的一个主面的反面侧露出的散热导孔11的一端连接。散热球60以露出了除与散热导孔11的连接面以外的面的状态配置。即，散热球60以使除与散热导孔11的接触面以外的面接触外部环境或其他支承基板的状态配置。
接着，对本实施方式所涉及的半导体模块1的工作方式进行说明。
首先，支承基板10经由供电电路12向MPU20供电。具体地，支承基板10从供电电路12向逻辑芯片用电源端子21供电。此外，支承基板10从供电电路12向MPU20提供接地(地电位)。支承基板10经由供电电路12向电源部40供电。具体地，支承基板10从供电电路12向电源部用电源端子41供电。此外，支承基板10从供电电路12向电源部40提供接地(地电位)。电源部40经由电源部用电源端子41向RAM部50提供电力和接地。由此，MPU20和RAM部50被电驱动。
在MPU20和RAM部50之间进行信号的收发的情况下，也优选MPU20和RAM部50中的至少一者向对方侧提供接口用电力。此外，MPU20和RAM部50中的一者向对方侧发送包含数据的信号。在本实施方式中，由于能够缩短这些信号的传送路径，所以能够实现高速且低电力的信号传输。
因MPU20的工作而在MPU20产生的热量经由散热器30从MPU20的上表面侧释放。由此，抑制了MPU20的过热。另一方面，因RAM部50的工作而在RAM部50产生的热量经由散热导孔11和散热球60从支承基板10的另一主面侧释放。由此，也抑制了RAM部50的过热。
接着，对半导体模块1的制造方法进行说明。
首先，如图4所示，准备芯片焊接夹具200，其具有向厚度方向C的下方凹陷的容纳部201。芯片焊接夹具200的容纳部201以与MPU20的厚度相同或大致相同的深度而形成。MPU20以露出面向上方的状态容纳在容纳部201。
接着，将RAM部50的一部分与MPU20的一部分重叠并连接。例如，RAM部50的相向面的面内方向的一个端部与MPU20的露出面的面内方向的一个端部重叠并连接。其中，在Cu柱80的顶端形成有焊接用的焊料凸点71。由此，RAM部50和MPU20电连接。在本实施方式中，在MPU20中的露出面的四边的端部分别连接有RAM部50的相向面的一部分。即，相对于一个MPU20，四个PAM部50分别连接在四边的位置。
接着，如图5所示，支承基板10重叠在RAM部50的散热面。此外，支承基板10与MPU20电连接。例如，在支承基板10的一个主面中与RAM部50重叠的位置涂敷有脂(导热材料)。此外，支承基板10的与MPU20连接的位置配置有Cu芯球81。支承基板10的一个面与MPU20和RAM部50重叠。然后，如图6所示，将支承基板10、MPU20以及RAM部50从芯片焊接夹具200取出。
接着，如图7所示，以跨RAM部50的相向面的一部分与支承基板10的方式配置电源部40。具体地，电源部40的露出面的一部分重叠在RAM部50的相向面中露出的位置并连接。此外，电源部40的露出面的剩余的部分与支承基板10的一个主面重叠并连接。然后，如图3说明的那样用未图示的底部填料密封。
接着，如图8所示，在支承基板10的另一主面侧配置与其他支承基板连接用的电源球82。此外，在支承基板10的另一主面侧配置与散热导孔11连接的散热球60。
接着，如图9所示，在MPU20的上表面配置散热器30。例如，散热器30经由配置在MPU20上表面的脂(导热材料)与MPU20邻接配置。
根据如上所述的第一实施方式所涉及的半导体模块1及其制造方法，获得以下效果。
(1)半导体模块1具有：散热器30；逻辑芯片，其与散热器30的一个面邻接配置，并在作为与散热器30邻接的面的反面的露出面具有多个逻辑芯片用电源端子21和多个逻辑芯片用信号端子22；电源部40，其在逻辑芯片的露出面的面内方向与逻辑芯片并排地设置，并在朝向与逻辑芯片的露出面相同的方向的露出面具有多个电源部用电源端子41；RAM部50，其作为RAM模块，具有相向地配置在逻辑芯片的露出面和电源部40的露出面的相向面，并且以跨多个逻辑芯片用电源端子21的一部分、多个逻辑芯片用信号端子22的一部分以及多个电源部用电源端子41的一部分的方式配置；以及支承基板10，其具有能够向逻辑芯片和电源部40供电的供电电路12，并且一个主面与RAM部50的作为相向面的反面的散热面邻接配置，支承基板10通过供电电路12与逻辑芯片用电源端子21的另一部分和电源部用电源端子41的另一部分电连接，并且，在与RAM部50重叠的位置，具有与RAM部50的散热面接触且在厚度方向C贯通的散热导孔11。由此，由于能够设置RAM部50的散热路径，所以能够抑制RAM部50过热，并且能够进一步延长产品寿命。此外，RAM部50仅在相向面设置端子即可，无需在散热面设置端子。因此，由于无需在RAM部50设置电源供给用的TSV等，所以能够抑制半导体模块1的制造成本。
(2)半导体模块1还具有散热球60，其连接在散热导孔11的一端，并且，配置在支承基板10的与RAM部50相向的面的反面侧。由此，能够确保RAM部50的散热路径，并且能够提高散热效率。
[第2实施方式]
接着，参照图10至图17，对本发明的第二实施方式所涉及的半导体模块1、半导体部件100及其制造方法进行说明。在说明第二实施方式时，对与前述的实施方式相同的结构要素标注相同标记，省略或简化其说明。
如图10至图12所示，第二实施方式所涉及的半导体模块1与第一实施方式的不同之处在于：散热器30在厚度方向C与电源部40邻接。此外，第二实施方式所涉及的半导体模块1与第一实施方式的不同之处还在于：电源部40是内置了电源电路(未图示)、电容器(未图示)、电感(未图示)等的电源裸片。此外，第二实施方式所涉及的半导体模块1与第一实施方式的不同之处还在于：具有作为半导体模块1的半成品的半导体部件100。
电源部40以与MPU20相同或大致相同的厚度形成。电源部40沿MPU20的露出面的面内方向并排地设置。例如图10所示，电源部40与MPU20中的露出面的四边分别邻接配置。换言之，电源部40以侧面中的一个面与MPU20的侧面中的一个面相向的方式配置。
如图13所示，半导体部件100是从半导体模块1去掉了支承基板10、电源球82以及散热球60后的半成品。因此，在半导体部件100中，在RAM部50连接有多个逻辑芯片用电源端子21的一部分和多个逻辑芯片用信号端子22的一部分，以及多个电源部用电源端子41的一部分。另一方面，多个逻辑芯片用电源端子21的另一部分和多个电源部用电源端子41的另一部分，以能够与其他模块连接的方式露出。
接着，参照图13至图17，对本实施方式所涉及的半导体模块1和半导体部件100的制造方法进行说明。
首先，如图14所示，在散热器30的一个面上邻接配置MPU20和电源部40。MPU20和电源部40以露出面向上方的状态配置在散热器30的一个面上。此外，MPU20和电源部40经由脂(导热材料)，配置在散热器30的一个面上。
接着，如图15所示，以跨MPU20和电源部40的方式配置RAM部50。具体地，以RAM部50的相向面与MPU20和电源部40的露出面相向的方式配置。并且，MPU20的多个逻辑芯片用电源端子21的一部分和多个逻辑芯片用信号端子22的一部分，以及多个电源部40用电源端子41的一部分与RAM部50电连接。由此，逻辑芯片用电源端子21的另一部分和电源部40用电源端子的另一部分维持露出的状态。由此，如图13所示，RAM部50与MPU20和电源部40电连接。
接着，如图16所示，将支承基板10重叠在RAM部50的散热面。此外，支承基板10与MPU20和电源部40电连接。例如，在支承基板10的一个主面中与RAM部50重叠的位置涂敷有脂(导热材料)。此外，在支承基板10的与MPU20连接的位置配置有Cu芯球81。并且，在支承基板10的与电源部40连接的位置配置焊料球70。由此，支承基板10与MPU20电连接。此外，支承基板10与电源部40电连接。然后，如图3说明的那样用未图示的底部填料密封。
接着，如图17所示，在支承基板10的另一主面侧配置与其他支承基板10连接用的电源球82。此外，在支承基板10的另一主面侧配置与散热导孔11连接的散热球60。
根据如上所述的第二实施方式所涉及的半导体模块1、半导体部件100及其制造方法，获得以下效果。
(3)电源部40配置在散热器30的与逻辑芯片的配置面相同的面。由此，因为能够使电源部40与散热器30邻接，所以能够更有效地冷却电源部。因此，能够增大半导体模块1整体的冷却效率，并能够提高半导体模块1的可靠性。此外，由于能够在将MPU20和电源部40固定在散热器后连接RAM部50，所以能够便于制造。进而，由于提高了凸点的对位精度，所以能够提高成品率，而能够降低制造成本。
(4)半导体部件100具有：散热器30；逻辑芯片，其与散热器30的一个面邻接配置，并作为在与散热器30邻接的面的反面的露出面具有多个逻辑芯片用电源端子21和多个逻辑芯片用信号端子22；电源部40，其配置在散热器30的与逻辑芯片的配置面相同的面，并且在作为与散热器30邻接的面的反面的露出面具有多个电源部用电源端子41；以及RAM部50，其作为RAM模块，具有相向地配置在逻辑芯片的露出面和电源部40的露出面的相向面，并且以跨多个逻辑芯片用电源端子21的一部分和多个逻辑芯片用信号端子22的一部分，以及多个电源部用电源端子41的一部分的方式配置，多个逻辑芯片用电源端子21的另一部分和多个电源部用电源端子41的另一部分，以能够与其他模块连接的方式露出。由此，在制造半导体部件100之后，能在其他场所制造半导体模块1。此外，易于在支承基板10一并搭载其他模块、部件等。因此，能够提高半导体模块1的制造方法的通用性。
[第3实施方式]
接着，参照图18和图19，对本发明的第三实施方式所涉及的半导体模块1及其制造方法进行说明。说明第三实施方式时，对与前述的实施方式相同的结构要素标注相同标记，省略或简化其说明。
如图18和图19所示，第三实施方式所涉及的半导体模块1与第二实施方式的不同之处在于：支承基板10在一个主面中的与RAM部50重叠的位置具有在厚度方向C上凹陷的凹部13。
凹部13具有不在支承基板10的一个主面搭载Cu芯球81或焊料球70就能够仅用Cu柱80和焊料凸点连接MPU20、电源部40的深度。此外，凹部13以能够在内部配置RAM部50的形状和面积构成。此外，如用图3说明的那样，用未图示的底部填料密封连接部分和RAM部50。
根据如上所述的第三实施方式所涉及的半导体模块1、半导体部件100及其制造方法，获得以下效果。
(5)支承基板10在一个主面中的与RAM部50重叠的位置具有在厚度方向C上凹陷的凹部13。由此，能够缩短支承基板10与MPU20和电源部40之间的距离。因此，能够不使用Cu芯球81、焊料球70而构成半导体模块1，并且能够降低半导体模块1的制造成本。
[第4实施方式]
接着，参照图20至图22，对本发明的第四实施方式所涉及的半导体模块1及其制造方法进行说明。
如图20至图22所示，第四实施方式所涉及的半导体模块1与第二和第三实施方式的不同之处在于：在MPU20和电源部40的露出面的面内方向，从电源部40向MPU20的方向上，电源部40的露出面的外端边缘与RAM部50的相向面的外端边缘对齐地配置。此外，第四实施方式所涉及的半导体模块1与第二和第三实施方式的不同之处还在于：支承基板10在与RAM部50重叠的位置有缺口。而且，第四实施方式所涉及的半导体模块1与第二和第三实施方式的不同之处还在于：还具有散热板90。在本实施方式中，电源部40在沿着与MPU20相向的侧面的方向，具有不与RAM部50重叠的部分。电源部40通过不与RAM部50重叠的部分与支承基板10电连接。此外，如用图3说明的那样用未图示的底部填料密封连接部分和RAM部50。
如图20所示，支承基板10在四边分别具有缺口14。支承基板10例如具有能够在内部配置RAM部50的缺口14。在本实施方式中，支承基板10具有从四边分别切开的凹状的缺口14。
散热板90与RAM部50的散热面邻接配置。散热板90例如经由脂(导热材料)与RAM部50的散热面邻接配置。在本实施方式中，散热板90形成为L状，一片沿着RAM部50的散热面配置，并且另一片在厚度方向C竖起地配置。散热板90的另一片所竖起方向的顶端经由脂(导热材料)与散热器30的侧面连接。
根据如上所述的第四实施方式所涉及的半导体模块1及其制造方法，获得以下效果。
(6)半导体模块1具有：散热器30；逻辑芯片，其与散热器30的一个面邻接配置，并且在作为与散热器30邻接的面的反面的露出面具有多个逻辑芯片用电源端子21和多个逻辑芯片用信号端子22；电源部40，其在逻辑芯片的露出面的面内方向与逻辑芯片并排地设置，并在朝向与逻辑芯片的露出面相同的方向的露出面具有多个电源部40用电源端子；RAM部50，其作为层叠型RAM模块，具有与逻辑芯片的露出面和电源部40的露出面相向地配置的相向面，并且以跨多个逻辑芯片用信号端子22的一部分和多个电源部40用电源端子的至少一部分的方式配置；支承基板10，其具有能够向逻辑芯片和电源部40供电的供电电路12，并且与逻辑芯片或电源部40的露出面相向地配置；以及散热板90，其与RAM部50的散热面邻接配置。由此，能够进一步提高RAM部50的散热效率。
以上，虽然对本发明的半导体模块、半导体部件及其制造方法所优选的各实施方式进行了说明，但是本发明不限于上述实施方式，能够适当变化。
例如，在上述实施方式中，虽然使散热球60在除与散热导孔11连接的位置以外的表面露出，但不限于此。例如，散热球60也可以接地连接。
此外，运算装置不限于MPU20，可以广泛地应用于所有逻辑芯片，存储器不限于DRAM，可以广泛地应用于包括非易失性RAM(例如MRAM、ReRAM、FeRAM等)的所有RAM(RandomAccess Memory：随机访问存储器)。
附图标记说明
1：半导体模块；
10：支承基板；
11：散热导孔；
12：供电电路；
13：凹部；
20：MPU；
21：逻辑芯片用电源端子；
22：逻辑芯片用信号端子；
30：散热器；
40：电源部；
41：电源部用电源端子；
42：旁路电容；
50：RAM部；
60：散热球；
70：焊料球；
71：焊料凸点；
80：Cu柱；
81：Cu芯球；
82：电源球；
90：散热板；
100：半导体部件；
C：厚度方向。

Claims (8)

1.一种半导体模块，具有：
散热器；
逻辑芯片，其与所述散热器的一个面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；
电源部，其在所述逻辑芯片的露出面的面内方向与所述逻辑芯片并排地设置，并在朝向与所述逻辑芯片的露出面相同的方向的露出面具有多个电源部用电源端子；
RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置；以及
支承基板，其具有能够向所述逻辑芯片和所述电源部供电的供电电路，并且一个主面与所述RAM部的作为相向面的反面的散热面邻接配置，
所述支承基板使用所述供电电路与所述逻辑芯片用电源端子的至少一部分和所述电源部用电源端子的另一部分电连接，并且，在与所述RAM部重叠的位置，具有与所述RAM部的散热面接触且在厚度方向贯通的散热导孔。
2.根据权利1所述的半导体模块，其中，
所述电源部配置在所述散热器的与所述逻辑芯片的配置面相同的面。
3.根据权利1或2所述的半导体模块，其中，
所述支承基板在所述一个主面中的与所述RAM部重叠的位置具有在厚度方向上凹陷的凹部。
4.一种半导体模块，具有：
散热器；
逻辑芯片，其与所述散热器的一个面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；
电源部，其在所述逻辑芯片的露出面的面内方向与所述逻辑芯片并排地设置，并在朝向与所述逻辑芯片的露出面相同的方向的露出面具有多个电源部用电源端子；
RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置；
支承基板，其具有能够向所述逻辑芯片和所述电源部供电的供电电路，并且相向地配置在所述逻辑芯片或所述电源部的露出面；以及
散热板，其与所述RAM部的散热面邻接配置。
5.一种半导体部件，其用作半导体模块的制造部件，具有：
散热器；
逻辑芯片，其与所述散热器的一个面邻接配置，并在作为与所述散热器邻接的面的反面的露出面具有多个逻辑芯片用电源端子和多个逻辑芯片用信号端子；
电源部，其配置在所述散热器的与所述逻辑芯片的配置面相同的面，并且在作为与所述散热器邻接的面的反面的露出面具有多个电源部用电源端子；以及
RAM部，其作为RAM模块，具有相向地配置在所述逻辑芯片的露出面和所述电源部的露出面的相向面，并且以跨多个所述逻辑芯片用信号端子的一部分和多个所述电源部用电源端子的一部分的方式配置，
多个所述逻辑芯片用电源端子的至少一部分和多个所述电源部用电源端子的另一部分，以能够与其他模块连接的方式露出。
6.根据权利要求1至3中任一项所述的半导体模块，还具有：
散热球，其连接在所述散热导孔的一端，并且，配置在所述支承基板的与所述RAM部相向的面的反面侧。
7.一种半导体模块的制造方法，包括：
将作为RAM模块的RAM部与逻辑芯片电连接，使作为所述逻辑芯片的一个面的露出面的一部分与作为所述RAM部的一个面的相向面的一部分相向并连接的步骤；
将所述RAM部与电源部电连接，使作为所述电源部的一个面的露出面的一部分与所述RAM部的相向面的另一部分相向并连接的步骤；
与所述逻辑芯片的露出面的反面邻接配置散热器的步骤；
与所述RAM部的作为相向面的反面的散热面邻接配置支承基板的一个主面，使在厚度方向上贯通的散热导孔与所述散热面接触地配置所述支承基板的步骤；以及
在所述支承基板的作为与所述RAM部相向的面的反面的一个主面侧，将散热球连接在所述散热导孔的一端的步骤。
8.一种半导体部件的制造方法，所述半导体部件用作半导体模块的制造部件，所述半导体部件的制造方法包括：
在散热器的一个面上邻接配置逻辑芯片和电源部的步骤；以及
在所述逻辑芯片和所述电源部各自的作为与所述散热器相向的面的反面的露出面上，分别以跨所述逻辑芯片和所述电源部的方式配置作为RAM模块的RAM部的步骤。
CN201980090798.4A 2019-01-30 2019-01-30 半导体模块、半导体部件及其制造方法 Pending CN113474887A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/003243 WO2020157877A1 (ja) 2019-01-30 2019-01-30 半導体モジュール、半導体部材、及びその製造方法

Publications (1)

Publication Number Publication Date
CN113474887A true CN113474887A (zh) 2021-10-01

Family

ID=71841289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980090798.4A Pending CN113474887A (zh) 2019-01-30 2019-01-30 半导体模块、半导体部件及其制造方法

Country Status (4)

Country Link
US (1) US11881248B2 (zh)
JP (1) JP7210051B2 (zh)
CN (1) CN113474887A (zh)
WO (1) WO2020157877A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012796A1 (ja) * 2018-07-10 2020-01-16 アイシン・エィ・ダブリュ株式会社 回路モジュール及び電源チップモジュール
US11823980B2 (en) * 2021-07-29 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
WO2023084737A1 (ja) * 2021-11-12 2023-05-19 ウルトラメモリ株式会社 モジュール及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0959500A2 (en) * 1998-05-19 1999-11-24 Lucent Technologies Inc. Packaging silicon on silicon multichip modules
JP2001156248A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 半導体装置
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US20030209808A1 (en) * 2002-05-07 2003-11-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having semiconductor chips mounted on package substrate
US20070232050A1 (en) * 2006-03-31 2007-10-04 Munehiro Toyama Embedding device in substrate cavity
CN104584212A (zh) * 2012-09-27 2015-04-29 英特尔公司 包括封装衬底中的管芯的堆叠管芯封装
CN104900626A (zh) * 2014-03-05 2015-09-09 英特尔公司 管芯到管芯接合以及相关联的封装构造
CN106716633A (zh) * 2014-09-26 2017-05-24 瑞萨电子株式会社 电子器件及半导体器件
JP2018026484A (ja) * 2016-08-12 2018-02-15 富士通株式会社 パッケージ方法及びパッケージ構造
WO2018125132A1 (en) * 2016-12-29 2018-07-05 Intel IP Corporation Bare-die smart bridge connected with copper pillars for system-in-package apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
JP6221392B2 (ja) * 2013-06-19 2017-11-01 富士通株式会社 パッケージ実装構造
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
JP6277851B2 (ja) 2014-05-08 2018-02-14 富士通株式会社 光モジュール
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US10109616B2 (en) 2016-12-22 2018-10-23 Intel Corporation High bandwidth, low profile multi-die package
US11348909B2 (en) * 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0959500A2 (en) * 1998-05-19 1999-11-24 Lucent Technologies Inc. Packaging silicon on silicon multichip modules
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP2001156248A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 半導体装置
US20030209808A1 (en) * 2002-05-07 2003-11-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having semiconductor chips mounted on package substrate
US20070232050A1 (en) * 2006-03-31 2007-10-04 Munehiro Toyama Embedding device in substrate cavity
CN104584212A (zh) * 2012-09-27 2015-04-29 英特尔公司 包括封装衬底中的管芯的堆叠管芯封装
CN104900626A (zh) * 2014-03-05 2015-09-09 英特尔公司 管芯到管芯接合以及相关联的封装构造
CN106716633A (zh) * 2014-09-26 2017-05-24 瑞萨电子株式会社 电子器件及半导体器件
JP2018026484A (ja) * 2016-08-12 2018-02-15 富士通株式会社 パッケージ方法及びパッケージ構造
WO2018125132A1 (en) * 2016-12-29 2018-07-05 Intel IP Corporation Bare-die smart bridge connected with copper pillars for system-in-package apparatus

Also Published As

Publication number Publication date
JP7210051B2 (ja) 2023-01-23
US11881248B2 (en) 2024-01-23
WO2020157877A1 (ja) 2020-08-06
JPWO2020157877A1 (ja) 2021-12-02
US20220139439A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11410970B2 (en) Semiconductor module
US8680652B2 (en) Stack package
US11171128B2 (en) Semiconductor package
CN113056819B (zh) 半导体模块、dimm模块以及它们的制造方法
KR20050088917A (ko) 반도체장치
CN113474887A (zh) 半导体模块、半导体部件及其制造方法
KR20120132530A (ko) 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법
US20200357746A1 (en) Semiconductor module
WO2020240850A1 (ja) 半導体モジュール及びその製造方法
JP7210066B2 (ja) 半導体モジュール、その製造方法、及び半導体モジュールの実装体
KR20090098067A (ko) 스택 패키지 및 그의 제조방법
US8907490B2 (en) Semiconductor packages having the first and second chip inclined sidewalls contact with each other
US20230156997A1 (en) Memory unit, semiconductor module, dimm module, and manufacturing method for same
WO2023084737A1 (ja) モジュール及びその製造方法
JP3804376B2 (ja) マルチチップパッケージ、半導体装置、および電子機器、並びにそれらの製造方法
JP2021044049A (ja) 半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination